CN116156885A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN116156885A
CN116156885A CN202111351581.XA CN202111351581A CN116156885A CN 116156885 A CN116156885 A CN 116156885A CN 202111351581 A CN202111351581 A CN 202111351581A CN 116156885 A CN116156885 A CN 116156885A
Authority
CN
China
Prior art keywords
stress
gate
semiconductor device
manufacturing
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111351581.XA
Other languages
English (en)
Inventor
梁启超
田志
姬峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111351581.XA priority Critical patent/CN116156885A/zh
Priority to US17/965,116 priority patent/US20230157012A1/en
Publication of CN116156885A publication Critical patent/CN116156885A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，包括：步骤一、在半导体衬底上形成第一栅极结构；步骤二、进行第一次刻蚀工艺将第一栅极结构的至少一侧的半导体衬底刻蚀一定深度并形成第一凹槽；步骤三、进行应力记忆工艺，包括：步骤31、形成应力介质层，应力介质层覆盖在第一栅极结构的周侧表面并填充在第一凹槽中；步骤32、进行退火使应力介质层的应力转移到沟道区中。步骤33、去除应力介质层。本发明能增加应力介质层的应力向沟道区的转移的效果并从而能增加沟道载流子的迁移率；工艺简单，能方便加入到超级闪存的制造工艺中并从而有效改善闪存单元的读写操作性能。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种半导体器件的制造方法。
背景技术
在半导体集成工艺中，一个完整芯片往往包括了数以百万的电子器件，而随着工艺的发展以及不断提升的应用要求，集成电路向微细化、多层化、平坦化、薄型化发展，而超大规模的集成电路中，仅仅几毫米的硅片上设计出上百万晶体管。而且随着对功能和速度的进一步提高，器件的尺寸也在进一步缩小，集成度也在进一步提高。
在38超级闪存(super flash，SF)存储器中,由于其特殊的结构其操作特点，使其表现出强于传统存储器的优点，如存储容量大，漏电小，集成度高等一系列优点。然而在实际测试过程中，38SF的闪存单元(cell)的编程和读取速度较慢，除了工艺需优化之外，增加沟道载流子迁移率也是一种行之有效的方法。因此，在工艺优化的同时提升闪存单元的沟道载流子的迁移率，可使得cell的读写能力更强。
如图1所示，是现有38SF的结构示意图；现有38超级闪存包括：
在半导体衬底101上形成有由第一栅介质层(未显示)和字线(WL)多晶硅栅102叠加而成的字线栅。
浮栅(FG)104由TiN层组成。在浮栅104和字线多晶硅栅102隔离有栅间介质层103。
在源区109的上方形成有源线(SL)106，源线106同时作为控制栅(CG)。
在源线106和浮栅104之间隔离有栅间介质层105。
擦除栅108覆盖在源线106和浮栅104的顶部且擦除栅108和底部的源线106和浮栅104之间隔离有栅间介质层107。
在字线多晶硅栅102的侧面的半导体衬底101中还自对准形成有轻掺杂漏区110a和漏区110。
通常，闪存单元为N型器件，所述源区109和所述漏区110都是为N型重掺杂。在所述半导体衬底101上通常形成有P阱。所述源区109和所述漏区110之间的沟道区分成两段，所述沟道区的第一段由所述字线多晶硅栅102所覆盖的区域P阱组成，所述沟道区的第二段则由所述字线多晶硅栅102的靠近所述源区109一侧的侧面到所述源区109之间的P阱组成。通过在所述字线多晶硅栅102上加电压实现对所述沟道区的第一段进行控制。所述沟道区的第二段则由所述浮栅104所存储的电荷控制，当所述浮栅104中存储有标记112所示的电子时，所述沟道区的第二段会断开；当所述浮栅104中没有存储标记112所示的电子时，所述沟道区的第二段会导通。
38SF利用水平电场的写操作即编程(Program)操作和尖端TiN无电压耦合的擦(erase)操作，极大提升擦写效率和降低操作电压，该结构增大了EG对FG的嵌套窗口以及更好尖端控制，耐久力(Endurance)性能更佳。如图1所示，在写操作时，源线106会作为控制栅，在所述源线106上加电压后，会产生横向电场，使得标记112所示的电子会沿着标记111所示的箭头线注入到所述浮栅104中。在擦除操作时，标记112所示的电子会沿着标记113所示的箭头线注入到所述擦除栅108中。
由图1所示可知，所述浮栅104的底部表面会位于所述半导体衬底101的顶部表面之下，故在进行源接触(CS)刻蚀时需要对所述半导体衬底101进行过刻蚀工艺，从而在半导体衬底101的表面形成凹槽，这样在源接触刻蚀形成的源接触开口的底部表面会位于半导体衬底101的顶部表面之下，这样在源接触开口中形成所述浮栅104和所述源线106时，才能将浮栅104的底部表面设置在半导体衬底101的顶部表面之下。
对闪存单元的功能测试显示，现有闪存单元的编程过程和读取的电流较小且速度较慢，这是由于在所述浮栅104中所存储的电子数量较少导致的，在所述浮栅104中所存储的电子数量较少的原因主要是由于浮栅104的厚度及均匀性还需进一步优化，其次是编程时间横向电场的维持较短，电子的迁移速率在短时间内无法进一步加速导致进入浮栅104中的电子较少。
发明内容
本发明所要解决的技术问题是提供一种半导体器件的制造方法，能增加沟道区的应力，从而增加沟道载流子的迁移率；工艺简单，能方便加入到超级闪存的制造工艺中并从而有效改善闪存单元的读写操作性能。
为解决上述技术问题，本发明提供的半导体器件的制造方法包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底上形成第一栅极结构，被所述第一栅极结构所覆盖的所述半导体衬底中形成有沟道区。
步骤二、进行第一次刻蚀工艺将所述第一栅极结构的至少一侧的所述半导体衬底刻蚀一定深度并形成第一凹槽。
步骤三、进行应力记忆工艺，包括如下分步骤：
步骤31、形成应力介质层，所述应力介质层覆盖在所述第一栅极结构的周侧表面并填充在所述第一凹槽中。
步骤32、进行退火使所述应力介质层的应力转移到所述沟道区中，在所述应力转移过程中，利用位于所述第一凹槽中的所述应力介质层会侧向作用所述沟道区的特点使应力转移后的所述沟道区中的应力增加。
步骤33、去除所述应力介质层。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述第一栅极结构包括依次叠加的第一栅介质层和第一多晶硅栅。
进一步的改进是，步骤二中，所述第一栅极结构的两侧分别为源区侧和漏区侧；所述第一凹槽位于所述第一栅极结构的源区侧；或者所述第一凹槽位于所述第一栅极结构的源区侧和漏区侧。
进一步的改进是，步骤31中的所述应力介质层具有拉应力，半导体器件为N型器件，所述沟道区为P型掺杂区。
进一步的改进是，所述应力介质层为具有拉应力的第一氮化硅层。
进一步的改进是，在形成所述应力介质层之前还包括应力阻挡层的步骤，在所述第一凹槽中，所述应力阻挡层位于所述应力介质层和所述半导体衬底之间，以防止所述应力介质层对所述半导体衬底产生应力损伤。
进一步的改进是，所述应力阻挡层的材料包括二氧化硅。
进一步的改进是，步骤一中，所述第一栅极结构为超结闪存的闪存单元的字线栅。
步骤二中，所述第一凹槽位于所述第一栅极结构的源区侧，所述第一次刻蚀工艺为源接触刻蚀工艺的过刻蚀工艺，所述源接触刻蚀工艺先对相邻的所述第一栅极结构之间的第一介质层进行刻蚀形成源接触开口，之后再对所述源接触开口底部的所述半导体衬底进行过刻蚀形成所述第一凹槽，所述第一凹槽作为所述源接触开口的组成部分。
进一步的改进是，所述第一凹槽的深度为
Figure BDA0003355963420000041
进一步的改进是，步骤三之后，还包括步骤：
在所述第一凹槽底部的所述半导体衬底中形成源区。
在所述源接触开口中形成浮栅和源线。
在横向上，所述浮栅位于所述第一栅极结构和所述源线之间。
所述浮栅和所述第一栅极结构的源区侧的侧面之间间隔有第一栅间介质层，所述第一栅间介质层的组成部分中包括所述第一介质层。
所述浮栅和所述源线之间间隔有第二栅间介质层。
所述源线底部直接和所述源区接触。
所述浮栅的底部段位于所述第一凹槽中且所述浮栅的底部表面和所述半导体衬底之间间隔有浮栅介质层；在写入时，所述源线同时作为控制栅，在所述控制栅的控制下，所述沟道区的电子在横向电场的作用下注入到所述浮栅的底部段中。
所述浮栅的顶部表面高于所述源线的顶部表面。
进一步的改进是，还包括步骤：
形成擦除栅。
所述擦除栅覆盖在所述浮栅和所述源线的顶部，且所述擦除栅和底部的所述浮栅和所述源线之间间隔有第三栅间介质层。
进一步的改进是，所述浮栅由TiN层组成。
进一步的改进是，步骤32中的退火采用快速热退火。
进一步的改进是，步骤33中，所述应力介质层采用化学机械研磨、干法刻蚀或湿法刻蚀去除。
现有应力记忆技术(stress memorization technique，SMT)中是在栅极结构形成之后直接形成应力介质层如具有拉应力的氮化硅，利用应力介质层包覆栅极结构的特点通过退火将应力介质层中的应力传递到被栅极结构所覆盖的沟道区中,应力在传递过程中经过栅极结构才能作用于沟道区，其实际效果会大打折扣。本发明是在现有SMT的基础上，在第一栅极结构形成之后进一步对第一栅极结构的至少一侧的半导体衬底进行刻蚀并形成第一凹槽，这样应力介质层不仅会覆盖第一栅极结构，应力介质层还会形成在第一凹槽中，在退火进行应力转移时，位于第一凹槽中的应力介质层会对沟道区进行侧向直接作用，这种作用比包覆在第一栅极结构周侧的应力介质层对沟道区的作用效果更好，故本发明最后能很好的增加沟道区的应力并从而能增加沟道载流子的迁移率，最后能提升器件性能。
另外，本发明结合栅极结构侧面的半导体衬底的刻蚀和SMT工艺即可实现，具有工艺简单的特点，故本发明能方便加入到超级闪存的制造工艺中并从而有效改善闪存单元的读写操作性能。而由于现有超级闪存的源接触刻蚀工艺中往往会对半导体衬底进行过刻蚀，故能在源接触刻蚀工艺完成后增加SMT工艺即可实现增加沟道区的应力的技术效果；所以，本发明仅需对进行SMT工艺的时机进行特别设置即可实现，相对于现有方法中将SMT工艺的放置在栅极结构形成之后进行，本发明将SMT工艺放置在源接触刻蚀工艺之后进行即可，故本发明能在不增加额外的工艺和时间成本的条件下，显著增加超级闪存的闪存单元的沟道区的应力，从而能改善闪存单元的读写操作性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有38超级闪存的结构示意图；
图2是本发明实施例半导体器件的制造方法的流程图；
图3A-图3F是本发明实施例半导体器件的制造方法各步骤中的器件结构示意图；
图4A-图4B是本发明较佳实施例半导体器件的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例半导体器件的制造方法的流程图；如图3A至图3F所示，是本发明实施例半导体器件的制造方法各步骤中的器件结构示意图；本发明实施例半导体器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供半导体衬底201，在所述半导体衬底201上形成第一栅极结构202，被所述第一栅极结构202所覆盖的所述半导体衬底201中形成有沟道区。
本发明实施例方法中，所述半导体衬底201包括硅衬底。
所述第一栅极结构202包括依次叠加的第一栅介质层和第一多晶硅栅。
所述沟道区的形成区域如虚线框301所示。
步骤二、如图3A所示，进行第一次刻蚀工艺将所述第一栅极结构202的至少一侧的所述半导体衬底201刻蚀一定深度并形成第一凹槽303a。
图3A中，显示了2个相邻的所述第一栅极结构202，两个所述第一栅极结构202之间的区域为两个所述第一栅极结构202共用的区域，如共用的源区侧的形成区域。在其他实施例中，也能为：在所述第一栅极结构202的漏区侧的形成区域中形成所述第一凹槽303a。
本发明实施例中，在进行所述第一次刻蚀工艺之前还包括形成第一介质层302的步骤。所述第一介质层302的材料能采用氧化层。所述第一次刻蚀工艺会在第一介质层302中形成开口303；所述第一凹槽303a属于所述开口303的一部分即底部部分。
步骤三、进行应力记忆工艺，包括如下分步骤：
步骤31、如图3C所示，形成应力介质层305，所述应力介质层305覆盖在所述第一栅极结构202的周侧表面并填充在所述第一凹槽303a中。
本发明实施例中，步骤31中的所述应力介质层305具有拉应力，半导体器件为N型器件，所述沟道区为P型掺杂区。在一些实施例中，所述应力介质层305为具有拉应力的第一氮化硅层。
回到图3B所示，在形成所述应力介质层305之前还包括应力阻挡层304的步骤，在所述第一凹槽303a中，所述应力阻挡层304位于所述应力介质层305和所述半导体衬底201之间，以防止所述应力介质层305对所述半导体衬底201产生应力损伤。在一些实施例中，所述应力阻挡层304的材料采用二氧化硅。
步骤32、如图3D所示，进行退火使所述应力介质层305的应力转移到所述沟道区中，在所述应力转移过程中，利用位于所述第一凹槽303a中的所述应力介质层305会侧向作用所述沟道区的特点使应力转移后的所述沟道区中的应力增加。图3D中，退火工艺采用标记306表示。
本发明实施例中，退火采用快速热退火。
由图3D可以看出，位于所述第一凹槽303a中的所述应力介质层305对所述沟道区的作用显然要高于所述第一凹槽303a之上的所述应力介质层305对所述沟道区的作用，故本发明实施例通过增加所述第一凹槽303a之后，能增加对所述沟道区的应力转移效果，从而能增加所述沟道区的应力。
步骤33、去除所述应力介质层305。
本发明实施例中，所述应力介质层305采用化学机械研磨、干法刻蚀或湿法刻蚀去除，也即能结合化学机械研磨、干法刻蚀或湿法刻蚀工艺去除所述应力介质层305。例如：
首先、如图3E所示，直接以所述应力阻挡层304为停止层，采用化学机械研磨工艺去除所述开口303外的所述应力阻挡层304表面上的所述应力介质层305。也能采用结合干法刻蚀和化学机械研磨工艺去除所述开口303外的所述应力阻挡层304表面上的所述应力介质层305。
其次、如图3F所示，采用湿法刻蚀工艺去除所述应力介质层305；由于所述应力介质层305采用第一氮化硅层，故能去除所述应力介质层305的湿法刻蚀的刻蚀溶液采用热磷酸。
之后，采用湿法刻蚀去除所述应力阻挡层304。这样，器件的结构就回到图3A所示的结构，但是图3F所示结构中的沟道区的应力得到了改变。
现有应力记忆技术(stress memorization technique，SMT)中是在栅极结构形成之后直接形成应力介质层305如具有拉应力的氮化硅，利用应力介质层305包覆栅极结构的特点通过退火将应力介质层305中的应力传递到被栅极结构所覆盖的沟道区中。本发明实施例是在现有SMT的基础上，在第一栅极结构202形成之后进一步对第一栅极结构202的至少一侧的半导体衬底201进行刻蚀并形成第一凹槽303a，这样应力介质层305不仅会覆盖第一栅极结构202，应力介质层305还会形成在第一凹槽303a中，在退火进行应力转移时，位于第一凹槽303a中的应力介质层305会对沟道区进行侧向直接作用，这种作用比包覆在第一栅极结构202周侧的应力介质层305对沟道区的作用效果更好，故本发明最后能很好的增加沟道区的应力并从而能增加沟道载流子的迁移率，最后能提升器件性能。
另外，本发明结合栅极结构侧面的半导体衬底201的刻蚀和SMT工艺即可实现，具有工艺简单的特点，故本发明实施例能方便加入到超级闪存的制造工艺中并从而有效改善闪存单元的读写操作性能。
下面结合图3A-图3F以及图4A和图4B来说明本发明较佳实施例半导体器件的制造方法，本发明较佳实施例半导体器件的制造方法是将图3A-图3F对应的本发明实施例方法应用到超级闪存的制造方法中形成的，本发明较佳实施例半导体器件的制造方法包括如下步骤：
首先、完成图3A-图3F对应的步骤一至步骤三。
步骤一中，所述第一栅极结构202为超结闪存的闪存单元的字线栅。
步骤二中，所述第一凹槽303a位于所述第一栅极结构202的源区侧，所述开口303为源接触开口，所述第一次刻蚀工艺为源接触刻蚀工艺的过刻蚀工艺。所述源接触刻蚀工艺先对相邻的所述第一栅极结构202之间的第一介质层302进行刻蚀形成源接触开口，之后再对所述源接触开口底部的所述半导体衬底201进行过刻蚀形成所述第一凹槽303a，所述第一凹槽303a作为所述源接触开口的组成部分。
在一些实施例中，所述第一凹槽303a的深度为
Figure BDA0003355963420000081
步骤31中，所述应力阻挡层304的厚度为
Figure BDA0003355963420000082
所述应力介质层305的厚度为
Figure BDA0003355963420000083
步骤三之后，还包括步骤：
如图4A所示，在所述第一凹槽303a底部的所述半导体衬底201中形成源区209。
在所述源接触开口中形成浮栅204和源线206。
在横向上，所述浮栅204位于所述第一栅极结构202和所述源线206之间。
所述浮栅204和所述第一栅极结构202的源区侧的侧面之间间隔有第一栅间介质层203，所述第一栅间介质层203的组成部分中包括所述第一介质层302。
所述浮栅204和所述源线206之间间隔有第二栅间介质层205。
所述源线206底部直接和所述源区209接触。
所述浮栅204的底部段位于所述第一凹槽303a中且所述浮栅204的底部表面和所述半导体衬底201之间间隔有浮栅介质层；在写入时，所述源线206同时作为控制栅，在所述控制栅的控制下，所述沟道区的电子在横向电场的作用下注入到所述浮栅204的底部段中。
所述浮栅204的顶部表面高于所述源线206的顶部表面。
所述浮栅204由TiN层组成。
还包括步骤：
如图4B所示，形成擦除栅208。
所述擦除栅208覆盖在所述浮栅204和所述源线206的顶部，且所述擦除栅208和底部的所述浮栅204和所述源线206之间间隔有第三栅间介质层207。
图4B中没有显示所述闪存单元的漏区端的结构，所述闪存单元的漏区形成在所述第一栅极结构的漏区侧中，由于漏区工艺不会影响到所述源区侧的工艺，故在此不做详细描述。
在超级闪存的制造工艺中，现有超级闪存的源接触刻蚀工艺中往往会对半导体衬底201进行过刻蚀，故能在源接触刻蚀工艺完成后增加SMT工艺即可实现增加沟道区的应力的技术效果；所以，本发明较佳实施例仅需对进行SMT工艺的时机进行特别设置即可实现，相对于现有方法中将SMT工艺的放置在栅极结构形成之后进行，本发明较佳实施例将SMT工艺放置在源接触刻蚀工艺之后进行即可，故本发明较佳实施例能在不增加额外的工艺和时间成本的条件下，显著增加超级闪存的闪存单元的沟道区的应力，从而能改善闪存单元的读写操作性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底上形成第一栅极结构，被所述第一栅极结构所覆盖的所述半导体衬底中形成有沟道区；
步骤二、进行第一次刻蚀工艺将所述第一栅极结构的至少一侧的所述半导体衬底刻蚀一定深度并形成第一凹槽；
步骤三、进行应力记忆工艺，包括如下分步骤：
步骤31、形成应力介质层，所述应力介质层覆盖在所述第一栅极结构的周侧表面并填充在所述第一凹槽中；
步骤32、进行退火使所述应力介质层的应力转移到所述沟道区中，在所述应力转移过程中，利用位于所述第一凹槽中的所述应力介质层会侧向作用所述沟道区的特点使应力转移后的所述沟道区中的应力增加；
步骤33、去除所述应力介质层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求1所述的半导体器件的制造方法，其特征在于：所述第一栅极结构包括依次叠加的第一栅介质层和第一多晶硅栅。
4.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤二中，所述第一栅极结构的两侧分别为源区侧和漏区侧；所述第一凹槽位于所述第一栅极结构的源区侧；或者所述第一凹槽位于所述第一栅极结构的源区侧和漏区侧。
5.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤31中的所述应力介质层具有拉应力，半导体器件为N型器件，所述沟道区为P型掺杂区。
6.如权利要求5所述的半导体器件的制造方法，其特征在于：所述应力介质层为具有拉应力的第一氮化硅层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于：在形成所述应力介质层之前还包括应力阻挡层的步骤，在所述第一凹槽中，所述应力阻挡层位于所述应力介质层和所述半导体衬底之间，以防止所述应力介质层对所述半导体衬底产生应力损伤。
8.如权利要求7所述的半导体器件的制造方法，其特征在于：所述应力阻挡层的材料包括二氧化硅。
9.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤一中，所述第一栅极结构为超结闪存的闪存单元的字线栅；
步骤二中，所述第一凹槽位于所述第一栅极结构的源区侧，所述第一次刻蚀工艺为源接触刻蚀工艺的过刻蚀工艺，所述源接触刻蚀工艺先对相邻的所述第一栅极结构之间的第一介质层进行刻蚀形成源接触开口，之后再对所述源接触开口底部的所述半导体衬底进行过刻蚀形成所述第一凹槽，所述第一凹槽作为所述源接触开口的组成部分。
10.如权利要求9所述的半导体器件的制造方法，其特征在于：所述第一凹槽的深度为
Figure FDA0003355963410000021
11.如权利要求9所述的半导体器件的制造方法，其特征在于：步骤三之后，还包括步骤：
在所述第一凹槽底部的所述半导体衬底中形成源区；
在所述源接触开口中形成浮栅和源线；
在横向上，所述浮栅位于所述第一栅极结构和所述源线之间；
所述浮栅和所述第一栅极结构的源区侧的侧面之间间隔有第一栅间介质层，所述第一栅间介质层的组成部分中包括所述第一介质层；
所述浮栅和所述源线之间间隔有第二栅间介质层；
所述源线底部直接和所述源区接触；
所述浮栅的底部段位于所述第一凹槽中且所述浮栅的底部表面和所述半导体衬底之间间隔有浮栅介质层；在写入时，所述源线同时作为控制栅，在所述控制栅的控制下，所述沟道区的电子在横向电场的作用下注入到所述浮栅的底部段中；
所述浮栅的顶部表面高于所述源线的顶部表面。
12.如权利要求11所述的半导体器件的制造方法，其特征在于：还包括步骤：
形成擦除栅；
所述擦除栅覆盖在所述浮栅和所述源线的顶部，且所述擦除栅和底部的所述浮栅和所述源线之间间隔有第三栅间介质层。
13.如权利要求11所述的半导体器件的制造方法，其特征在于：所述浮栅由TiN层组成。
14.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤32中的退火采用快速热退火。
CN202111351581.XA 2021-11-16 2021-11-16 半导体器件的制造方法 Pending CN116156885A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111351581.XA CN116156885A (zh) 2021-11-16 2021-11-16 半导体器件的制造方法
US17/965,116 US20230157012A1 (en) 2021-11-16 2022-10-13 Method for Manufacturing Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111351581.XA CN116156885A (zh) 2021-11-16 2021-11-16 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN116156885A true CN116156885A (zh) 2023-05-23

Family

ID=86323477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111351581.XA Pending CN116156885A (zh) 2021-11-16 2021-11-16 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US20230157012A1 (zh)
CN (1) CN116156885A (zh)

Also Published As

Publication number Publication date
US20230157012A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US9985039B2 (en) Semiconductor device and method of manufacturing the same
TWI720350B (zh) 分柵式非揮發性記憶體及其製備方法
JP2882392B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2009054707A (ja) 半導体記憶装置およびその製造方法
TW201436113A (zh) 記憶裝置與其形成方法
CN110364531B (zh) 存储器及其形成方法
US9054175B2 (en) Nonvolatile memory device including select gate and memory gate
US20070158732A1 (en) Flash memory device having vertical split gate structure and method for manufacturing the same
KR20050030099A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
KR100361391B1 (ko) 비휘발성 반도체 디바이스 및 그 제조 방법
JP5014591B2 (ja) 半導体装置及びその製造方法
CN114927528A (zh) 存储器结构及其形成方法
CN111048513B (zh) 浮栅型闪存的制作方法
CN116156885A (zh) 半导体器件的制造方法
CN109712984B (zh) Nor flash器件结构及其制造方法
US10388660B2 (en) Semiconductor device and method for manufacturing the same
CN111341776A (zh) 存储器及其形成方法、存储器单元阵列及其驱动方法
KR100644545B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP4427431B2 (ja) 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法
JP2004342852A (ja) 半導体記憶装置及びその製造方法、半導体装置、携帯電子機器、並びにｉｃカード
JP2004342881A (ja) 半導体記憶装置および半導体装置およびｉｃカードおよび携帯電子機器および半導体記憶装置の製造方法
CN114709215A (zh) 存储器及存储器的形成方法
KR100209338B1 (ko) 불휘발성 반도체 메모리 장치의 제조방법
US7211857B2 (en) Non-volatile semiconductor memory device
CN117979695A (zh) 存储器结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication