CN100466293C - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN100466293C CN100466293C CNB2006101712441A CN200610171244A CN100466293C CN 100466293 C CN100466293 C CN 100466293C CN B2006101712441 A CNB2006101712441 A CN B2006101712441A CN 200610171244 A CN200610171244 A CN 200610171244A CN 100466293 C CN100466293 C CN 100466293C
- Authority
- CN
- China
- Prior art keywords
- control grid
- groove
- hard mask
- charge storage
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的闪存器件及其制造方法。该闪存器件包括：源极和漏极扩散区，其由形成在半导体衬底的有源区中的沟槽彼此分离；控制栅极，其从所述沟槽的内部向上突出至高于所述半导体衬底；电荷存储层，其包围所述控制栅极，并被插入在所述沟槽的内壁和所述控制栅极的外壁之间；和一对绝缘间隔件，其形成于所述控制栅极的相对侧壁上，其中在所述绝缘间隔件和所述控制栅极之间插有所述电荷存储层。这里，所述电荷存储层具有氧化物-氮化物-氧化物(ONO)结构。另外，从所述半导体衬底的表面至所述沟槽的底部的深度比所述源极和漏极扩散区中的每个区域的深度深。
Description
技术领域
本发明涉及半导体器件。更具体地，本发明涉及闪存器件及其制造方法。
背景技术
一般而言，闪存是一种能够电重写数据的PROM(可编程ROM)。通过使用将可擦除PROM(EPROM)和电可擦除PROM(EEPROM)的优点进行组合的一个晶体管，使得闪存可执行EPROM的程序输入方案和EEPROM的擦除方案，在EPROM中，存储单元包括一个晶体管，从而单元面积很小，然而，每次必须通过紫外线来擦除数据，在EEPROM中，可电擦除数据，然而，存储单元包括两个晶体管，从而单元面积变大。闪存的正确名称是闪速EEPROM。由于存储的信息即使在电源关闭的情况下也不可擦除，这与动态RAM(DRAM)或静态RAM(SRAM)不同，所以闪存称为非易失性存储器。
闪存分为NOR型结构和NAND型结构，在NOR型结构的闪存中，存储单元在位线(bit line)和地线(ground)之间并联排列，在NAND型结构的闪存中，存储单元在位线和地线之间串联排列。由于具有并联结构的NOR型闪存可以在执行读取操作时执行高速随机访问，所以NOR型闪存广泛用于启动便携式电话。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于小型化。闪存根据存储单元的结构分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物-硅(SONOS)器件。
在这些器件中，由于栅极绝缘层包括氧化物-氮化物-氧化物(ONO)结构(该结构由氧化硅层、氮化硅层和氧化硅层构成)的电荷存储层，以及由于以对应于氮层的较深能级来捕获电荷，所以SONOS型闪存具有比浮置栅极型闪存更优的可靠性，并使其能够以较低电压执行编程和擦除操作。
图1示出普通SONOS型闪存的结构。参照图1，多层电荷存储层18插入在衬底10和控制栅极20之间。通过叠置隧道氧化物层18a、氮化硅层18b和阻挡氧化物层18c来形成多层电荷存储层18。控制栅极20形成于多层电荷存储层18上，并具有以间隔件的形式在其侧壁上形成的侧壁绝缘层22。
同时，在SONOS型闪存的情况下，如上述所形成的控制栅极20形成为字线。为了增加闪存的集成密度，构成多个字线的控制栅极20必须具有很小的临界尺寸(CD)。近来，控制栅极20的CD已经缩小为纳米量级。以这种方式，当栅极宽度降低时，在栅极下面形成的沟道也被形成为很窄。当沟道长度缩短时，所谓的较短沟道效应可导致这样一种现象，即大量电流突然流到漏极和源极之间。因此，闪存的阈值电压被降低，从而导致故障。
发明内容
本发明旨在解决在现有技术中出现的上述问题，本发明的目的在于提供一种具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的闪存器件及其制造方法，其即使在控制栅极的宽度很窄的情况下也能够有效保持沟道的长度。
本发明的另一目的在于提供一种闪存器件的制造方法，其能够在不执行图案化控制栅极的单独处理的情况下形成具有纳米量级的临界尺寸(CD)的控制栅极。同时，现有技术必须使用昂贵的曝光设备在纳米量级内对控制栅极进行图案化。然而，根据本发明，可以在不使用纳米曝光设备的情况下形成具有纳米量级CD的控制栅极。
根据本发明的一个方案，提供一种闪存器件，包括：源极和漏极扩散区，其由形成在半导体衬底的有源区中的沟槽彼此分离；控制栅极，其从所述沟槽的内部向上突出至高于所述半导体衬底；电荷存储层，其包围向上突出至高于所述衬底的所述控制栅极的外壁，并被插入在所述沟槽的内壁和所述控制栅极的外壁之间，其中电荷存储层不存在于半导体衬底的表面上；和一对绝缘间隔件，其形成于所述控制栅极的相对侧壁上，其中在所述绝缘间隔件和所述控制栅极之间插有所述电荷存储层。这里，所述电荷存储层具有氧化物-氮化物-氧化物(ONO)结构。另外，从所述半导体衬底的表面至所述沟槽的底部的深度比所述源极和漏极扩散区中的每个区域的深度深。
根据本发明的另一方案，提供一种闪存器件的制造方法。该方法包括以下步骤：(a)在半导体衬底的有源区上形成硬掩模层；(b)对所述硬掩模层进行图案化，以形成第一沟槽；(c)在所述第一沟槽的内壁上形成相互分离的一对硬掩模间隔件；(d)使用所述硬掩模层和所述硬掩模间隔件作为蚀刻掩模将所述半导体衬底蚀刻预定深度，以在所述半导体衬底上形成第二沟槽；(e)在所述一对硬掩模间隔件中的每个硬掩模间隔件的内壁和所述第二沟槽上形成电荷存储层；(f)在所述电荷存储层上形成导电层，以掩埋在所述第二沟槽和所述一对硬掩模间隔件之间的间隙；和(g)去除所述硬掩模层和所述一对硬掩模间隔件，以形成控制栅极，其中在所述半导体衬底和所述控制栅极之间插有所述电荷存储层。
根据如上所述的方法，其中，所述硬掩模层包括与形成所述一对硬掩模间隔件的材料相同的材料。在步骤(g)中，所述控制栅极从所述第二沟槽的内部向上突出至高于所述半导体衬底；所述电荷存储层包围所述控制栅极，并被插入在所述第二沟槽的内壁和所述控制栅极的外壁之间。另外，该方法还包括以下步骤：在步骤(g)之后，在所述半导体衬底上形成轻掺杂漏极区，和由第二沟槽分离的源极和漏极扩散区。该方法还包括以下步骤：在控制栅极的相对侧壁上形成一对绝缘间隔件，其中所述绝缘间隔件和所述控制栅极之间插有所述电荷存储层。
附图说明
图1是具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的现有技术闪存器件的剖视图；
图2是根据本发明的具有SONOS结构的闪存器件的剖视图；
图3A至3H是说明根据本发明的闪存器件的制造方法的剖视图。
具体实施方式
以下，将参照附图详细描述根据本发明的一种闪存器件制造方法，尤其是一种半导体器件的栅极的图案化方法。
实施例1
图2是根据本发明的具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的闪存器件的剖视图。
如图2所示，沟槽15c以预定深度形成于半导体衬底10的由绝缘层(未示出)限定的有源区中。另外，控制栅极20从沟槽15c的内部向上突出至高于半导体衬底10。具有氧化物-氮化物-氧化物(ONO)结构的电荷存储层18包围控制栅极20，并由此插入在沟槽15c的内壁和控制栅极20的外壁之间。一对绝缘间隔件22形成于由电荷存储层18所包围的控制栅极20的侧壁上。轻掺杂漏极(LDD)区10a在该对绝缘间隔件22下面的衬底中由沟槽15c相互隔离。另外，源极和漏极扩散区10b分别形成于绝缘间隔件22的左右侧上的衬底中。源极和漏极扩散区10b也由沟槽15c相互隔离。
在上述结构的闪存器件中，从衬底表面至沟槽15c的底部的深度比每个源极和漏极扩散区10b的深度要深。以这种方式，由于源极和漏极扩散区10b由沟槽15c相互隔离，所以沟道长度延长。在现有技术的闪存器件中，当控制栅极20的宽度形成为纳米量级时，由于缩短的沟道长度，可产生短沟道效应。然而，在本发明上述结构的闪存器件中，尽管控制栅极20的宽度形成为纳米量级，但是沟道长度被延长，从而可有效防止短沟道效应。
实施例2
将参照图3A至3H描述根据本发明的一种闪存器件的制造方法。
首先，参照图3A，在形成绝缘层(未示出)以限定硅衬底10的有源器件区之后，氮化物层12形成于有源器件区上。氮化物层12用作防止对硅衬底10的损坏的缓冲层，其中在硅衬底10上直接形成氮化物层14时会出现这种损坏。
接下来，参照图3B，通过光刻和蚀刻工艺对氮化物层14进行图案化，从而形成第一沟槽15a。通过第一沟槽15a来暴露氮化物层12的表面。
随后，参照图3C，一对硬掩模间隔件16形成于第一沟槽15a的相对内壁上，并彼此相隔预定间隔。因此，在硬掩模间隔件16之间形成间隙15b。通过在氮化物层14上和在第一沟槽15a中形成硬掩模层，然后对该硬掩模层进行回蚀刻，来形成硬掩模间隔件16。特别地，每个硬掩模间隔件16优选地由与硬掩模层相同的氮化硅层构成。
接下来，参照图3D，使用氮化物层14和硬掩模间隔件16作为蚀刻掩模，将衬底10蚀刻预定深度，从而形成第二沟槽15c。此时，将第二沟槽15c形成为对应于硬掩模间隔件16之间的间隙15b的宽度。特别地，第二沟槽15c优选地形成为比在随后工艺中待形成的源极和漏极扩散区要深。
接下来，参照图3E，在整个衬底10来沉积电荷存储层18。更具体地，电荷存储层18均匀地沉积在氮化物层14、硬掩模间隔件16和第二沟槽15c上。电荷存储层18可包括ONO层，并以预定厚度形成在硬掩模间隔件16以及第二沟槽15c上。
接下来，参照图3F，在电荷存储层18上沉积导电层20a。更具体地，形成导电层20a，以掩埋由硬掩模间隔件16和第二沟槽15c限定的空间。这里，导电层20a可以由在其中掺杂杂质的多晶硅构成。
随后，去除氮化物层14和硬掩模间隔件16，从而形成具有图3G所示结构的控制栅极20。电荷存储层18和导电层20a可以形成在第二沟槽15c中、氮化物层14上以及间隙15b中。然而，可以将氮化物层14上形成的部分电荷存储层18和部分导电层20a随同氮化物层14一起去除。另外，优选地使用湿蚀刻工艺，更优选地使用可选择性去除氮化硅层的磷酸溶液来去除氮化物层14。另外，当硬掩模间隔件16由氮化硅层构成时，可以将其与氮化物层14一起同时去除。
图3G示出这样一种状态，即选择性去除氮化物层14和硬掩模间隔件16，以形成电荷存储层18和控制栅极20。另外，在图3G中一起示出通过使用控制栅极20作为掩模将掺杂剂注入到衬底10中所形成的轻掺杂漏极(LDD)区10a。如图3G所示，LDD区10a分别在衬底中所形成的两个沟槽15c的左右侧上相互隔离。
接下来，如图3H所示，在控制栅极20的左右侧壁上形成彼此相对的一对绝缘间隔件22。这里，将电荷存储层18插入到控制栅极20和绝缘间隔件22之间。绝缘间隔件22可由氮化硅层形成。因此，氮化硅层形成于衬底的前表面上，然后经过回蚀刻。接下来，通过使用绝缘隔离层22作为掩模来离子注入掺杂剂，在衬底中形成源极和漏极扩散区10b。以此方式形成的源极和漏极扩散区10b形成的深度比第二沟槽15c的深度要浅，从而使得源极和漏极扩散区10b由第二沟槽15c相互隔离。
可以从以上说明中看出，根据本发明可以制造具有SONOS结构的闪存器件，在这种结构中，尽管形成的控制栅极的宽度很窄，但是可以有效保持沟道长度。因此，尽管形成具有纳米量级宽度的控制栅极，可防止出现由于短沟道效应而降低阈值电压的现象。另外，因为可使用硬掩模间隔件来调制控制栅极的CD，所以不需要单独的图案化处理。因此，可以在不使用纳米量级曝光设备的情况下容易地形成具有纳米量级CD的控制栅极。
尽管已参照本发明的某些优选实施例示出和描述了本发明，但是所属领域技术人员应该理解，在不脱离由所附权利要求所限定的本发明的精神和范围的情况下可以对本发明进行各种形式和细节上的改变。
Claims (10)
1.一种闪存器件，包括：
源极和漏极扩散区，由形成在半导体衬底的有源区中的沟槽将所述源极和漏极扩散区彼此分离；
控制栅极，其从所述沟槽的内部向上突出至高于所述半导体衬底；
电荷存储层，其包围向上突出至高于所述衬底的所述控制栅极的外壁，并被插入在所述沟槽的内壁和所述控制栅极的外壁之间，其中电荷存储层不存在于半导体衬底的表面上；和
一对绝缘间隔件，其形成于所述控制栅极的彼此相对侧壁上，其中在所述绝缘间隔件和所述控制栅极之间插有所述电荷存储层。
2.根据权利要求1所述的闪存器件，其中所述电荷存储层具有氧化物-氮化物-氧化物结构。
3.根据权利要求1所述的闪存器件，其中从所述半导体衬底的表面至所述沟槽的底部的深度比所述源极和漏极扩散区中的每个区域的深度深。
4.一种闪存器件的制造方法，该方法包括以下步骤：
(a)在半导体衬底的有源区上形成硬掩模层；
(b)对所述硬掩模层进行图案化，以形成第一沟槽；
(c)在所述第一沟槽的内壁上形成相互分离的一对硬掩模间隔件；
(d)使用所述硬掩模层和所述硬掩模间隔件作为蚀刻掩模将所述半导体衬底蚀刻预定深度，以在所述半导体衬底上形成第二沟槽；
(e)在所述一对硬掩模间隔件中的每个硬掩模间隔件的内壁和所述第二沟槽上形成电荷存储层；
(f)在所述电荷存储层上形成导电层，以掩埋在所述第二沟槽和所述一对硬掩模间隔件之间的间隙；和
(g)去除所述硬掩模层和所述一对硬掩模间隔件，以形成控制栅极，其中在所述半导体衬底和所述控制栅极之间插有所述电荷存储层。
5.根据权利要求4所述的方法，其中所述硬掩模层包括与形成所述一对硬掩模间隔件的材料相同的材料。
6.根据权利要求4所述的方法，其中，在步骤(g)中，所述控制栅极从所述第二沟槽的内部向上突出至高于所述半导体衬底。
7.根据权利要求4所述的方法，其中，在步骤(g)中，所述电荷存储层包围所述控制栅极，并被插入在所述第二沟槽的内壁和所述控制栅极的外壁之间。
8.根据权利要求4所述的方法，还包括以下步骤：在步骤(g)之后，在所述半导体衬底上形成轻掺杂漏极区。
9.根据权利要求4所述的方法，还包括以下步骤：在步骤(g)之后，在所述控制栅极的相对侧壁上形成一对绝缘间隔件，其中所述绝缘间隔件和所述控制栅极之间插有所述电荷存储层。
10.根据权利要求4所述的方法，还包括以下步骤：在所述半导体衬底上形成源极和漏极扩散区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050130756A KR100654560B1 (ko) | 2005-12-27 | 2005-12-27 | 플래시 메모리 소자 및 그 제조 방법 |
| KR1020050130756 | 2005-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1992352A CN1992352A (zh) | 2007-07-04 |
| CN100466293C true CN100466293C (zh) | 2009-03-04 |
Family
ID=37732283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101712441A Expired - Fee Related CN100466293C (zh) | 2005-12-27 | 2006-12-21 | 闪存器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7687345B2 (zh) |
| KR (1) | KR100654560B1 (zh) |
| CN (1) | CN100466293C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100948459B1 (ko) * | 2007-11-29 | 2010-03-17 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
| JP2010021492A (ja) * | 2008-07-14 | 2010-01-28 | Toshiba Corp | 不揮発性半導体記憶装置およびその制御方法 |
| CN102800677A (zh) * | 2012-01-12 | 2012-11-28 | 上海华力微电子有限公司 | Sonos器件单元 |
| CN102610654A (zh) * | 2012-03-14 | 2012-07-25 | 上海华力微电子有限公司 | 一种具有高擦除速度的锥形能带氮化硅层sonos结构器件 |
| CN103606564B (zh) * | 2013-07-24 | 2019-01-15 | 复旦大学 | 一种电编程-紫外光擦除的存储器件结构及其制备方法 |
| TWI679752B (zh) | 2018-12-18 | 2019-12-11 | 力晶積成電子製造股份有限公司 | 記憶體元件及其製造方法 |
| CN110120349A (zh) * | 2019-05-15 | 2019-08-13 | 东南大学成贤学院 | InGaZnO薄膜晶体管的源漏电极及晶体管制备方法 |
| CN110277393A (zh) | 2019-06-19 | 2019-09-24 | 上海华力微电子有限公司 | 闪存及其制造方法 |
| CN112271134B (zh) * | 2020-10-20 | 2021-10-22 | 苏州东微半导体股份有限公司 | 半导体功率器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| US6754105B1 (en) * | 2003-05-06 | 2004-06-22 | Advanced Micro Devices, Inc. | Trench side wall charge trapping dielectric flash memory device |
| CN1674292A (zh) * | 2004-03-26 | 2005-09-28 | 力晶半导体股份有限公司 | 非挥发性存储单元及其制造方法 |
| CN1677647A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 非挥发性存储元件及其制造方法 |
| US6963108B1 (en) * | 2003-10-10 | 2005-11-08 | Advanced Micro Devices, Inc. | Recessed channel |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083793A (en) * | 1998-02-27 | 2000-07-04 | Texas Instruments - Acer Incorporated | Method to manufacture nonvolatile memories with a trench-pillar cell structure for high capacitive coupling ratio |
| JP3679970B2 (ja) | 2000-03-28 | 2005-08-03 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2002217318A (ja) | 2001-01-19 | 2002-08-02 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| KR100753121B1 (ko) * | 2001-06-30 | 2007-08-30 | 주식회사 하이닉스반도체 | 트렌치 게이트를 이용한 트랜지스터 제조방법 |
| JP4760081B2 (ja) * | 2004-04-21 | 2011-08-31 | 株式会社デンソー | 半導体装置及びその製造方法 |
| KR100546409B1 (ko) * | 2004-05-11 | 2006-01-26 | 삼성전자주식회사 | 리세스 채널을 구비한 2-비트 소노스형 메모리 셀 및 그제조방법 |
| KR100591768B1 (ko) * | 2004-07-12 | 2006-06-26 | 삼성전자주식회사 | 메모리 소자들 및 그 형성 방법들 |
| US7399673B2 (en) * | 2005-07-08 | 2008-07-15 | Infineon Technologies Ag | Method of forming a charge-trapping memory device |
| US7211487B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
| US7211858B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Split gate storage device including a horizontal first gate and a vertical second gate in a trench |
-
2005
- 2005-12-27 KR KR1020050130756A patent/KR100654560B1/ko not_active IP Right Cessation
-
2006
- 2006-12-21 CN CNB2006101712441A patent/CN100466293C/zh not_active Expired - Fee Related
- 2006-12-26 US US11/646,103 patent/US7687345B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| US6754105B1 (en) * | 2003-05-06 | 2004-06-22 | Advanced Micro Devices, Inc. | Trench side wall charge trapping dielectric flash memory device |
| US6963108B1 (en) * | 2003-10-10 | 2005-11-08 | Advanced Micro Devices, Inc. | Recessed channel |
| CN1674292A (zh) * | 2004-03-26 | 2005-09-28 | 力晶半导体股份有限公司 | 非挥发性存储单元及其制造方法 |
| CN1677647A (zh) * | 2004-03-29 | 2005-10-05 | 力晶半导体股份有限公司 | 非挥发性存储元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7687345B2 (en) | 2010-03-30 |
| KR100654560B1 (ko) | 2006-12-05 |
| US20070145460A1 (en) | 2007-06-28 |
| CN1992352A (zh) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100466293C (zh) | 闪存器件及其制造方法 | |
| KR100539247B1 (ko) | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 | |
| US20090117725A1 (en) | Method of manufacturing flash memory device | |
| KR100546405B1 (ko) | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 | |
| CN100499081C (zh) | Nor型闪存单元阵列的制造方法 | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| US20100038702A1 (en) | Nonvolatile memory device and methods of forming the same | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US7394696B2 (en) | NAND type non-volatile memory device and method of forming the same | |
| KR100732629B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
| KR100673017B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR100885777B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US8476694B2 (en) | Memory cell, memory device and method for manufacturing memory cell | |
| KR100606536B1 (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| KR100471510B1 (ko) | 비휘발성 반도체 기억 장치 | |
| US7951675B2 (en) | SI trench between bitline HDP for BVDSS improvement | |
| KR100536799B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100731077B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
| KR100600955B1 (ko) | 비휘발성 메모리 소자의 셀 및 그 제조방법 | |
| KR100789610B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100526477B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100604532B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US20070138537A1 (en) | Non-volatile memory device and method of fabricating a non-volatile memory device | |
| KR100602937B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100685121B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20131221 |