CN108807396A - 二比特分栅sonos闪存存储器的制造方法 - Google Patents
二比特分栅sonos闪存存储器的制造方法 Download PDFInfo
- Publication number
- CN108807396A CN108807396A CN201810471397.0A CN201810471397A CN108807396A CN 108807396 A CN108807396 A CN 108807396A CN 201810471397 A CN201810471397 A CN 201810471397A CN 108807396 A CN108807396 A CN 108807396A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- oxide layer
- polysilicon gate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 152
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 151
- 238000003860 storage Methods 0.000 claims abstract description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 230000012010 growth Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Abstract
本发明公开了一种二比特分栅SONOS闪存存储器的制造方法，包括：形成ONO层和逻辑区栅氧化层；淀积第一多晶硅poly层和氮化硅层，刻蚀氮化硅层形成开口并在开口两侧形成自对准氧化层侧墙；以自对准氧化层侧墙为屏蔽层刻蚀第一多晶硅poly层；形成选择管多晶硅栅和存储管多晶硅栅间的隔离介质层，刻蚀ONO层并形成选择管栅氧化层；淀积第二多晶硅poly层，进行CMP形成选择管多晶硅栅，第二多晶硅poly层顶部氧化形成热氧化层；去除氮化硅层；利用光刻胶和自对准氧化层侧墙分别定义并刻蚀第一多晶硅poly层，同时形成逻辑区晶体管多晶硅栅和存储管多晶硅栅。本发明更好地保证存储管多晶硅栅的形貌，提高器件性能，有效缩小器件尺寸，并使存储管和选择管的尺寸不受光刻限制。
Description
技术领域
本发明涉及半导体集成电路制造工艺领域，特别涉及一种分栅SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor，即多晶硅-氧化硅-氮化硅-氧化硅-多晶硅的英文首字母缩写，又称非易失性存储器)闪存存储器的制造方法。
背景技术
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品，如金融IC卡、汽车电子等领域。2transistors SONOS(2-T SONOS，即二晶体管闪存存储器)技术由于低功耗特性在许多低功耗需求的领域受到青睐。但是，SONOS中的2-T结构与生俱来的缺点就是其较大的芯片面积损耗。与2-T SONOS器件相比，分栅(split-gate)的SONOS器件更加节省面积。
如图1所示，为现有的二比特分栅split-gate SONOS器件结构，其中两个存储管呈镜像设置在选择管两侧，存储管与选择管之间以及存储管与衬底之间通过氧化硅-氮化硅-氧化硅(Oxide-Nitride-Oxide，即ONO)膜层隔离。具体地，如图1所示，存储管多晶硅栅和和选择管多晶硅栅通过绝缘的ONO层构成背靠背结构，且镜像设置在选择管两侧的两个SONOS存储管由中间的一个选择管控制。
图1所示的现有分栅SONOS闪存存储器结构的工艺实现流程一般采用如下步骤：
(1)在衬底1上采用热氧氧化或化学气相淀积等常规生长氧化层的方法生长栅氧2，如图2所示；
(2)采用化学气相淀积等方法淀积多晶硅3，采用热氧氧化或化学气相淀积等常规生长氧化层的方法生长氧化硅4，如图3所示；
(3)光刻刻蚀多晶硅3和氧化硅4，形成选择管多晶硅栅，逻辑区域多晶硅栅保留，如图4所示；
(4)淀积氧化硅-氮化硅-氧化硅层，即ONO层5，如图5所示；
(5)采用化学气相淀积等方法淀积多晶硅6，如图6所示；
(6)干法刻蚀多晶硅6和ONO层5，形成存储管多晶硅栅，如图7所示；
(7)逻辑区域多晶硅栅刻蚀，如图8所示。
上述工艺方法形成的二比特分栅SONOS闪存存储器中，存储管多晶硅栅的形貌为三角形或D形，这种形貌会导致器件性能退化。
发明内容
本发明要解决的技术问题是提供一种二比特分栅SONOS闪存存储器的制造方法，可以解决现有工艺中形成的存储管多晶硅栅的形貌导致器件性能退化的问题，同时可以减小器件尺寸，使存储管和选择管器件的尺寸大小不受光刻的限制。
为解决上述技术问题，本发明提供的二比特分栅SONOS闪存存储器的制造方法，主要包括以下步骤：
第一步，在衬底上形成ONO层；
第二步，选择性刻蚀去除逻辑区的ONO层，形成逻辑区栅氧化层；
第三步，淀积第一多晶硅poly层；
第四步，淀积和刻蚀氮化硅层，形成氮化硅层开口；
第五步，在氮化硅层开口的侧面形成自对准氧化层侧墙；
第六步，以自对准氧化层侧墙为屏蔽层刻蚀第一多晶硅poly层；
第七步，自对准刻蚀并淀积形成选择管栅氧化层；形成选择管多晶硅栅和存储管多晶硅栅之间的隔离介质层；
第八步，淀积第二多晶硅poly层；
第九步，对第二多晶硅poly层进行化学机械研磨，形成选择管多晶硅栅，并在选择管多晶硅栅顶部形成热氧化层；
第十步，湿法去除氮化硅层；
第十一步，利用光刻胶和自对准氧化层侧墙分别定义出逻辑区晶体管多晶硅栅和存储管多晶硅栅，对第一多晶硅poly层进行干法刻蚀同时形成逻辑区晶体管多晶硅栅和存储管多晶硅栅；
第十二步，在逻辑区晶体管多晶硅栅和存储管多晶硅栅形成氧化层侧墙；
第十三步，进行各器件的轻掺杂漏的注入；
第十四步，在逻辑区晶体管多晶硅栅和存储管多晶硅栅形成氮化硅侧墙；
第十五步，源漏注入；
第十六步，进行后续工艺，完成SONOS闪存存储器的制造。
较佳的，在第一步中，ONO层中底层氧化硅的厚度为15A～50A，中间氮化硅的厚度为60A～200A，顶层氧化硅的厚度为30A～80A。
较佳的，在第二步中，逻辑区栅氧化层的厚度为20A～250A。
较佳的，在第四步中，氮化硅层的厚度为500A～4000A，光刻打开并刻蚀氮化硅层，在后续的选择管区域和存储管区域形成氮化硅层开口。
较佳的，在第五步中，淀积第一氧化层并刻蚀，使第一多晶硅poly层暴露出来同时在氮化硅层开口的侧面形成自对准氧化层侧墙，所述自对准氧化层侧墙的厚度由淀积的第一氧化层的厚度决定，且自对准氧化层侧墙的厚度决定了后续的存储管多晶硅栅的宽度。进一步的，第一氧化层的淀积厚度为200A～2000A。
较佳的，在第六步中，刻蚀第一多晶硅poly层至选择管多晶硅栅处的ONO层暴露。
较佳的，第七步包括以下步骤：
步骤1，通过热氧氧化在第一多晶硅poly层的侧面形成第二氧化层；
步骤2，刻蚀去掉露出的ONO层使衬底暴露；
步骤3，淀积第三氧化层，其中第一多晶硅poly层侧面上的第二氧化层和第三氧化层共同构成后续的选择管多晶硅栅和存储管多晶硅栅之间的隔离介质层，淀积在衬底上的第三氧化层构成选择管栅氧化层。
较佳的，在第九步中，以氮化硅层为停止层进行化学机械研磨至第二多晶硅poly层与氮化硅层齐平，再进行热氧氧化使剩余的第二多晶硅poly层表面形成热氧化层，热氧化层下方的第二多晶硅poly层形成选择管多晶硅栅。
较佳的，在第十二步中，通过热氧氧化生长第四氧化层，在逻辑区晶体管多晶硅栅两侧和顶面、存储管多晶硅栅侧壁形成的第四氧化层构成氧化层侧墙。
与现有的制造工艺相比，本发明先淀积用于形成存储管多晶硅栅和逻辑区晶体管多晶硅栅的第一多晶硅poly层再淀积用于形成选择管多晶硅栅的第二多晶硅poly层，预先淀积氮化硅层用于后续化学机械研磨的停止层，提前在氮化硅层两侧形成侧墙以定义存储管多晶硅栅，且通过干法刻蚀同时形成SONOS多晶硅栅和逻辑区晶体管多晶硅栅，这种刻蚀可以改变现有技术形成的三角形或D形的存储管多晶硅栅形貌，更好地保证存储管多晶硅栅的形貌，提高器件的性能，而且可以有效缩小器件尺寸，并且可以使存储管和选择管器件的尺寸大小不受光刻的限制。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有的分栅SONOS闪存存储器的结构示意图；
图2至图8为现有的分栅SONOS闪存存储器在各个制造工艺中的器件截面示意图；
图9至图23为本发明的分栅SONOS闪存存储器在各个制造工艺中的器件截面示意图。
其中附图标记说明如下：
1为衬底；2为栅氧；3为多晶硅；4为氧化硅；5为ONO层；6为多晶硅；
10为衬底；20为选择管栅氧化层；30为ONO层；40为选择管多晶硅栅；40-1为第一多晶硅poly层；50为存储管多晶硅栅；50-1为第二多晶硅poly层；51为逻辑区晶体管多晶硅栅；60为自对准氧化硅侧墙；70为逻辑区栅氧化层；80为氧化层侧墙；90为氮化层侧墙；100为轻掺杂漏极；110为源漏注入区；120为第一氮化硅层；130为光刻胶；140为热氧化层。
具体实施方式
下面结合附图对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明的二比特分栅SONOS闪存存储器的制造方法，主要包括以下工艺步骤：
第一步，在P型衬底10上形成ONO(氧化硅-氮化硅-氧化层)层30，如图9所示。其中，ONO层30的生成可以采用氧化或化学气相淀积的方法，通常底层氧化硅的厚度为15A～50A，中间氮化硅的厚度为60A～200A，顶层氧化硅的厚度为30A～80A。
第二步，选择性刻蚀去除逻辑区的ONO层，氧化形成逻辑区栅氧化层70，如图10所示，该栅氧化层70的厚度为20A～250A。
第三步，在硅片上淀积第一多晶硅poly层50-1，如图11所示，该第一多晶硅poly层50-1一般采用化学气相淀积等方法形成，用于形成后续的存储管多晶硅栅50和逻辑区晶体管多晶硅栅51。
第四步，在硅片的第一多晶硅poly层50-1上淀积第一氮化硅层120，该第一氮化硅层120用作后续化学机械研磨(即CMP)工艺的停止层(stop layer)，如图12所示。由于后续要在氮化硅层120的两侧形成侧墙60以进行存储管多晶硅栅50的自对准刻蚀，因此该氮化硅层120要淀积较厚一层，通常厚度为500A～4000A。
第五步，光刻打开并刻蚀第一氮化硅层120，在后续的选择管区域和存储管区域形成一个氮化硅层开口，如图13所示。
第六步，淀积第一氧化层并刻蚀，使第一多晶硅poly层50-1暴露出来同时在氮化硅层开口的侧面形成自对准氧化层侧墙60，如图14所示，其中所述自对准氧化层侧墙60的厚度决定了后续的存储管多晶硅栅50的宽度，而自对准氧化层侧墙60的厚度由淀积的第一氧化层的厚度来决定。也就是说，存储管多晶硅栅50的尺寸由该第一氧化层的淀积厚度来决定，通常第一氧化层的淀积厚度为200A～2000A。
第七步，以残留的自对准氧化层侧墙60为屏蔽层刻蚀第一多晶硅poly层50-1，直至选择管多晶硅栅40处的ONO层30暴露出来，如图15所示。
第八步，通过热氧氧化在第一多晶硅poly层50-1的侧面形成第二氧化层；
第九步，刻蚀去掉第一多晶硅poly层开口处的ONO层(即第七步中暴露出来的ONO层)使衬底10露出。
第十步，淀积第三氧化层，该第三氧化层形成于第一多晶硅poly层开口处的侧面、暴露出来的衬底10以及第一氮化硅层120上，如图16所示。其中，位于第一多晶硅poly层开口处侧面上的第二氧化层(即第八步中热氧氧化形成的)和第三氧化层(本步中淀积形成的)共同构成后续的选择管多晶硅栅40和存储管多晶硅栅50之间的隔离介质层，而淀积在衬底10上的第三氧化层则构成选择管栅氧化层20。
第十一步，在硅片上淀积第二多晶硅poly层40-1，如图17所示，该第二多晶硅poly层仅用于形成后续的选择管多晶硅栅40。
第十二步，以第一氮化硅层120为停止层对第二多晶硅poly层40-1进行化学机械研磨，直至研磨后的第二多晶硅poly层40-1与第一氮化硅层120齐平，即将硅片上位于第一氮化硅层120所在平面上的所有第二多晶硅poly层(第二氮化硅层120上的第二多晶硅poly层以及选择管多晶硅栅区域中高于第二氮化硅层120的第二多晶硅poly层)都去掉。
第十三步，进行热氧氧化，在剩余的第二多晶硅poly层表面形成热氧化层140，热氧化层140下方的第二多晶硅poly层形成选择管多晶硅栅40，如图18所示。
第十四步，湿法去除第一氮化硅层120，如图19所示。
第十五步，利用光刻胶130和自对准氧化层侧墙60分别定义出逻辑区晶体管多晶硅栅51和存储管多晶硅栅50，对第一多晶硅poly层50-1进行干法刻蚀，如图20所示。也就是说，以自对准氧化层侧墙60和选择管多晶硅栅40上方的热氧化层140作为存储管多晶硅栅50的屏蔽层，同时逻辑区晶体管多晶硅栅51以光刻胶130作为屏蔽层，再次刻蚀第一多晶硅poly层50-1后同时形成逻辑区晶体管多晶硅栅51和存储管多晶硅栅50。该干法刻蚀能够更好地保证存储管多晶硅栅50的形貌，避免形成三角形或D型存储管多晶硅栅，因此显著提高了器件的性能。同时，该工艺是自对准工艺，有利于缩小器件的尺寸。
第十六步，去除光刻胶130，在逻辑区晶体管多晶硅栅51的两侧和顶面以及存储管多晶硅栅50的侧壁形成氧化层侧墙80，采用本领域常规工艺进行各器件的轻掺杂漏的注入，形成轻掺杂漏极100，如图21所示。
第十七步，采用本领域常规方法淀积第二氮化硅层并进行刻蚀，在逻辑区晶体管多晶硅栅51侧壁和存储管多晶硅栅50侧壁形成氮化层侧墙90，如图22所示。
第十八步，源漏注入，形成源漏注入区110，如图23所示。
第十九步，采用与传统CMOS一致的工艺完成SONOS闪存存储器的制造。
与现有的制造工艺相比，本发明先淀积用于形成存储管多晶硅栅和逻辑区晶体管多晶硅栅的第一多晶硅poly层再淀积用于形成选择管多晶硅栅的第二多晶硅poly层，预先淀积氮化硅层用于后续化学机械研磨的停止层，提前在氮化硅层两侧形成侧墙以定义存储管多晶硅栅，且通过干法刻蚀同时形成SONOS多晶硅栅和逻辑区晶体管多晶硅栅，这种刻蚀可以改变现有技术形成的三角形或D形的存储管多晶硅栅形貌，更好地保证存储管多晶硅栅的形貌，提高器件的性能，而且可以有效缩小器件尺寸，并且可以使存储管和选择管器件的尺寸大小不受光刻的限制。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种二比特分栅SONOS闪存存储器的制造方法，主要包括以下步骤：
第一步，在衬底上形成ONO层；
第二步，选择性刻蚀去除逻辑区的ONO层，形成逻辑区栅氧化层；
第三步，淀积第一多晶硅poly层；
第四步，淀积和刻蚀氮化硅层，形成氮化硅层开口；
第五步，在氮化硅层开口的侧面形成自对准氧化层侧墙；
第六步，以自对准氧化层侧墙为屏蔽层刻蚀第一多晶硅poly层；
第七步，自对准刻蚀并淀积形成选择管栅氧化层；形成选择管多晶硅栅和存储管多晶硅栅之间的隔离介质层；
第八步，淀积第二多晶硅poly层；
第九步，对第二多晶硅poly层进行化学机械研磨，形成选择管多晶硅栅，并在选择管多晶硅栅顶部形成热氧化层；
第十步，湿法去除氮化硅层；
第十一步，利用光刻胶和自对准氧化层侧墙分别定义出逻辑区晶体管多晶硅栅和存储管多晶硅栅，对第一多晶硅poly层进行干法刻蚀同时形成逻辑区晶体管多晶硅栅和存储管多晶硅栅；
第十二步，在逻辑区晶体管多晶硅栅和存储管多晶硅栅形成氧化层侧墙；
第十三步，进行各器件的轻掺杂漏的注入；
第十四步，在逻辑区晶体管多晶硅栅和存储管多晶硅栅形成氮化硅侧墙；
第十五步，源漏注入；
第十六步，进行后续工艺，完成SONOS闪存存储器的制造。
2.根据权利要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，在第一步中，ONO层中底层氧化硅的厚度为15A～50A，中间氮化硅的厚度为60A～200A，顶层氧化硅的厚度为30A～80A。
3.根据权利要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，在第二步中，逻辑区栅氧化层的厚度为20A～250A。
4.根据权利要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，在第四步中，氮化硅层的厚度为500A～4000A，光刻打开并刻蚀氮化硅层，在后续的选择管区域和存储管区域形成氮化硅层开口。
5.根据权力要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，在第五步中，淀积第一氧化层并刻蚀，使第一多晶硅poly层暴露出来同时在氮化硅层开口的侧面形成自对准氧化层侧墙，所述自对准氧化层侧墙的厚度由淀积的第一氧化层的厚度决定，且自对准氧化层侧墙的厚度决定了后续的存储管多晶硅栅的宽度。
6.根据权力要求5所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，第一氧化层的淀积厚度为200A～2000A。
7.根据权利要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，在第六步中，刻蚀第一多晶硅poly层至选择管多晶硅栅处的ONO层暴露。
8.根据权利要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，第七步包括以下步骤：
步骤1，通过热氧氧化在第一多晶硅poly层的侧面形成第二氧化层；
步骤2，刻蚀去掉露出的ONO层使衬底暴露；
步骤3，淀积第三氧化层，其中第一多晶硅poly层侧面上的第二氧化层和第三氧化层共同构成后续的选择管多晶硅栅和存储管多晶硅栅之间的隔离介质层，淀积在衬底上的第三氧化层构成选择管栅氧化层。
9.根据权利要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，在第九步中，以氮化硅层为停止层进行化学机械研磨至第二多晶硅poly层与氮化硅层齐平，再进行热氧氧化使剩余的第二多晶硅poly层表面形成热氧化层，热氧化层下方的第二多晶硅poly层形成选择管多晶硅栅。
10.根据权利要求1所述的二比特分栅SONOS闪存存储器的制造方法，其特征在于，在第十二步中，通过热氧氧化生长第四氧化层，在逻辑区晶体管多晶硅栅两侧和顶面、存储管多晶硅栅侧壁形成的第四氧化层构成氧化层侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810471397.0A CN108807396A (zh) | 2018-05-17 | 2018-05-17 | 二比特分栅sonos闪存存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810471397.0A CN108807396A (zh) | 2018-05-17 | 2018-05-17 | 二比特分栅sonos闪存存储器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108807396A true CN108807396A (zh) | 2018-11-13 |
Family
ID=64092579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810471397.0A Pending CN108807396A (zh) | 2018-05-17 | 2018-05-17 | 二比特分栅sonos闪存存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807396A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768046A (zh) * | 2019-01-22 | 2019-05-17 | 上海华虹宏力半导体制造有限公司 | 一种嵌入式闪存结构的形成方法 |
| CN110620115A (zh) * | 2019-05-23 | 2019-12-27 | 上海华力集成电路制造有限公司 | 1.5t sonos闪存的制造方法 |
| CN114335004A (zh) * | 2022-03-11 | 2022-04-12 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020072170A1 (en) * | 2000-03-15 | 2002-06-13 | International Business Machines Corporation | Merged self-aligned source and ONO capacitor for split gate non-volatile memory |
| US20060068546A1 (en) * | 2004-09-29 | 2006-03-30 | Yi-Shing Chang | Self-aligned non-volatile memory and method of forming the same |
| CN104091803A (zh) * | 2014-07-24 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 分离栅极式存储器、半导体器件及其制作方法 |
| CN106298793A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 自对准分栅闪存器件及其制造方法 |
-
2018
- 2018-05-17 CN CN201810471397.0A patent/CN108807396A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020072170A1 (en) * | 2000-03-15 | 2002-06-13 | International Business Machines Corporation | Merged self-aligned source and ONO capacitor for split gate non-volatile memory |
| US20060068546A1 (en) * | 2004-09-29 | 2006-03-30 | Yi-Shing Chang | Self-aligned non-volatile memory and method of forming the same |
| CN104091803A (zh) * | 2014-07-24 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 分离栅极式存储器、半导体器件及其制作方法 |
| CN106298793A (zh) * | 2016-09-30 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 自对准分栅闪存器件及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768046A (zh) * | 2019-01-22 | 2019-05-17 | 上海华虹宏力半导体制造有限公司 | 一种嵌入式闪存结构的形成方法 |
| CN109768046B (zh) * | 2019-01-22 | 2021-01-29 | 上海华虹宏力半导体制造有限公司 | 一种嵌入式闪存结构的形成方法 |
| CN110620115A (zh) * | 2019-05-23 | 2019-12-27 | 上海华力集成电路制造有限公司 | 1.5t sonos闪存的制造方法 |
| CN110620115B (zh) * | 2019-05-23 | 2022-03-18 | 上海华力集成电路制造有限公司 | 1.5t sonos闪存的制造方法 |
| US11476269B2 (en) | 2019-05-23 | 2022-10-18 | Shanghai Huali Integrated Circuit Corporation | Method for manufacturing 1.5T SONOS flash memory |
| CN114335004A (zh) * | 2022-03-11 | 2022-04-12 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
| CN114335004B (zh) * | 2022-03-11 | 2022-05-17 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473179A (en) | Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices | |
| US6808989B2 (en) | Self-aligned floating gate flash cell system and method | |
| US5516713A (en) | Method of making high coupling ratio NAND type flash memory | |
| CN108807396A (zh) | 二比特分栅sonos闪存存储器的制造方法 | |
| CN108666317A (zh) | 分栅sonos闪存存储器的制造方法 | |
| CN109166855B (zh) | 二比特分栅sonos器件制造工艺方法 | |
| WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
| US6297099B1 (en) | Method to free control tunneling oxide thickness on poly tip of flash | |
| JPH11317465A (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
| US20040171217A1 (en) | Method of manufacturing a floating gate and method of manufacturing a non-volatile semiconductor memory device comprising the same | |
| US6281089B1 (en) | Method for fabricating an embedded flash memory cell | |
| US5994186A (en) | Contactless flash eprom using poly silicon isolation and process of making the same | |
| KR20040061972A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| US6518125B1 (en) | Method for forming flash memory with high coupling ratio | |
| KR100549346B1 (ko) | 플래쉬 이이피롬의 제조 방법 | |
| KR20050070802A (ko) | 플래시 메모리 제조방법 | |
| CN109119422B (zh) | 1.5-t sonos器件制作工艺方法 | |
| WO2023005545A1 (zh) | 一种非易失性存储器及其制造方法 | |
| KR100261999B1 (ko) | 반도체장치의 게이트 플래쉬 셀 제조방법 | |
| KR100504197B1 (ko) | 플래시 메모리 소자의 형성 방법 | |
| KR100290909B1 (ko) | 반도체 메모리소자 및 그의 제조방법 | |
| CN109148464A (zh) | 分栅sonos的制造方法 | |
| KR100325618B1 (ko) | 선택적 에피탁시 성장을 이용하여 제조된 플래쉬 메모리및 그 제조방법 | |
| KR0147405B1 (ko) | 비휘발성 반도체 메모리소자의 구조 및 제조방법 | |
| JPH03283467A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181113 |
|
| RJ01 | Rejection of invention patent application after publication |