CN109801916B - 一种擦除增强型nord闪存及其制备方法 - Google Patents

一种擦除增强型nord闪存及其制备方法 Download PDF

Info

Publication number
CN109801916B
CN109801916B CN201910057318.6A CN201910057318A CN109801916B CN 109801916 B CN109801916 B CN 109801916B CN 201910057318 A CN201910057318 A CN 201910057318A CN 109801916 B CN109801916 B CN 109801916B
Authority
CN
China
Prior art keywords
floating gate
layer
side wall
polycrystalline silicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910057318.6A
Other languages
English (en)
Other versions
CN109801916A (zh
Inventor
王卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910057318.6A priority Critical patent/CN109801916B/zh
Publication of CN109801916A publication Critical patent/CN109801916A/zh
Application granted granted Critical
Publication of CN109801916B publication Critical patent/CN109801916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开一种擦除增强型NORD闪存及其制备方法。擦除增强型NORD闪存，包括：硅基衬底，其上布置相邻的第一浮栅区域和第二浮栅区域，并呈纵向由下向上依次沉积耦合氧化层、浮栅多晶硅层、极间介质层、控制栅多晶硅层、浮栅侧墙，以及在第一浮栅区域和第二浮栅区域之相邻侧均远离字线多晶硅层一侧分别依次设置的位移侧墙氧化硅层、位移侧墙氮化硅层、遂穿氧化层，其中，位于浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置。本发明浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置，增强了浮栅多晶硅层与字线多晶硅层之间的电场强度，使得擦除性能大幅度提升，同时“十”字结构具有可生产性、适用性，值得业界推广使用。

Description

一种擦除增强型NORD闪存及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种擦除增强型NORD闪存及其制备方法。
背景技术
闪存由于其具有高密度、低价格，以及电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。一般而言，浮栅型闪存都有着类似的原始单元架构，它们都有层叠的栅极结构，该栅极结构包括浮栅和至少覆盖浮栅的控制栅。其中，所述控制栅通过耦合以控制浮栅中电子的存储与释放。
Nord闪存擦除是发生在浮栅(Floating Gate,FG)与字线(Word Line,WL)之间的福勒诺海(Fowler Nordheim,FN)遂穿，通过在所述字线与控制栅(Control Gate,CG)上施加高低电压，使得浮栅与字线之间形成较高的电势差与电场强度，浮栅中存储的电子遂穿通过遂穿氧化层，使浮栅上的电势由负变正，从而改变存储状态，即“0”、“1”之间的转变。
作为本领域技术人员，容易理解的，所述浮栅顶角的形状对擦除区遂穿氧化层之电场的影响很大，较钝的浮栅顶角势必会降低电场强度，使得擦除性能变差。寻求一种擦除增强型的存储器件结构及其制备方法，已成为本领域技术人员亟待解决的问题之一。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种擦除增强型NORD闪存及其制备方法。
发明内容
本发明是针对现有技术中，现有浮栅顶角的形状对擦除区遂穿氧化层之电场的影响很大，较钝的浮栅顶角势必会降低电场强度，使得擦除性能变差等缺陷提供一种擦除增强型NORD闪存。
本发明之又一目的是针对现有技术中，现有浮栅顶角的形状对擦除区遂穿氧化层之电场的影响很大，较钝的浮栅顶角势必会降低电场强度，使得擦除性能变差等缺陷提供一种擦除增强型NORD闪存的制备方法。
为实现本发明之目的，本发明提供一种擦除增强型NORD闪存，所述擦除增强型NORD闪存，包括：硅基衬底，所述硅基衬底上布置相邻的第一浮栅区域和第二浮栅区域，并在所述硅基衬底上呈纵向由下向上依次沉积耦合氧化层、浮栅多晶硅层、极间介质层、控制栅多晶硅层、浮栅侧墙，以及在所述第一浮栅区域和所述第二浮栅区域之相邻侧均远离字线多晶硅层一侧分别依次设置的位移侧墙氧化硅层、位移侧墙氮化硅层、遂穿氧化层，其特征在于，位于所述浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置。
可选地，所述极间介质层为二氧化硅-氮化硅-二氧化硅的组合膜层。
可选地，所述位移侧墙氧化层的厚度为300～500埃。
可选地，所述位移侧墙氮化硅层的厚度为150～200埃。
为实现本发明之又一目的，本发明提供一种擦除增强型NORD闪存的制备方法，所述擦除增强型NORD闪存之制备方法，包括：
执行步骤S1：提供硅基衬，所述硅基衬底上包括相邻布置的第一浮栅区域和第二浮栅区域，并在所述硅基衬底上呈纵向由下向上依次沉积耦合氧化物层、浮栅多晶硅层；
执行步骤S2：进行有源区、浅沟槽隔离刻蚀；
执行步骤S3：极间介质层、控制栅多晶硅层沉积；
执行步骤S4：浮栅氮化硅层沉积；
执行步骤S5：对所述浮栅氮化硅层进行曝光、显影、刻蚀；
执行步骤S6：浮栅侧墙沉积，并进行回刻；
执行步骤S7：控制栅多晶硅层刻蚀、浮栅多晶硅层刻蚀。
可选地，所述擦除增强型NORD闪存之制备方法，还包括：
执行步骤S01：在所述第一浮栅区域和所述第二浮栅区域之间，并位于所述浮栅侧墙、控制栅多晶硅层、极间介质层、浮栅多晶硅层之外表面依次沉积位移侧墙氧化层和位移侧墙氮化硅层；
执行步骤S02：对所述位移侧墙氧化层和位移侧墙氮化硅层进行回刻，直至暴露所述浮栅多晶硅层；
执行步骤S03：对所述浮栅多晶硅层进行回刻，直至暴露所述硅基衬底；
执行步骤S04：对所述位移侧墙氧化层进行湿法刻蚀，使得位移侧墙氮化硅层之临近所述浮栅多晶硅层的一端形成趋于字线多晶硅层外侧的凹陷；
执行步骤S05：在所述第一浮栅区域和所述第二浮栅区域之相邻侧外表面进行遂穿氧化层沉积；
执行步骤S06：在所述遂穿氧化层外表面进行字线多晶硅层沉积，并进行化学机械研磨，使得所述浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置。
可选地，所述位移侧墙氧化层的厚度为300～500埃。
可选地，所述位移侧墙氮化硅层的厚度为150～200埃。
综上所述，本发明所述浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置，增强了所述浮栅多晶硅层与所述字线多晶硅层之间的电场强度，使得擦除性能大幅度提升，同时所述“十”字结构具有可生产性、适用性，值得业界推广使用。
附图说明
图1所示为本发明擦除增强型NORD闪存之结构示意图；
图2所示为本发明擦除增强型NORD闪存之制备方法的部分流程图；
图3所示为本发明擦除增强型NORD闪存之阶段性结构示意图；
图4所示为本发明擦除增强型NORD闪存之制备方法的部分流程图；
图5～图10所示为擦除增强型NORD闪存之阶段性结构示意图；
图11所示为本发明擦除增强型NORD闪存之“十”字结构电镜图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
闪存由于其具有高密度、低价格，以及电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。一般而言，浮栅型闪存都有着类似的原始单元架构，它们都有层叠的栅极结构，该栅极结构包括浮栅和至少覆盖浮栅的控制栅。其中，所述控制栅通过耦合以控制浮栅中电子的存储与释放。
Nord闪存擦除是发生在浮栅(Floating Gate,FG)与字线(Word Line,WL)之间的福勒诺海(Fowler Nordheim,FN)遂穿，通过在所述字线与控制栅(Control Gate,CG)上施加高低电压，使得浮栅与字线之间形成较高的电势差与电场强度，浮栅中存储的电子遂穿通过遂穿氧化层，使浮栅上的电势由负变正，从而改变存储状态，即“0”、“1”之间的转变。
作为本领域技术人员，容易知晓的，所述浮栅顶角的形状对擦除区遂穿氧化层之电场的影响很大，较钝的浮栅顶角势必会降低电场强度，使得擦除性能变差。寻求一种擦除增强型的存储器件结构，已成为本领域技术人员亟待解决的问题之一。
请参阅图1，图1所示为本发明擦除增强型NORD闪存之结构示意图。所述擦除增强型NORD闪存1，包括：硅基衬底11，所述硅基衬底上布置相邻的第一浮栅区域11a和第二浮栅区域11b，并在所述硅基衬底11上呈纵向由下向上依次沉积耦合氧化层12、浮栅多晶硅层13、极间介质层14、控制栅多晶硅层15、浮栅侧墙16，以及在所述第一浮栅区域11a和所述第二浮栅区域11b之相邻侧均远离字线多晶硅层17一侧分别依次设置的位移侧墙氧化硅层18a、位移侧墙氮化硅层18b、遂穿氧化层18c；其中，位于所述浮栅多晶硅层13顶角处的字线多晶硅层17呈环绕型的“十”字结构设置。
在本发明中，所述极间介质层14为二氧化硅-氮化硅-二氧化硅的组合膜层。所述浮栅多晶硅层13顶角处的字线多晶硅层17呈环绕型的“十”字结构设置，增强了所述浮栅多晶硅层13与所述字线多晶硅层17之间的电场强度，使得擦除性能大幅度提升。
为了更直观的揭露本发明之技术特征，凸显本发明之有益效果，现结合具体实施方式，对本发明擦除增强型NORD闪存之制备方法、工作原理进行阐释。在具体实施方式中，所述各功能层的形成工艺、方法、结构性状、尺寸等仅为列举，不应视为对本发明技术方案的限制。对本领域常规工艺方法、材料等不再赘述。
为了技术方案揭露之完整性，对实现本发明之位于所述浮栅多晶硅层13顶角处的字线多晶硅层17呈环绕型的“十”字结构设置的技术特征之前的工艺方法进行适当阐明。请参阅图2、图3，并结合参阅图1，图2所示为本发明擦除增强型NORD闪存之制备方法的部分流程图。图3所示为本发明擦除增强型NORD闪存之阶段性结构示意图。所述擦除增强型NORD闪存之制备方法，包括：
执行步骤S1：提供硅基衬，所述硅基衬底上包括相邻布置的第一浮栅区域和第二浮栅区域，并在所述硅基衬底上呈纵向由下向上依次沉积耦合氧化物层、浮栅多晶硅层；
执行步骤S2：进行有源区、浅沟槽隔离刻蚀；
执行步骤S3：极间介质层、控制栅多晶硅层沉积；
执行步骤S4：浮栅氮化硅层沉积；
执行步骤S5：对所述浮栅氮化硅层进行曝光、显影、刻蚀；
执行步骤S6：浮栅侧墙沉积，并进行回刻；
执行步骤S7：控制栅多晶硅层刻蚀、浮栅多晶硅层刻蚀。
请参阅图4、图5～图10，并结合参阅图1～图3，图4所示为本发明擦除增强型NORD闪存之制备方法的部分流程图。图5～图10所示为擦除增强型NORD闪存之阶段性结构示意图。本发明进一步地，所述擦除增强型NORD闪存之制备方法，还包括：
执行步骤S01：在所述第一浮栅区域11a和所述第二浮栅区域11b之间，并位于所述浮栅侧墙16、控制栅多晶硅层15、极间介质层14、浮栅多晶硅层13之外表面依次沉积位移侧墙氧化层18a和位移侧墙氮化硅层18b；
作为具体的实施方式，并基于所要实现的闪存器件之结构，优选地，所述位移侧墙氧化层18a的厚度为300～500埃；所述位移侧墙氮化硅层18b的厚度为150～200埃。
执行步骤S02：对所述位移侧墙氧化层18a和位移侧墙氮化硅层18b进行回刻，直至暴露所述浮栅多晶硅层13；
执行步骤S03：对所述浮栅多晶硅层13进行回刻，直至暴露所述硅基衬底11；
执行步骤S04：对所述位移侧墙氧化层11a进行湿法刻蚀，使得位移侧墙氮化硅层11b之邻近所述浮栅多晶硅层13的一端形成趋于字线多晶硅层17外侧的凹陷；
执行步骤S05：在所述第一浮栅区域11a和所述第二浮栅区域11b之相邻侧外表面进行遂穿氧化层18c沉积；
执行步骤S06：在所述遂穿氧化层18c外表面进行字线多晶硅层17沉积，并进行化学机械研磨，使得所述浮栅多晶硅层13顶角处的字线多晶硅层17呈环绕型的“十”字结构设置。
在本发明中，所述浮栅多晶硅层13顶角处的字线多晶硅层17呈环绕型的“十”字结构设置，增强了所述浮栅多晶硅层13与所述字线多晶硅层17之间的电场强度，使得擦除性能大幅度提升。
请参阅图11，图11所示为本发明擦除增强型NORD闪存之“十”字结构电镜图。更具体地，本发明擦除增强型NORD闪存之“十”字结构存在于EF90闪存单元中，所述闪存单元通过DR1000小时和耐久性100K测试，其结果显示所述“十”字结构未对所述遂穿氧化层18c的品质造成影响，同时证明所述“十”字结构的可生产性、适用性，值得业界推广使用。
显然地，在本发明中，所述浮栅多晶硅层13顶角处的字线多晶硅层17呈环绕型的“十”字结构设置，增强了所述浮栅多晶硅层13与所述字线多晶硅层17之间的电场强度，使得擦除性能大幅度提升。
综上所述，本发明所述浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置，增强了所述浮栅多晶硅层与所述字线多晶硅层之间的电场强度，使得擦除性能大幅度提升，同时所述“十”字结构具有可生产性、适用性，值得业界推广使用。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (8)

1.一种擦除增强型NORD闪存，包括：硅基衬底，所述硅基衬底上布置相邻的第一浮栅区域和第二浮栅区域，并在所述硅基衬底上呈纵向由下向上依次沉积耦合氧化层、浮栅多晶硅层、极间介质层、控制栅多晶硅层、浮栅侧墙，在所述第一浮栅区域与字线多晶硅层相邻的一侧上依次远离字线多晶硅层设置的位移侧墙氧化硅层、位移侧墙氮化硅层、遂穿氧化层，以及在所述第二浮栅区域与字线多晶硅层相邻的一侧上依次远离字线多晶硅层设置的位移侧墙氧化硅层、位移侧墙氮化硅层、遂穿氧化层，其特征在于，位于所述浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置。
2.如权利要求1所述擦除增强型NORD闪存，其特征在于，所述极间介质层为二氧化硅-氮化硅-二氧化硅的组合膜层。
3.如权利要求1所述擦除增强型NORD闪存，其特征在于，所述位移侧墙氧化层的厚度为300～500埃。
4.如权利要求1所述擦除增强型NORD闪存，其特征在于，所述位移侧墙氮化硅层的厚度为150～200埃。
5.一种如权利要求1所述擦除增强型NORD闪存的制备方法，其特征在于，所述擦除增强型NORD闪存之制备方法，包括：
执行步骤S1：提供硅基衬，所述硅基衬底上包括相邻布置的第一浮栅区域和第二浮栅区域，并在所述硅基衬底上呈纵向由下向上依次沉积耦合氧化物层、浮栅多晶硅层；
执行步骤S2：进行有源区、浅沟槽隔离刻蚀；
执行步骤S3：极间介质层、控制栅多晶硅层沉积；
执行步骤S4：浮栅氮化硅层沉积；
执行步骤S5：对所述浮栅氮化硅层进行曝光、显影、刻蚀；
执行步骤S6：浮栅侧墙沉积，并进行回刻；
执行步骤S7：控制栅多晶硅层刻蚀、浮栅多晶硅层刻蚀。
6.如权利要求5所述擦除增强型NORD闪存的制备方法，其特征在于，所述擦除增强型NORD闪存之制备方法，还包括：
执行步骤S01：在所述第一浮栅区域和所述第二浮栅区域之间，并位于所述浮栅侧墙、控制栅多晶硅层、极间介质层、浮栅多晶硅层之外表面依次沉积位移侧墙氧化层和位移侧墙氮化硅层；
执行步骤S02：对所述位移侧墙氧化层和位移侧墙氮化硅层进行回刻，直至暴露所述浮栅多晶硅层；
执行步骤S03：对所述浮栅多晶硅层进行回刻，直至暴露所述硅基衬底；
执行步骤S04：对所述位移侧墙氧化层进行湿法刻蚀，使得位移侧墙氮化硅层之临近所述浮栅多晶硅层的一端形成趋于字线多晶硅层外侧的凹陷；
执行步骤S05：在所述第一浮栅区域和所述第二浮栅区域之相邻侧外表面进行遂穿氧化层沉积；
执行步骤S06：在所述遂穿氧化层外表面进行字线多晶硅层沉积，并进行化学机械研磨，使得所述浮栅多晶硅层顶角处的字线多晶硅层呈环绕型的“十”字结构设置。
7.如权利要求6所述擦除增强型NORD闪存，其特征在于，所述位移侧墙氧化层的厚度为300～500埃。
8.如权利要求6所述擦除增强型NORD闪存，其特征在于，所述位移侧墙氮化硅层的厚度为150～200埃。
CN201910057318.6A 2019-01-22 2019-01-22 一种擦除增强型nord闪存及其制备方法 Active CN109801916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910057318.6A CN109801916B (zh) 2019-01-22 2019-01-22 一种擦除增强型nord闪存及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910057318.6A CN109801916B (zh) 2019-01-22 2019-01-22 一种擦除增强型nord闪存及其制备方法

Publications (2)

Publication Number Publication Date
CN109801916A CN109801916A (zh) 2019-05-24
CN109801916B true CN109801916B (zh) 2020-10-27

Family

ID=66559855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910057318.6A Active CN109801916B (zh) 2019-01-22 2019-01-22 一种擦除增强型nord闪存及其制备方法

Country Status (1)

Country Link
CN (1) CN109801916B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524810A (zh) * 2020-04-30 2020-08-11 华虹半导体(无锡)有限公司 闪存器件的制造方法及闪存器件
CN111696991B (zh) * 2020-07-15 2022-10-04 华虹半导体(无锡)有限公司 Nord闪存及其制作方法
CN112802848B (zh) * 2020-12-07 2022-06-07 华虹半导体(无锡)有限公司 Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158875A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 具有提高擦除速度的存储器单元结构
CN106298793A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 自对准分栅闪存器件及其制造方法
CN108695332A (zh) * 2018-05-18 2018-10-23 上海华虹宏力半导体制造有限公司 分栅式闪存及其形成方法、控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442090B1 (ko) * 2002-03-28 2004-07-27 삼성전자주식회사 분할된 게이트 구조를 갖는 비휘발성 메모리 셀들 및 그제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158875A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 具有提高擦除速度的存储器单元结构
CN106298793A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 自对准分栅闪存器件及其制造方法
CN108695332A (zh) * 2018-05-18 2018-10-23 上海华虹宏力半导体制造有限公司 分栅式闪存及其形成方法、控制方法

Also Published As

Publication number Publication date
CN109801916A (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
CN109801916B (zh) 一种擦除增强型nord闪存及其制备方法
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
TWI408800B (zh) 非揮發性記憶體單元及其製造方法
CN103165615B (zh) 分栅快闪存储器及其形成方法
KR100812933B1 (ko) Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법
JP2008172200A (ja) 実質的に高いカップリングレシオをもつ円筒型チャンネル電荷トラッピング装置
US6413818B1 (en) Method for forming a contoured floating gate cell
KR101892682B1 (ko) 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스
US7485917B2 (en) Split gate flash memory cell and fabrication method thereof
US6544844B2 (en) Method for forming a flash memory cell having contoured floating gate surface
US20070210368A1 (en) Gate structure and method of forming the gate structure, semiconductor device having the gate structure and method of manufacturing the semiconductor device
US20130056819A1 (en) Nonvolatile semiconductor memory
CN110085592B (zh) 闪存制造方法
CN112652626B (zh) NORD flash制造方法、器件和存储介质
JP2020047744A (ja) 半導体記憶装置
KR100761373B1 (ko) 플래시 메모리 소자 제조방법
TW200301014A (en) Non-volatile memory device with improved data retention and method therefor
CN113903789A (zh) 闪存存储器及其制造方法、操作方法
CN106169479A (zh) Sonos存储器及工艺方法
US7875926B2 (en) Non-volatile memory cell
CN1309056C (zh) 非易失存储器的结构与制造方法
US20120225528A1 (en) Floating gate flash cell device and method for partially etching silicon gate to form the same
US20080296742A1 (en) Semiconductor device, and method for fabricating thereof
TWI559459B (zh) 快閃記憶體及其製造方法
KR102493068B1 (ko) 듀얼 게이트 구조의 3차원 플래시 메모리 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant