CN112802848B - Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质 - Google Patents

Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质 Download PDF

Info

Publication number
CN112802848B
CN112802848B CN202011415084.7A CN202011415084A CN112802848B CN 112802848 B CN112802848 B CN 112802848B CN 202011415084 A CN202011415084 A CN 202011415084A CN 112802848 B CN112802848 B CN 112802848B
Authority
CN
China
Prior art keywords
floating gate
flash memory
gate
test
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011415084.7A
Other languages
English (en)
Other versions
CN112802848A (zh
Inventor
张超然
任小兵
丁浩
熊伟
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011415084.7A priority Critical patent/CN112802848B/zh
Publication of CN112802848A publication Critical patent/CN112802848A/zh
Application granted granted Critical
Publication of CN112802848B publication Critical patent/CN112802848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种NORD闪存浮栅测试区域接通方法，包括：在有源区上形成控制栅氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层，并形成字线多晶硅；在设计接通控制栅接触孔位置保留控制栅，执行刻蚀在字线多晶硅一侧露出部分有源区；刻蚀形成逻辑栅同时打开测试区域接通区域的控制栅；在测试接通区域刻蚀到浮栅；执行接触孔工艺将控制栅、浮栅和有源区引出。本发明还公开了一种NORD闪存浮栅测试区域接通结构、终端设备和计算机可读存储介质。本发明不需要增加额外的光罩，在形成逻辑栅极的同时刻蚀开测试区域的控制栅实现浮栅接通，进而实现NORD闪存测试Coupling Oxide和ONO电学特性，能提高产品的品控。

Description

NORD闪存浮栅测试区域接通方法、接通结构、设备和存储介质
技术领域
本发明涉及集成电路制造领域，特别是涉及一种NORD闪存浮栅测试区域接通方法、结构、设备和存储介质。
背景技术
闪存由于其具有高密度、低价格，以及电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。一般而言，浮栅型闪存都有着类似的原始单元架构，它们都有层叠的栅极结构，该栅极结构包括浮栅和至少覆盖浮栅的控制栅。其中，所述控制栅通过耦合以控制浮栅中电子的存储与释放。
Nord闪存擦除是发生在浮栅(Floating Gate,FG)与字线(Word Line,WL)之间的福勒诺海(Fowler Nordheim,FN)遂穿，通过在所述字线与控制栅(Control Gate,CG)上施加高低电压，使得浮栅与字线之间形成较高的电势差与电场强度，浮栅中存储的电子遂穿通过遂穿氧化层，使浮栅上的电势由负变正，从而改变存储状态，即“0”、“1”之间的转变。
在NORD闪存中Coupling Oxide和ONO对闪存性能有重要影响。在现有NORD闪存工艺中，由于无法将浮栅接通，无法测试Coupling Oxide和ONO电学特性，不利于产品的品控。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种在不增减生产成本的情况下将NORD闪存浮栅测试区域接通的方法。
相应的，本发明还提供了一种由所述NORD闪存浮栅测试区域接通方法制作的NORD闪存浮栅测试区域接通结构，执行所述NORD闪存浮栅接通方法的终端设备和一种实现所述NORD闪存浮栅接通方法中步骤的存储介质。
解决上述技术问题，本发明提供一种NORD闪存浮栅测试区域接通方法，包括以下步骤：
S1，在有源区上形成控制栅氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层，并形成字线多晶硅；
S2，在设计接通控制栅接触孔位置保留控制栅，执行刻蚀在字线多晶硅一侧露出部分有源区；
S3，刻蚀形成逻辑栅同时打开测试区域接通区域的控制栅；
S4，在测试接通区域刻蚀到浮栅；
S5，执行接触孔工艺将控制栅、浮栅和有源区引出。
可选择的，进一步改进所述的NORD闪存浮栅测试区域接通方法，步骤S3中，使用逻辑栅光罩刻蚀形成逻辑栅同时打开测试接通区域的控制栅。
可选择的，进一步改进所述的NORD闪存浮栅测试区域接通方法，步骤S4中，栅极补偿隔离侧墙(栅极第一侧墙)刻蚀时将测试接通区域刻蚀到浮栅。
可选择的，进一步改进所述的NORD闪存浮栅测试区域接通方法，其能用于包括但不限于55nm NORD flash闪存工艺。
为解决上述技术问题，本发明提供一种NORD闪存浮栅测试区域接通结构，其利用上述任意一项所述的NORD闪存浮栅测试区域接通方法制作。
为解决上述技术问题，本发明提供一种终端设备，其用于执行上述任意一项所述NORD闪存浮栅测试区域接通方法。
为解决上述技术问题，一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时，实现上述任意一项所述NORD闪存浮栅测试区域接通方法中的步骤。
本发明在设计接通控制栅接触孔位置保留控制栅，使用逻辑栅光罩刻蚀形成逻辑栅同时打开测试区域接通区域的控制栅，在测试接通区域刻蚀到浮栅后执行接触孔工艺将控制栅、浮栅和有源区引出。本发明不需要增加额外的光罩，在形成逻辑栅极的同时刻蚀开测试区域的控制栅实现浮栅接通，进而实现NORD闪存测试Coupling Oxide和ONO电学特性，能提高产品的品控。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明流程示意图。
图2是本发明中间结构示意图一。
图3是本发明中间结构示意图二。
图4是本发明中间结构示意图三。
图5是本发明中间结构示意图四。
图6是本发明中间结构示意图五。
图7是本发明中间结构示意图六。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
第一实施例；
如图1所示，本发明提供一种NORD闪存浮栅测试区域接通方法，包括以下步骤：
S1，在有源区上形成控制栅氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层，并形成字线多晶硅；
S2，在设计接通控制栅接触孔位置保留控制栅，执行刻蚀在字线多晶硅一侧露出部分有源区；
S3，刻蚀形成逻辑栅同时打开测试区域接通区域的控制栅；
S4，在测试接通区域刻蚀到浮栅；
S5，执行接触孔工艺将控制栅、浮栅和有源区引出。
第二实施例；
参考图1所示，本发明提供一种NORD闪存浮栅测试区域接通方法，其能用于包括但不限于55nm NORD flash闪存工艺，包括以下步骤：
S1，如图2所示，在有源区上形成控制栅氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层，并形成字线多晶硅；
S2，如图2结合图3所示，在设计接通控制栅接触孔位置保留控制栅，执行刻蚀在字线多晶硅一侧露出部分有源区；
S3，如图4结合图5所示，使用逻辑栅光罩刻蚀形成逻辑栅同时打开测试区域接通区域的控制栅；
S4，如图6所示，栅极补偿隔离侧墙(栅极第一侧墙)刻蚀时将测试接通区域刻蚀到浮栅；
S5，如图7所示，执行接触孔工艺将控制栅、浮栅和有源区引出。
第三实施例；
本发明提供一种NORD闪存浮栅测试区域接通结构，其利用第一实施例或第二实施例任意一项所述的NORD闪存浮栅测试区域接通方法制作。
第四实施例；
本发明提供一种终端设备(例如半导体生产机台)，其用于执行第一实施例或第二实施例任意一项所述NORD闪存浮栅测试区域接通方法。
第五实施例；
本发明提供一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时(例如半导体生产机台)，实现第一实施例或第二实施例任意一项所述NORD闪存浮栅测试区域接通方法中的步骤。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种NORD闪存浮栅测试区域接通方法，其特征在于，包括以下步骤：
S1，在有源区上形成控制栅氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层，并形成字线多晶硅；
S2，在设计接通控制栅接触孔位置保留控制栅，执行刻蚀在字线多晶硅一侧露出部分有源区；
S3，刻蚀形成逻辑栅同时打开测试区域接通区域的控制栅；
S4，在测试接通区域刻蚀到浮栅；
S5，执行接触孔工艺将控制栅、浮栅和有源区引出。
2.如权利要求1所述的NORD闪存浮栅测试区域接通方法，其特征在于：步骤S3中，使用逻辑栅光罩刻蚀形成逻辑栅同时打开测试接通区域的控制栅。
3.如权利要求1所述的NORD闪存浮栅测试区域接通方法，其特征在于：步骤S4中，栅极补偿隔离侧墙刻蚀时将测试接通区域刻蚀到浮栅。
4.如权利要求1所述的NORD闪存浮栅测试区域接通方法，其特征在于：其能用于包括但不限于55nm NORD flash闪存工艺。
5.一种NORD闪存浮栅测试区域接通结构，其特征在于：其利用权利要求1-3任意一项所述的NORD闪存浮栅测试区域接通方法制作。
6.一种终端设备，其特征在于：其用于执行权利要求1-3任意一项所述NORD闪存浮栅测试区域接通方法。
7.一种计算机可读存储介质，其存储有计算机程序，其特征在于：所述计算机程序被处理器执行时，实现权利要求1-3任意一项所述NORD闪存浮栅测试区域接通方法中的步骤。
CN202011415084.7A 2020-12-07 2020-12-07 Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质 Active CN112802848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011415084.7A CN112802848B (zh) 2020-12-07 2020-12-07 Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011415084.7A CN112802848B (zh) 2020-12-07 2020-12-07 Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质

Publications (2)

Publication Number Publication Date
CN112802848A CN112802848A (zh) 2021-05-14
CN112802848B true CN112802848B (zh) 2022-06-07

Family

ID=75806460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011415084.7A Active CN112802848B (zh) 2020-12-07 2020-12-07 Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质

Country Status (1)

Country Link
CN (1) CN112802848B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801916A (zh) * 2019-01-22 2019-05-24 上海华虹宏力半导体制造有限公司 一种擦除增强型nord闪存及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801916A (zh) * 2019-01-22 2019-05-24 上海华虹宏力半导体制造有限公司 一种擦除增强型nord闪存及其制备方法

Also Published As

Publication number Publication date
CN112802848A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
US10553598B2 (en) Three-dimensional semiconductor devices including vertical structures
KR101418645B1 (ko) 비휘발성 메모리 셀들을 위한 방법 및 장치
US20110049603A1 (en) Reverse Disturb Immune Asymmetrical Sidewall Floating Gate Devices and Methods
US20080123430A1 (en) Non-volatile memory unit and array
US20090059664A1 (en) Electrically Erasable Programmable Read-Only Memory (EEPROM) Cell and Methods for Forming and Reading the Same
US8546222B1 (en) Electrically erasable programmable non-volatile memory
CN112652626B (zh) NORD flash制造方法、器件和存储介质
US6794710B2 (en) Split-gate flash memory structure and method of manufacture
US20090096010A1 (en) Nonvolatile memory device and fabrication method thereof
US20070217267A1 (en) Method of operating flash memory cell
CN112802848B (zh) Nord闪存浮栅测试区域接通方法、接通结构、设备和存储介质
KR100426481B1 (ko) 코드 저장 메모리 셀 제조 방법
US6867099B2 (en) Spilt-gate flash memory structure and method of manufacture
CN106803509B (zh) 一种解决分栅快闪存储器编程串扰失效的工艺制造方法
US6927129B1 (en) Narrow wide spacer
US20090218613A1 (en) Semiconductor time switch suitable for embedding in nand flash memory device
CN107658301B (zh) 闪存单元、闪存阵列及其操作方法
US20030100157A1 (en) Flash memory with protruded floating gate
KR100766234B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
CN114093876A (zh) 控制nand闪存元胞区有效场高度的工艺方法
CN112563277A (zh) NOR flash单元结构及其制造方法
CN118102730A (zh) 一种新型电荷俘获型分裂栅快闪存储器及其制造工艺
CN114121980A (zh) NORD flash器件测试区域接通结构及方法
CN104362128A (zh) 一种抗辐照eeprom的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant