CN103579360A - 氧化物半导体靶和氧化物半导体材料及半导体装置 - Google Patents

氧化物半导体靶和氧化物半导体材料及半导体装置 Download PDF

Info

Publication number
CN103579360A
CN103579360A CN201310350174.6A CN201310350174A CN103579360A CN 103579360 A CN103579360 A CN 103579360A CN 201310350174 A CN201310350174 A CN 201310350174A CN 103579360 A CN103579360 A CN 103579360A
Authority
CN
China
Prior art keywords
oxide semiconductor
addition
atom
transition metal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310350174.6A
Other languages
English (en)
Other versions
CN103579360B (zh
Inventor
若菜裕纪
内山博幸
福岛英子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN103579360A publication Critical patent/CN103579360A/zh
Application granted granted Critical
Publication of CN103579360B publication Critical patent/CN103579360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供实现了阈值电压的稳定性和OLED显示装置的工作所需的5cm2/Vs以上的迁移率的氧化物半导体材料、使用该氧化物材料的溅射靶、TFT的保护膜和使用它们的氧化物半导体装置，其不会产生难以实现沟道蚀刻结构的选择比小的技术问题以及在膜中产生缺氧的保护膜形成时的技术问题。本发明为：在以Zn-Sn-O为主要成分的半导体材料中，分别在0.07～3.8原子％、0.5～4.7原子％、0.32～6.4原子％的范围内添加5d过渡金属氧化物的W、Ta、Hf中任一种或2种以上，将所得氧化物半导体材料烧结而制成氧化物半导体靶；使用该靶形成的半导体沟道层和TFT保护膜用的氧化物半导体材料，以及具有这些的半导体装置。

Description

氧化物半导体靶和氧化物半导体材料及半导体装置
技术领域
本发明涉及氧化物半导体靶和氧化物半导体材料、以及具有使用氧化物半导体靶形成的半导体沟道层的薄膜晶体管(TFT：Thin FilmTransistor)。
背景技术
薄膜晶体管(TFT)由于元件面积小、省空间，因而作为便携电话、笔记本电脑、PDA这样的各种便携电子装置中的显示装置驱动用晶体管使用。
以往，薄膜晶体管的大部分通过以非晶硅、多结晶硅为代表的硅系半导体材料来制作。这是因为，具有可使用以往的半导体装置的制造工序、制造技术来制作薄膜晶体管的优点。
但是，在使用以往的半导体装置的制造工序制作薄膜晶体管时，由于处理温度为350℃以上，可利用的基板材料受到限制。尤其是，玻璃基板、挠性的树脂基板大多耐热温度为350℃以下，因此使用以往的半导体装置的制造工序难以在这些基板上形成薄膜晶体管。
为此，进行了将可在低温下成膜的氧化物半导体材料用于沟道层的薄膜晶体管的研究开发。通过将该氧化物半导体膜用于沟道层，可在玻璃基板、挠性的树脂基板上形成薄膜晶体管。此外，氧化物半导体由于具有与以往的非晶Si相比高一单位量级以上的迁移率，所以可廉价制作以往不存在的新器件。因此，在使用了氧化物半导体材料的应用中当然有显示装置，还较多报道了RFID(射频识别、RadioFrequency Identification)标签等。
其中，为了实现作为下一代显示装置所期待的OLED(有机发光二极管、Organic Light-Emitting Diode)，5cm2/Vs以上的迁移率、以及由于OLED为自发光器件因此要确保对光的可靠性(应力耐性)，这些是必要不可或缺的。此外，从功耗的观点出发，具有小的s值(亚阈值摆宽、Subthreshold Swing)的TFT的实现也是重要的。
作为氧化物半导体材料，报道了In-Ga-Zn-O(IGZO)等。但是，该材料由于含有较多的In、Ga等稀有金属而有可能增加材料成本。相对于此，Zn-Sn-O(ZTO)材料由于不含稀有金属，在资源潜力和成本潜力方面具有优势。为了提高该ZTO的可靠性，日本特开2012-033854号公报(专利文献1)中报道了：通过在ZTO中添加0.01～0.3原子％的、Al、Hf、Ta、Ti、Nb、Mg、Ga中至少一种，抑制了保护膜形成时的等离子体损伤、以及降低了光应力试验中的阈值电压漂移量(ΔVth＝-4～-6.5V)。但是，在保护膜形成后的阈值电压漂移量的绝对值为4V，在可靠性、阈值电压(Vth)的控制性方面必须改善。
此外，日本特开2011-205054号公报(专利文献2)中报道了：为了提高涂布型半导体材料的电特性而以Zn：Sn：Hf＝0.003摩尔：0.003摩尔：0.0012摩尔的原料比合成的半导体特性。尽管在涂布型半导体材料的ZTO中以摩尔比计添加17％左右的Hf以确认到了半导体特性的提高，但对于可靠性(应力耐性)存在较多问题。
从以上可知，为了在OLED显示装置等中适用ZTO系氧化物半导体材料，必须满足OLED驱动所需的迁移率5cm2/Vs、以及可进行阈值电压的控制的低阈值电压。为此，期望提高晶体管的迁移率和提高对光、电的应力耐性。
发明内容
以下的说明中，作为对象的半导体装置是场效应型的薄膜晶体管(TFT)，尤其是指将ZTO用于材料的TFT(记为ZTO-TFT)。因此，以下称为薄膜晶体管时，只要没有特别限定，是指ZTO-TFT。
在考虑到将ZTO-TFT用于OLED显示装置时，需要是高的Ion/Ioff比(最大漏电流与截止(cut off)时的漏电流之比)、高的迁移率、小的s值、以绝对值计小的阈值电压漂移量、以及阈值电压(Vth)的稳定性。具体地说，更优选107以上的Ion/Ioff比、5cm2/Vs以上的迁移率、0.3V以下的s值、对光、电的应力施加后的阈值电压漂移量ΔVth＝+3V以内(理想的是0V)，其中，为了使OLED显示装置稳定工作，重要的是实现具有5cm2/Vs以上的迁移率、对光、电的应力施加后的ΔVth的绝对值为3V以下、和初始的阈值电压为0V附近的ZTO-TFT。
对于ZTO-TFT，专利文献1中，在ZTO中添加0.01～0.3原子％的、Al、Hf、Ta、Ti、Nb、Mg、Ga中至少一种而得到的TFT中，光应力后的阈值电压漂移量降低，但ΔVth的绝对值较大，为4V，还不充分，当考虑用于OLED显示装置时，优选以PBS(正偏压应力、positive bias stress)和NBIS(负偏压应力、negative bias irradiationstress)计抑制在ΔVth＝±3V以内。此外，专利文献1中作为ZTO的添加材料介绍了A1、Ga，但已知这些材料是对ZnO的掺杂材料。通过添加Al、Ga使得载流子数增加而产生阈值电压(Vth)向负侧的漂移，因此，若考虑用于OLED显示装置中，则可以预想到难以控制阈值电压。
图1示出本发明人为了提高TFT特性和可靠性而添加3d过渡金属的钒氧化物和4d过渡金属的钼氧化物得到的ZTO-TFT的电流-电压特性(Id-Vg)。在添加电子关联强的材料时，有可能诱发载流子，添加有Mo和V的氧化物的ZTO被导体化而难以在栅极电压-10V～20V下截止。因此，需要研究添加量的最优化、电子关联弱的材料的适用等。
此外，在形成ZTO-TFT的保护膜时，保护膜形成过程中离子化元素冲突等导致ZTO半导体层表面的缺氧，使得ZTO膜表面的载流子增加而导电化。由此，ZTO-TFT特性显著劣化成为课题。
在ZTO-TFT中，为了5cm2/Vs以上的高迁移率和提高光应力耐性，重要的是降低由在氧化物半导体与栅极绝缘层界面处的缺氧所带来的陷阱能级(trap level)。为了降低该陷阱能级，重要的是通过补偿氧来降低氧缺陷。因此，本发明人认为，为了补偿ZTO中的缺氧，有效的是借助强电子关联材料即过渡金属氧化物等的元素添加。具体地说，可列举由Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu组成的3d过渡金属，由Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag组成的4d过渡金属，由La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Hf、Ta、W、Re、Os、Ir、Pt、Au组成的5d过渡金属。在这些3d、4d、5d过渡金属氧化物中，已知电子关联按3d、4d、5d的顺序变弱，若电子关联强，预想到会引起载流子生成等。但认为，通过具有适度的相关，可通过氧补偿降低陷阱能级，而不会显著降低ZTO的TFT特性，因此，本发明人推测5d过渡金属氧化物是有效的。
在ZTO中添加电子关联强的3d和4d的过渡金属时，载流子生成导致阈值电压向负侧的漂移量变大、难以控制，但通过添加5d过渡金属，确认到对ZTO-TFT的影响少、显示了优异的TFT特性。图2示出了在添加5d过渡金属中、例如5d过渡金属中所含的钨氧化物时的薄膜晶体管的电流-电压特性(Id-Vg)。从图2可知，通过在ZTO中添加钨氧化物，Vth漂移至0V附近。认为这是由于膜中的缺氧降低且膜中的载流子得到抑制。由此可知，作为ZTO的添加材料有效的是5d过渡金属氧化物。
即，本发明为一种氧化物半导体靶，是将以氧化锌和氧化锡为主要成分的Zn-Sn-O系氧化物半导体材料烧结而成的氧化物半导体靶，其中，构成所述Zn-Sn-O系氧化物半导体材料的Zn以原子％计的组成比[Zn]/([Zn]+[Sn])在0.5～0.85的范围内，且在所述氧化物半导体材料中添加有5d过渡金属，所述5d过渡金属为W(钨)，所述W的添加量为0.07～3.8原子％的组成范围。此时，更优选的所述W的添加量为0.07～2.0原子％的组成范围。
本发明的氧化物半导体靶中，作为所述5d过渡金属可以使用Ta(钽)来代替所述W，所述Ta的添加量为0.5～4.7原子％的组成范围。此时，更优选所述Ta的添加量为0.5～2.2原子％的组成范围。
此外，可以是如下的氧化物半导体靶：作为所述5d过渡金属使用Hf(铪)来代替所述W，所述Hf的添加量为0.32～6.4原子％的组成范围。此时，更优选所述Hf的添加量为0.32～2.1原子％的组成范围。
此外，可以是如下的氧化物半导体靶，其特征在于，在所述W基础上，作为所述5d过渡金属还使用金属元素Ta(钽)、Hf(铪)，将各所述金属元素单独添加到所述氧化物半导体材料中时的最大添加量设为1，将所添加的各所述金属元素以所述最大添加量标准化，在经标准化的各金属元素的总计添加量不超过1的范围进行调节，将调节而得的值作为上限值，将各所述金属元素单独添加到所述氧化物半导体材料中时的最小添加量设为1，将所添加的各所述金属元素以所述最小添加量标准化，在经标准化的各金属元素的总计添加量为1以上的范围进行调节，将调节而得的值作为下限值，此时，所述W、Ta、Hf的总计添加量为所述上限值和所述下限值的组成范围。此时，更优选为，所述金属元素的最大添加量是：W为3.8原子％、Ta为4.7原子％、Hf为6.4原子％；所述金属元素的最小添加量是：W为0.07原子％、Ta为0.5原子％、Hf为0.32原子％。
此外，本发明的上述氧化物半导体靶优选上述经烧结的氧化物半导体材料的相对密度为95％以上。
使用本发明的上述氧化物半导体靶，可得到优选用作以提高光应力耐性等可靠性为目的的保护膜的新的氧化物半导体材料。即，本发明的氧化物半导体材料，是半导体装置的保护膜中使用的具有绝缘性的氧化物半导体材料，其特征在于，在以氧化锌和氧化锡为主要成分的Zn-Sn-O系氧化物半导体材料中添加5d过渡金属，所述5d过渡金属为W(钨)，含有8原子％以上的所述W。
本发明的氧化物半导体材料中，作为所述5d过渡金属可以使用Ta(钽)代替所述W，含有9原子％以上的所述Ta。
此外，可以是如下的氧化物半导体材料：作为所述5d过渡金属使用Hf(铪)来代替所述W，含有11原子％以上的所述Hf。
此外，可得到本发明的场效应晶体管，其特征在于，其具备：使用本发明的上述氧化物半导体靶在半导体基板上形成的半导体层，设于所述半导体层且相互分离开配置的源电极和漏电极，以及栅电极，其设置在能够对位于所述源电极与漏电极之间的所述半导体层的区域赋予偏置电位的位置。
此外，可以是如下的场效应晶体管，其具有以将包含所述半导体层、所述源电极、所述漏电极的区域覆盖的方式包覆的保护用绝缘膜，所述保护用绝缘膜由所述氧化物半导体材料中任一者构成。
另外，本发明中还包括上述半导体膜材料和保护膜材料的溅射靶。
根据本发明，可实现具有5cm2/Vs以上的高迁移率和ΔVth＝±3V以内的稳定的阈值电压漂移量的ZTO薄膜晶体管。
此外，若使用本发明的材料，可实现沟道蚀刻结构、以及可在膜中缺氧少的低损坏下形成保护膜，可实现低成本且可靠性高的显示装置。
附图说明
图1为表示添加有3d过渡金属和4d过渡金属的氧化物的ZTO-TFT的栅极电压(Vg)与漏电流(Id)的关系的曲线图。
图2为表示实施例1中记载的栅极电压(Vg)与漏电流(Id)的关系的曲线图。
图3为说明使用本发明实施例1的氧化物靶的磁控溅射装置的概要的示意图。
图4为本发明的实施例1所示的薄膜晶体管的剖视图。
图5A为表示本发明的实施例1所示的薄膜晶体管的制造方法的剖视图。
图5B为表示本发明的实施例1所示的薄膜晶体管的制造方法的剖视图。
图5C为表示本发明的实施例1所示的薄膜晶体管的制造方法的剖视图。
图6为表示本发明的实施例1所示的薄膜晶体管的TFT的迁移率和s值相对于氧化钨添加量的关系的曲线图。
图7为表示本发明的实施例1所示的薄膜晶体管的TFT的PBS和NBIS相对于氧化钨添加量的关系的曲线图。
图8为表示本发明的实施例2所示的薄膜晶体管的TFT的迁移率和s值相对于氧化钽添加量的关系的曲线图。
图9为表示本发明的实施例2所示的薄膜晶体管的TFT的PBS和NBIS相对于氧化钽添加量的关系的曲线图。
图10为表示本发明的实施例3所示的薄膜晶体管的TFT的迁移率和s值相对于氧化铪添加量的关系的曲线图。
图11为显示本发明的实施例3所示的薄膜晶体管的TFT的PBS和NBIS相对于氧化铪添加量的关系的曲线图。
图12为本发明的实施例4所示的薄膜晶体管的剖视图。
图13为表示本发明的实施例5所示的保护膜的电流-电压的特性的曲线图。
图14为本发明的实施例5所示的带保护膜的薄膜晶体管的剖视图。
图15为表示将本发明的实施例6中的氧化物半导体装置适用于有源矩阵型OLED显示装置的构成的布线示意图。
图16为表示将本发明的实施例6中的氧化物半导体装置适用于有源矩阵型OLED显示装置的构成的示意图。
图17为本发明的实施例7中的RFID(无线标签)的构成的框图。
具体实施方式
以下的实施方式中，方便起见在必要时分成多个部分或实施方式来说明，但除了特别明示的情形外，这些并非是相互无关的，存在一者是另一者的一部分或全部的变形例、应用例、详细说明、补足说明等的关系。此外，以下的实施方式中，在言及要素的数量等(包括个数、数值、量、范围等)时，除了特别明示的情形和原理上明显限定至特定数量的情形等以外，并不限于该特定数量，可以是特定数量以上、也可以是特定数量以下。
进而，以下的实施方式中，对于其构成要素(还包括要素步骤等)，除了特别明示的情形和认为原理上明显是必须的情形等以外，当然未必是必须的。同样，以下的实施方式中，在言及构成要素等的形状、位置关系等时，除了特别明示的情形和认为原理上明显不是那样的情形等以外，包括实质上与该形状等近似或类似的情形等。这对于上述数量等(包括个数、数值、量、范围等)也是同样的。
以下，基于说明书附图详细说明本发明的实施方式。另外，在用于说明实施方式的所有图中，具有同一功能的部件标记了同一符号，省略了其反复的说明。此外，实施方式中，除了特别必要的情形以外，原则上不重复说明同一或同样的部分。进而，在说明实施方式的说明书附图中，为了使构成易懂，即便是俯视图有时也标记剖面线。
＜实施例1＞
首先，对本发明的实施例1中的氧化物半导体溅射靶进行说明。
图3为使用了本发明的溅射靶的磁控溅射装置的示意图。以下示出氧化物半导体的堆积方法的一例。
在试样保持器SH的表面上将欲堆积薄膜的试样与氧化物半导体靶TG相对载置。
用旋转泵RP粗略抽吸，接着在用涡轮分子泵TM保持为期望真空度的腔室内通过调节阀的开闭导入反应气体RG。通过使溅射电源启动、对溅射阴极CD施加偏压，从而通过被导入的反应气体冲击氧化物半导体靶中的氧化物半导体，在试样表面堆积氧化物半导体。
接着，对上述的磁控溅射装置中使用的本实施例中所用的溅射靶进行详述。
制造本发明的氧化物烧结靶的方法大致如下。首先，将高纯度的氧化锌(纯度＞99.9％)和氧化锡粉末(纯度＞99.9％)按照组成比[Zn](/[Zn]+[Sn])为0.6的摩尔分率的量分别称量各自的粉末，接着，加入氧化钨粉末(纯度＞99.9％)使得W为0～7.8原子％，然后加入水系溶剂，混合数小时以上制成浆料。在该浆料中加入粘合剂即聚乙烯醇等，干燥后，将经造粒的造粒粉放入模具框来成形，为了去除固态物质中的粘合剂，在大气中600℃左右烧成数小时。将该固态物质进一步在氮气气流中或减压下在1300℃左右的温度下烧结数小时以上，制成靶材料的原料体。通过无氧状态下的烧结，形成导入有缺氧的导电性靶。通过研磨将所得烧结体成形为所需求的形状、大小，得到烧结靶的完成品。
完成品烧结靶中含有的W为0～7.8原子％的范围。
另外，经烧结的氧化物半导体材料的相对密度为95％以上。
在作为溅射靶使用时，对溅射装置的阴极电极侧的金属背板进行粘接处理，则可作为溅射靶使用。
图4为表示利用通过本发明溅射靶形成的氧化物半导体沟道层的薄膜晶体管的结构的剖视图。这里使用的晶体管的薄膜是使用图3的磁控溅射装置、使用本发明的ZTO溅射靶TG制作而成的。
所制作的薄膜适用于图4所示的底栅/顶接触(top contact)型薄膜晶体管。这里，底栅是指栅电极配置在比沟道层(氧化物半导体层)更下层的结构，顶接触是指源电极和漏电极配置在比沟道层更上层的结构。
本实施例的底栅/顶接触型薄膜晶体管通过以下的方法制造。
图5示出上述薄膜晶体管的工艺流程。
首先，准备绝缘性的基板SU。作为基板SU的材料，可例示Si(硅)、蓝宝石、石英、玻璃、挠性的塑料薄膜等。作为塑料薄膜的材料，可例示聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醚酰亚胺、聚丙烯酸酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素、乙酸丙酸纤维素等。此外，还可根据需要使用在上述材料表面设有绝缘涂敷层的基板。
接着，如图5A所示，在基板SU的上面堆积导电膜，接着通过将该导电膜图案化，形成栅电极GE。作为构成栅电极GE的导电膜，可例示Mo(钼)、Cr(铬)、W(钨)、Al(铝)、Cu(铜)、Ti(钛)、Ni(镍)、Ta(钽)、Ag(银)、Co(钴)、Zn、Au(金)、Pt(铂)等这样的金属的单层膜、含2种以上这些金属的合金膜、这些金属的积层膜。此外，还可使用ITO(In-Sn-O：铟锡氧化物)、添加有A1、Ga、In或B(硼)等的ZnO(氧化锌)这样的导电性金属氧化物膜、这些导电性金属氧化物与前述金属的积层膜。进而，还可使用TiN(氮化钛)这样的导电性金属氮化物的单层膜、导电性金属氮化物与前述金属的积层膜等。
上述的各种导电膜的堆积通过CVD法、溅射法、蒸镀法等进行，图案化通过使用了将光致抗蚀剂膜用作掩模的干法蚀刻或湿法蚀刻来进行。
接着，在上述形成有栅电极GE的基板SU的上表面形成栅极绝缘莫GI。
作为构成栅极绝缘膜GI的绝缘膜，可例示氧化硅膜、氮化硅膜、氧化铝膜、氮化铝膜、Y2O3(氧化钇)膜、HfO2(氧化铪)膜、YSZ(氧化钇稳定化氧化锆)膜、有机系高分子绝缘膜等。作为有机系高分子绝缘膜的材料，可例示聚酰亚胺衍生物、苯并环丁烯衍生物、光致丙烯酸类(Photo acrylic)衍生物、聚苯乙烯衍生物、聚乙烯基苯酚衍生物、聚酯衍生物、聚碳酸酯衍生物、聚酯衍生物、聚醋酸乙烯酯衍生物、聚氨酯衍生物、聚砜衍生物、丙烯酸酯树脂、丙烯酸类树脂、环氧树脂、聚对二甲苯(Parylene)等。此外，这些绝缘膜的堆积通过CVD法、溅射法、蒸镀法、涂布法等进行。
接着，如图5B所示，在上述栅极绝缘膜GI的上部形成非晶氧化物半导体层CH。非晶氧化物半导体层CH通过图3所示的溅射装置制作而成。构成非晶氧化物半导体层CH的氧化物膜的堆积除了溅射法以外，还可通过CVD法、脉冲激光沉积(Pulsed Laser Deposition：PLD)法、涂布法、印刷法、共蒸镀法等进行。其膜厚优选5nm～100nm左右。此外，形成非晶氧化物半导体层CH后，可根据需要掺杂杂质、或实施退火处理。这里，在300℃下在大气中实施1小时的退火。进而，上述氧化物膜的图案化可通过将光致抗蚀剂膜用作掩模的干法蚀刻或湿法蚀刻进行。这里，利用ITO-07N蚀刻液进行湿法蚀刻加工。
接着，在形成用于将之后形成的源漏电极层SD与栅电极层GE连接的接触孔(未图示)时，通过将光致抗蚀剂膜作为蚀刻掩模来对栅极绝缘层GI进行湿法蚀刻或干法蚀刻，从而形成期望形状的接触孔(未图示)。
接着，在非晶氧化物半导体层CH的上部堆积源漏电极用的导电膜SD。作为该导电膜SD，可例示前述的构成栅电极GE的各种导电膜。此外，导电膜SD的堆积通过电子束蒸镀法、溅射法等进行。本实施例中，用溅射法堆积膜厚150nm的Mo电极作为源漏电极SE(参照图4)。
接着，如图5C所示，用将光致抗蚀剂膜用作掩模的市售的A1蚀刻液(混酸)加工源漏电极SD。该Al蚀刻液对在Zn-Sn-O中添加有W的沟道材料的蚀刻速度为0.05nm/min左右，且对沟道材料显示高的耐性。另一方面，该Al蚀刻液对Mo电极的蚀刻速度为120nm/min。即，可知在Mo电极的蚀刻时，即便实施通常应用程度的过蚀刻，沟道材料也几乎不被蚀刻。由此，几乎不产生Mo电极加工后的膜厚分布，可形成源漏电极SD。
相对于此，若对以往的氧化物半导体材料即In-Ga-Zn-O系(IGZO系)使用上述Al蚀刻液时，蚀刻速度为30nm/min。另一方面，在欲加工膜厚150nm的Mo电极时，Al蚀刻液的蚀刻速度为120nm/min，因此包括过蚀刻时间在内必需1.5分钟左右的时间。此外，在Mo电极蚀刻时通常对合理腐蚀(iust etch)施加适度的过蚀刻。此时，IGZO沟道在蚀刻液中暴露相应于Mo电极蚀刻的过蚀刻时间，例如，施加数十秒的过蚀刻时，IGZO表面被蚀刻前后10～20nm。因此，IGZO膜厚为25nm时，结果大半部分膜被蚀刻。由此可知，难以通过湿法蚀刻实现IGZO-TFT的沟道蚀刻结构。
从以上可确认，通过将添加有W的ZTO用于氧化物半导体材料，例如25nm的ZTO经湿法蚀刻使得膜厚减少的量为0.02nm左右，得到了良好的沟道蚀刻结构。
通过上述的薄膜晶体管的工艺流程，通过栅电极层GE、源漏电极层SD、氧化物半导体层CH和栅极绝缘层GI，形成场效应型薄膜晶体管(这里，以下省略为TFT)。这里，在源电极用的源漏电极层SD与漏极用的源漏电极层SD之间且位于栅电极层GE上方的氧化物半导体层CH发挥TFT的沟道区域的作用，位于该沟道区域(氧化物半导体层CH)与栅电极层GE之间的部分的栅极绝缘层GI发挥TFT的栅极绝缘膜的作用。
接着，可根据需要，按照覆盖源漏电极层SD、天线布线层AW和氧化物半导体层CH的方式，在基板SU上形成保护膜(保护层、保护膜层)PA作为绝缘层。该保护膜PA可使用例如通过CVD法等形成的厚300nm左右的氧化硅膜(SiOx)。除了氧化硅膜以外，可使用氧化铝(AlOx)膜等其它氧化物膜。此外，除氧化物膜以外，也可使用氮化硅(SiNx)膜、氮化铝(AlN)膜等无机绝缘膜、聚酰亚胺衍生物、苯并环丁烯衍生物、光致丙烯酸类衍生物、聚苯乙烯衍生物、聚乙烯基苯酚衍生物、聚酯衍生物、聚碳酸酯衍生物、聚酯衍生物、聚醋酸乙烯酯衍生物、聚氨酯衍生物、聚砜衍生物、丙烯酸酯树脂、丙烯酸类树脂、环氧树脂等有机绝缘膜，更优选使用上述的氧化膜。此外，作为保护膜PA的成膜方法，除了上述CVD法以外，还可使用溅射法、蒸镀法、涂布法等。
之后，为了提高TFT的特性，可实施200℃～450℃的热处理。其中，在作为基板SU使用挠性基板时，期望热处理温度为350℃以下。由于该热处理是为了提高TFT的特性，所以若在沟道层(与上述氧化物半导体层CH对应)形成后，则在任何时间进行热处理，均可得到同样的效果。
接着，对使用上述溅射靶制作的薄膜晶体管进行测定的结果进行说明。主要的测定项目(1)-(3)和应力施加条件如下所示。
研究了(1)薄膜晶体管特性(漏电流-栅极电压(Id-Vg)特性)、(2)阈值电压、和(3)s值。
(a)阈值电压(Vth)：
对于阈值电压，粗略地说，是指晶体管从截止状态(漏电流低的状态)向导通状态(漏电流高的状态)转变时的栅极电压的值。本实施例中，使用测定薄膜晶体管特性Id-Vg、且将规定的Id值中的Vg值作为阈值电压(Vth)的方法，但也可使用由Id-Vg曲线的外切点求出的方法等。
(b)迁移率的算出：
使用所制作的薄膜晶体管的栅极长、栅极宽等的形状数据、以及所测定的漏电流(Id)、栅极电压(Vg)和得到的阈值电压(Vth)的电气数据，通过表示薄膜晶体管特性的式子算出迁移率。
(c)应力施加条件和阈值电压漂移量(ΔVth)：
对薄膜晶体管施加规定的应力，求出施加前后的阈值电压的差。
所施加的应力有2种。第一种是PBS(正偏压应力、positive biasstress)，另一种是NBIS(负偏压应力、negative bias irradiation stress)。关于PBS，对薄膜晶体管，对Vg施加规定的正的电压，Vd为0V，经过一定时间后，测定阈值电压Vth。并且，求出与先前预先测得的初始阈值电压的差，将其作为阈值电压漂移量ΔVth。
本实施例中，在PBS的情形中，Vg＝+15V、Vd＝0V、经过一定时间后＝104秒后。
另一方面，关于NBIS，对薄膜晶体管，对Vg施加规定的负的电压，Vd为0V，进而用具有规定波长的卤素灯以规定的照度照射，经过一定时间后，测定阈值电压Vth。并且，求出与先前预先测得的初始阈值电压的差，将其作为阈值电压漂移量ΔVth。
本实施例中，在NBIS的情形中，Vg＝-15V、Vd＝0V、经过一定时间后＝104秒后，规定的波长＝波长305nm～3000nm、规定的照度＝1300勒克斯。其中，适用于以下所述的OLED时，为规定的波长＝400～800nm的范围的光。
图2中W添加量记为0.07～3.8原子％，但表示的是添加有ZTO和0.07原子％的W时的电流-电压特性(Id-Vg)。从该图可知，添加W使得TFT的阈值电压向0V附近漂移。同样，即便是其它的W添加量(小于3.8原子％的添加量)也可得到0V附近的阈值电压，因此，基于该结果，图2中将W添加量记为0.07～3.8原子％。
图6、7表示使用上述的W添加量为0～7.8原子％的范围的烧结靶作成的关于TFT的测定结果。
图6表示作成的TFT的迁移率与s值的W添加量的关系。从该图可知，迁移率随着W添加量的增加而降低，因此，为了实现5cm2/Vs以上的迁移率，需要使W添加量为3.8原子％以下。
另一方面，TFT的s值在W添加量为0.07原子％以上显示饱和的倾向，具有约0.24V/decade的值。
图7表示作成的TFT的PBS与NIBS的W添加量的关系。PBS为Vg＝15V、Vd＝0V、104秒后的ΔVth的值。NBIS为Vg＝-15V、Vd＝0V、使具有波长305nm～3000nm的波长的卤素灯以照度1300勒克斯照射104秒后的ΔVth的值。适用于OLED显示装置时，需要确认对波长区域400～800nm的范围的光的耐性，通过卤素灯照射进行模拟试验。
如该图所示，未添加W时的ΔVth大于-3V，发生变动。另一方面，图中左数第2个数据显示添加有0.07原子％的W时的ΔVth。如本图所示通过添加0.07原子％的W，光应力耐性提高，ΔVth得到了-3V以内的值。
从以上可知，通过使W添加量为0.07～3.8原子％，可实现5cm2/Vs以上的迁移率和ΔVth＝土3V以内的薄膜晶体管。进而优选为W添加量为0.07～2.0原子％，可实现迁移率10cm2/Vs以上、ΔVth＝±3V以内。
另外，本实施例中，使用组成比[Zn]/([Zn]+[Sn])为0.6的情形进行说明，但并不特别限于该组成比，尽管湿法蚀刻的特性多少有变化，但在本发明中限定的组成比[Zn]/([Zn]+[Sn])为0.5～0.85的总范围中，确认到薄膜晶体管自身的特性得到了几乎相同的值。作为成膜方法使用磁控溅射，但所制作的烧结靶即便使用ECR溅射法也可得到几乎同样的结果。此外，即便是溅射以外的蒸镀法也可得到同样的结果，此外，若使用脉冲激光蒸镀等、且使用可外延成长的单结晶基板，则不仅是薄膜晶体管，还可制作氧化物半导体单结晶以及使用该氧化物半导体单结晶的器件。进而，本实施例中使用底栅顶接触型薄膜晶体管的例子进行了描述，但并不特别限定于该结构，对于其他底栅底部接触型、顶栅顶接触型、顶栅底部接触型中任一结构的薄膜晶体管来说，也可得到几乎同等的特性。这些薄膜晶体管作为有源矩阵型液晶显示器驱动用晶体管、OLED用电流驱动器件、RFID标签器件等也可无问题地利用。
另外，本实施例的发明并不限于以上的技术特征，在不脱离本发明技术思想的范围内可进行各种改变。此外，本实施例可与其他实施例适当组合来使用。
＜实施例2＞
本发明的实施例2与实施例1的区别在于使添加元素为Ta代替W。与实施例1同样，将高纯度的氧化锌和氧化锡粉末按照组成比[Zn]/([Zn]+[Sn])为0.6的摩尔分率的量分别称量各自的粉末，接着按照Ta添加量为0～6.5原子％的方式添加氧化钽粉末，制作烧结靶。使用该靶制作薄膜晶体管。另外，靶制作的详细流程与实施例1中所述的同样。
添加有Ta的ZTO对Al蚀刻液具有0.05nm/min左右的蚀刻速度，可确认为高的蚀刻耐性。
与实施例1同样，由添加0.5原子％以上Ta时的薄膜晶体管的电流-电压特性，确认到TFT的阈值电压漂移到0V附近。
图8表示作成的TFT的迁移率和s值与Ta添加量的关系。从该图可知，伴随Ta添加量的增加、迁移率降低，为了实现5cm2/Vs以上的迁移率，需要使Ta添加量为4.5原子％以下。对于TFT的s值，在Ta添加量为0.01原子％以上显示饱和的倾向，具有约0.2V/decade的值。
图9表示作成的TFT的PBS和NIBS与Ta添加量的关系。PBS为Vg＝15V、Vd＝0V、104秒后的ΔVth的值。NBIS为Vg＝-15V、Vd＝0V、具有波长305nm～3000nm的波长的卤素灯以照度1300勒克斯照射，104秒后的ΔVth的值。适用于OLED时，需要确认对波长区域400～800nm的范围的光的耐性，通过卤素灯照射进行模拟试验。如本图所示，通过添加0.5原子％以上的Ta，光应力耐性提高，ΔVth得到了-3V以内的值。
从以上可知，通过使Ta添加量为0.5～4.7原子％，可实现5cm2/Vs以上的迁移率和ΔVth＝±3V以内的薄膜晶体管。进而优选为Ta添加量为0.5～2.2原子％，可实现迁移率10cm2/Vs以上、ΔVth＝+3V以内。
另外，本实施例中，使用组成比[Zn]/([Zn]+[Sn])为0.6的情形进行了说明，但并不特别限于该组成比，尽管湿法蚀刻的特性多少有变化，但在本发明中限定的组成比[Zn]/([Zn]+[Sn])为0.5～0.85的总范围中，确认到薄膜晶体管自身的特性得到了几乎同等的值。作为成膜方法使用了磁控溅射，但制作的烧结靶即使使用ECR溅射法也可得到几乎同样的结果。此外，即便溅射以外的蒸镀法也可得到同样的结果，此外，若使用脉冲激光蒸镀等、且使用可外延成长的单结晶基板，则不仅是薄膜晶体管，还可制作氧化物半导体单结晶和使用氧化物半导体单结晶的器件。
进而，本实施例中使用底栅顶接触型薄膜晶体管的例子进行了描述，但并不特别限定于该结构，对于其他底栅底部接触型、部栅顶接触型、顶栅底部接触型中任一结构的薄膜晶体管来说，也可得到几乎同等的特性。这些薄膜晶体管作为有源矩阵型液晶显示器驱动用晶体管、OLED用电流驱动器件、RFID标签器件等也可无问题地利用。
＜实施例3＞
本发明的实施例3与实施例1的区别在于使添加元素为Hf代替W。与实施例1同样，将高纯度的氧化锌和氧化锡粉末按照组成比[Zn]/([Zn]+[Sn])为0.6的摩尔分率的量分别称量各自的粉末，接着按照Hf添加量为0～7.3原子％的方式加入氧化铪粉末，制作烧结靶。使用该靶制作薄膜晶体管。另外，靶制作的详细流程与实施例1中所述的同样。
添加有Hf的ZTO对Al蚀刻液具有0.05nm/min左右的蚀刻速度，可确认为高的蚀刻耐性。
与实施例1同样，由添加0.32原子％以上的Hf时的电流-电压特性，确认到TFT的阈值电压漂移到0V附近。
图10表示作成的TFT的迁移率和s值与Hf添加量的关系。从该图可知，伴随Hf添加量的增加、迁移率降低，为了实现5cm2/Vs以上的迁移率，需要使Hf添加量为6.4原子％以下。对于TFT的s值来说，在Hf添加量为0.1原子％以上则显示饱和的倾向，具有约0.15V/decade的值。
图11表示作成的TFT的PBS和NIBS与Hf添加量的关系。PBS为Vg＝15V、Vd＝0V、104秒后的ΔVth的值。NBIS为Vg＝-15V、Vd＝0V、具有波长305nm～3000nm的波长的卤素灯以照度1300勒克斯照射，104秒后的ΔVth的值。适用于OLED时，需要确认对波长区域400～800nm的范围的光的耐性，通过卤素灯照射进行模拟试验。如本图所示，通过添加0.32原子％以上的Hf，光应力耐性提高，ΔVth得到了-3V以内的值。
从以上可知，通过使Hf添加量为0.32～6.4原子％，可实现5cm2/Vs以上的迁移率和ΔVth＝±3V以内的薄膜晶体管。进而优选为Hf添加量为0.32～2.1原子％，可实现迁移率10cm2/Vs以上、ΔVth＝±3V以内。
另外，本实施例中，使用组成比[Zn]/([Zn]+[Sn])为0.6的情形进行了说明，但并不特别限于该组成比，尽管湿法蚀刻的特性多少有变化，但在本发明中限定的组成比[Zn]/([Zn]+[Sn])为0.5～0.85的总范围中，确认到薄膜晶体管自身的特性得到了几乎同等的值。作为成膜方法使用了磁控溅射，但制作的烧结靶使用ECR溅射法也可得到几乎同样的结果。此外，即便溅射以外的蒸镀法也可得到同样的结果，此外，若使用脉冲激光蒸镀等、且使用可外延成长的单结晶基板，则不仅是薄膜晶体管，还可制作氧化物半导体单结晶和使用氧化物半导体单结晶的器件。进而，本实施例中使用底栅顶接触型薄膜晶体管的例子进行了描述，但并不特别限定于该结构，对于其他底栅底部接触型、顶栅顶接触型、顶栅底部接触型中任一结构的薄膜晶体管来说，也可得到几乎同等的特性。
此外，显示5d过渡金属的具体例子仅为W、Ta、Hf，但预想其他5d过渡金属氧化物也具有同样的效果。但一般认为基于材料不同，最佳添加量也不同，可推测即使本领域技术人员也不能停留在简单且简易的添加量调整。这些薄膜晶体管作为有源矩阵型液晶显示器驱动用晶体管、有机EL用电流驱动器件、RFID标签器件等也可无问题地利用。
正如以上的实施例1～实施例3中所述，为了提高光应力耐性，在采用W时添加0.07原子％以上、在采用Ta时添加0.5原子％以上、在采用Hf时添加0.32原子％以上，由此可使ΔVth在-3V以内。
即，在采用W时，与5d过渡金属中的其他金属(Ta、Hf)相比，可以以更少的添加量提高光应力耐性。可见，以更微量的添加就能发挥有效性是指：对制造上添加量的不均，可确保更稳定的光应力耐性。因此，本发明中更优选添加W，是有利的。
另外，关于s值，在图6、8、10中的满足光应力耐性的范围内时，W、Ta、Hf中均显示了几乎同程度的效果。
＜实施例4＞
本实施例与实施例1～实施例3的区别在于作为添加元素从W、Ta、Hf当中选择2种以上来添加。与实施例1同样，将高纯度的氧化锌和氧化锡粉末按照组成比[Zn]/([Zn]+[Sn])为0.6的摩尔分率的量称量各自的粉末，接着，将氧化钨粉末、氧化钽粉末、氧化铪粉末在实施例1～实施例3中得到的最大添加量(得到TFT的迁移率为5cm2/Vs以上的添加量)设为1，将各添加元素以最大添加量标准化，在各添加量经标准化后的总计不超过1的范围调节。由此，可限定添加量的上限值。
将实施例1～实施例3中得到的最小添加量(能得到TFT的光应力耐性提高(ΔVth≤±3V)的添加量)设为1，各添加元素以最小添加量标准化，在各添加量经标准化后的总计为1以上的范围调节。由此，可限定添加量的下限值。
本实施例中，示出将W、Ta、Hf这3种全部添加的一例。例如，按照W为10％(3.8×0.1＝0.38原子％)、Ta为5％(4.7×0.05＝0.23原子％)、Hf为20％(6.4×0.2＝1.28原子％)的方式加入，制作烧结靶。使用该靶制作薄膜晶体管。
这里，使用实施例1～实施例3中得到的、W的最大添加量即3.8原子％、Ta的最大添加量即4.7原子％、以及Hf的最大添加量即6.4原子％。此外，对各材料的添加量、W10％(0.1)、Ta5％(0.05)、Hf20％(0.2)，在各添加量经标准化后的总计不超过1(100％)的范围调节。
添加有W、Ta、Hf的ZTO对Al蚀刻液具有0.05nm/min左右的蚀刻速度，可确认为高的蚀刻耐性。
与实施例1同样，从添加有W、Ta、Hf时的电流-电压特性，确认到TFT的阈值电压漂移到0V附近，并确认到TFT的迁移率也得到了5cm2/Vs以上。
对添加有W、Ta、Hf的TFT的PBS与NIBS进行评价。PBS为Vg＝15V、Vd＝0V、104秒后的Vth的值。NBIS为Vg＝-15V、Vd＝0V、具有波长305nm～3000nm的波长的卤素灯以照度1300勒克斯照射，104秒后的Vth的值。适用于OLED时，需要确认对波长区域400～800nm的范围的光的耐性，通过卤素灯照射进行模拟试验。所作成的TFT通过在既定范围内添加W、Ta、Hf，光应力耐性提高，ΔVth得到了-3V以内的值。
另外，本实施例中，使用组成比[Zn]/([Zn]+[Sn])为0.6的情形进行了说明，但并不特别限于该组成比，ZTO中所含Zn的比例([Zn]/([Zn]+[Sn]))为0.5时，显示对Al蚀刻液具有0.03nm/min的蚀刻性能，同样，该比例为0.85时，显示0.08nm/min左右的蚀刻性能。此外，在组成比[Zn]/([Zn]+[Sn])为0.5～0.85的总范围中，确认到薄膜晶体管自身的特性得到了几乎同等的迁移率为5cm2/Vs以上、ΔVth为-3V以内。作为成膜方法使用了磁控溅射，但制作的烧结靶使用ECR溅射法也可得到几乎同样的结果。此外，即便溅射以外的蒸镀法也可得到同样的结果，此外，若使用脉冲激光蒸镀等、且使用可外延成长的单结晶基板，则不仅是薄膜晶体管，还可制作氧化物半导体单结晶和使用氧化物半导体单结晶的器件。
进而，本实施例中使用底栅顶接触型薄膜晶体管的例子进行了描述，但并不特别限定于该结构，对于其他底栅底部接触型、顶栅顶接触型、顶栅底部接触型中任一结构的薄膜晶体管来说，也可得到几乎同等的特性。这些薄膜晶体管作为有源矩阵型液晶显示器驱动用晶体管、OLED用电流驱动器件、RFID标签器件等也可无问题地利用。
＜实施例5＞
与实施例1～实施例4的区别在于以2层以上构成氧化物半导体层。图12为表示实施例5中的半导体装置的结构的图。如图所示，首先，在形成栅电极GE、栅极绝缘膜GI后，连续堆积第1半导体层CHl和第2半导体层CH2，半导体层CH通过用于分离元件的通常的光刻技术与湿法蚀刻或干法蚀刻的组合来加工。第1半导体层CHl可使用添加有5d的过渡金属氧化物得到的ZTO，但可通过对光应力的稳定性少的、In-O、In-Zn-O、In-Sn-O、In-Ga-O、Sn-O、In-Ga-Zn-O、Zn-Sn-O等氧化物、和这些的复合氧化物来形成。第2半导体层CH2通过实施例1至实施例4中记载的添加有5d的过渡金属氧化物得到的ZTO来形成。这些的成膜通过溅射法、PLD法、CVD法、涂布法、印刷法等进行。本实施例中，在气压0.5Pa(Ar+10％O2)、DC功率50W、成长温度(室温)的条件下通过溅射法在第1半导体层CHl上形成In-Sn-O(In∶Sn＝93∶7)。第1半导体层的厚度优选3～25nm左右。在气压0.5Pa(Ar+20％O2)、DC功率50W、成长温度(室温)的条件下通过溅射法在第2半导体层CH2上形成添加有1.0原子的Ta的ZTO(Zn∶Sn＝50∶50)。第2半导体层的厚度优选以5～75nm左右形成。
接着，在形成用于将之后形成的源漏电极层SD与栅电极层GE连接的接触孔(未图示)时，通过将光致抗蚀剂膜作为蚀刻掩模来将栅极绝缘层GI湿法蚀刻或干法蚀刻，形成期望形状的接触孔(未图示)。
其后，堆积源漏电极SD，并通过通常的光刻技术和干法蚀刻或湿法蚀刻的组合来形成形状。
接着，形成保护膜PA、形成电连接用的接触孔CON后，形成布线层WR，并根据需要在300～450℃下实施退火处理，制作试样。
所制作的TFT显示出与实施例1中制作的TFT同样的特性，阈值电压为0V附近。此外，显示出迁移率为30cm2/Vs以上、s值为0.15V/decade。光应力试验的结果，ΔVth为+3V以内，对光应力显示高的应力耐性。从以上的结果可知，即便将不具有光应力耐性的材料用于第1半导体层CHl，通过使用具有光应力耐性的第2半导体层CH2，所制作的TFT也能实现对光应力的高的应力耐性。这些薄膜晶体管作为有源矩阵型液晶显示器驱动用晶体管、有机EL用电流驱动器件、RFID标签器件等也可无问题地利用。
另外，本实施例中，使用组成比[Zn]/([Zn]+[Sn])为0.6的情形进行了说明，但并不特别限于该组成比，ZTO中所含的Zn的比例([Zn]/([Zn]+[Sn]))为0.5时，显示出对Al蚀刻液具有0.03nm/min的蚀刻性能，同样为0.85时显示出0.08nm/min左右的蚀刻性能。此外，在组成比[Zn]/([Zn]+[Sn])为0.5～0.85的总范围中，确认到薄膜晶体管自身的特性几乎同等迁移率为5cm2/Vs以上、ΔVth为-3V以内。
＜实施例6＞
与实施例1至实施例5的区别在于增加5d过渡金属氧化物的添加量、且作为保护膜适用于薄膜晶体管。图13为表示添加有8原子％的W的ZTO的电流-电压特性的图。从图可知，W添加量变为8原子％以上时，显示出与绝缘体同样的电特性。此外，也对Ta和Hf进行了同样地研究，Ta添加量为9原子％以上、Hf添加量为11原子％以上，则显示出与绝缘膜同样的电特性。从以上的结果可知，通过增加添加元素(W、Ta、Hf当中的1种或2种以上)的添加量，可适用于保护膜。
图14为表示将可添加W、Ta、Hf中的1种或2种以上制作的ZTO适用于保护膜得到的薄膜晶体管的剖视图。如该图所示，首先，在形成栅电极GE、栅极绝缘膜GI后，堆积氧化物半导体层CH，氧化物半导体层CH通过用于分离元件的通常的光刻技术和湿法蚀刻或干法蚀刻的组合而加工。氧化物半导体层CH可使用添加有5d的过渡金属氧化物的ZTO，但也可通过对光应力的稳定性少的、In-O、In-Zn-O、In-Sn-O、In-Ga-O、Sn-O、In-Ga-Zn-O、Zn-Sn-O等的氧化物、和这些的复合氧化物来形成。这些的成膜通过溅射法、PLD法、CVD法、涂布法、印刷法等进行。本实施例中，在气压0.5Pa(Ar+1O％O2)、DC功率50W、成长温度(室温)的条件下通过溅射法在氧化物半导体层CH上形成Zn-Sn-O(Zn∶Sn＝85∶15)。氧化物半导体层的厚度优选3～75nm左右。
接着，在形成用于将之后形成的源漏电极层SD与栅电极层GE连接的接触孔(未图示)时，通过将光致抗蚀剂膜作为蚀刻掩模来将栅极绝缘层GI湿法蚀刻或干法蚀刻，从而形成期望形状的接触孔(未图示)。
其后，堆积源漏电极SD，并通过通常的光刻技术和干法蚀刻或湿法蚀刻的组合来形成形状。
接着，作为保护膜在气压0.5Pa(Ar+30％O2)、RF功率50W、成长温度(室温)的条件下通过溅射法形成添加有W添加量为8原子％的Zn-Sn-O(Zn∶Sn＝60∶40)。氧化物半导体层的厚度优选100～300nm左右。
接着，在形成电连接用的接触孔CON后，形成布线层WR，并根据需要在300～450℃下实施退火处理，制作试样。
所制作的TFT显示出与实施例1中制作的TFT同样的特性，阈值电压为0V附近。此外，显示迁移率为20cm2/Vs、s值为0.2V/decade。光应力试验的结果，ΔVth为±3V以内，对光应力显示高的应力耐性。从以上的结果可知，即便氧化物半导体层CH中使用不具有光应力耐性的材料，通过使用具有光应力耐性的保护膜PA，所制作的TFT也能实现对光应力的高应力耐性。这些薄膜晶体管作为有源矩阵型液晶显示器驱动用晶体管、有机EL用电流驱动器件、RFID标签器件等也可无问题地利用。
另外，本实施例中，使用保护膜的组成比[Zn]/([Zn]+[Sn])为0.6的情形进行了说明，但并不特别限于该组成比，ZTO中所含的Zn的比例([Zn]/([Zn]+[Sn]))为0.5时，显示出对Al蚀刻液具有0.03nm/min的蚀刻性能，同样为0.85时，显示出0.08nm/min左右的蚀刻性能。此外，在组成比[Zn]/([Zn]+[Sn])为0.5～0.85的总范围中，确认到薄膜晶体管自身的特性几乎同等，迁移率为5cm2/Vs以上、ΔVth为-3V以内。
＜实施例7＞
上述实施例1至实施例6中说明的薄膜晶体管和保护膜的适用例没有限制，例如，可适用于OLED显示装置等电光学装置中使用的有源矩阵基板(阵列基板)。
图15为表示实施例7中有源矩阵基板的结构的主要部分布线图。此外，图16为表示实施例7中有源矩阵基板的平面结构的平面图示意图。本实施例中，将具有从前述实施例1至实施例5所示结构的TFT作为构成要素的元件在基板SU上以阵列状配置。TFT当然可用作阵列内的各元件的开关、驱动用的晶体管，还可用作构成栅极线驱动布线GD、数据线驱动布线DD的晶体管，其中，该栅极线驱动布线GD对与该TFT的栅电极层GE连接的栅极线GL传送信号，该数据线驱动布线DD对与该TFT的源漏电极SD连接的数据线DL传送信号。此时，可将各元件的TFT与栅极线驱动布线GD或数据线驱动布线DD内的TFT并行地形成。
在有源矩阵型液晶显示装置中适用上述的阵列时，各元件例如为如图16所示的结构。向该图中沿x方向延伸的栅极线GL中供给扫描信号时，TFT导通，通过该导通的TFT，来自图中沿y方向延伸的数据线DL的图像信号被供给至像素电极TC。另外，栅极线GL沿图中y方向并列设置，数据线DL沿图中x方向并列设置，在被相邻的一对栅极线GL与相邻的一对数据线DL包围的区域(像素区域)配置有像素电极TC。此时，例如，数据线DL与源电极SE电连接，像素电极TC与漏电极DE电连接。或者，数据线DL可兼任源电极SE。此外，在有机EL显示装置等中也可适用上述的阵列，而不限于液晶显示装置。此时，在构成像素电路的晶体管中适用TFT。进而，可将上述的阵列适用于存储元件，且可在选择晶体管中适用TFT。
将上述有源矩阵基板适用于有源矩阵型液晶显示装置时，得到了良好的结果。
以上，根据本实施例，通过将氧化物半导体装置适用于各种显示装置，可提高它们的性能。
＜实施例8＞
上述实施例1至实施例6中说明的薄膜晶体管和保护膜的适用例没有限制，例如，可适用于RFID(射频识别、Radio FrequencyIDentification)标签。
图17为表示本实施例8中RFID标签的电路系统结构的框图。RFID标签由天线谐振电路11、整流器12、调制器13、数字电路14等构成。该RFID标签可在读取器15与写入器16之间进行无线通信。此外，氧化物半导体由于是透明材料的，因而可形成几乎透明的电路。例如，通过电极和布线部分使用ITO等透明导电膜，TFT部分使用本发明的结构，则可实现。如以往的RFID标签那样，由于并非是能看到Si的芯片或金属形成的天线等结构的形态，因而可之后安装，而不会有损薄膜或卡上表现的外观。
使用上述实施例1至实施例4中说明的薄膜晶体管构成该RFID标签尤其是数字电路14。其结果，数字电路14的面积小、高速，可进行RFID标签的无线工作。

Claims (14)

1.一种氧化物半导体靶，是将以氧化锌和氧化锡为主要成分的Zn-Sn-O系氧化物半导体材料烧结而成的氧化物半导体靶，其特征在于，
构成所述Zn-Sn-0系氧化物半导体材料的Zn以原子％计的组成比[Zn]/([Zn]+[Sn])在0.5～0.85的范围内，
且在所述氧化物半导体材料中添加有5d过渡金属，
所述5d过渡金属为W即钨，所述W的添加量为0.07～3.8原子％的组成范围。
2.根据权利要求1所述的氧化物半导体靶，其特征在于，所述W的添加量为0.07～2.0原子％的组成范围。
3.根据权利要求1所述的氧化物半导体靶，其特征在于，作为所述5d过渡金属使用Ta即钽来代替所述W，所述Ta的添加量为0.5～4.7原子％的组成范围。
4.根据权利要求3所述的氧化物半导体靶，其特征在于，所述Ta的添加量为0.5～2.2原子％的组成范围。
5.根据权利要求1所述的氧化物半导体靶，其特征在于，作为所述5d过渡金属使用Hf即铪来代替所述W，所述Hf的添加量为0.32～6.4原子％的组成范围。
6.根据权利要求5所述的氧化物半导体靶，其特征在于，所述Hf的添加量为0.32～2.1原子％的组成范围。
7.根据权利要求1所述的氧化物半导体靶，其特征在于，
在所述W基础上，作为所述5d过渡金属还使用金属元素Ta即钽、Hf即铪，
将各所述金属元素单独添加到所述氧化物半导体材料中时的最大添加量设为1，将所添加的各所述金属元素以所述最大添加量标准化，在经标准化的各金属元素的总计添加量不超过1的范围进行调节，将调节而得的值作为上限值，
将各所述金属元素单独添加到所述氧化物半导体材料中时的最小添加量设为1，将所添加的各所述金属元素以所述最小添加量标准化，在经标准化的各金属元素的总计添加量为1以上的范围进行调节，将调节而得的值作为下限值，此时，
所述W、Ta、Hf的总计添加量为所述下限值以上且所述上限值以下的组成范围。
8.根据权利要求7所述的氧化物半导体靶，其特征在于，
关于所述金属元素的最大添加量是W为3.8原子％、Ta为4.7原子％、Hf为6.4原子％；
关于所述金属元素的最小添加量是W为0.07原子％、Ta为0.5原子％、Hf为0.32原子％。
9.根据权利要求1所述的氧化物半导体靶，所述烧结而成的氧化物半导体材料的相对密度为95％以上。
10.一种氧化物半导体材料，是半导体装置的保护膜中使用的具有绝缘性的氧化物半导体材料，其特征在于，
在以氧化锌和氧化锡为主要成分的Zn-Sn-O系氧化物半导体材料中添加5d过渡金属，
所述5d过渡金属为W即钨，
含有8原子％以上的所述W。
11.根据权利要求10所述的氧化物半导体材料，其特征在于，
作为所述5d过渡金属使用Ta即钽来代替所述W，
含有9原子％以上的所述Ta。
12.根据权利要求10所述的氧化物半导体材料，其特征在于，
作为所述5d过渡金属使用Hf即铪来代替所述W，
含有11原子％以上的所述Hf。
13.一种场效应晶体管，其特征在于，其具备：
使用权利要求1～9中任一项所述的氧化物半导体靶在半导体衬底上形成的半导体层；
设于所述半导体层且相互分离开配置的源电极和漏电极，以及
栅电极，其设置在能够对位于所述源电极与漏电极之间的所述半导体层的区域赋予偏置电位的位置。
14.根据权利要求13所述的场效应晶体管，其特征在于，
其具有以将包含所述半导体层、所述源电极、所述漏电极的区域覆盖的方式包覆的保护用绝缘膜，
所述保护用绝缘膜由所述权利要求11-12中任一项所述的氧化物半导体材料构成。
CN201310350174.6A 2012-08-07 2013-08-07 氧化物半导体靶和氧化物半导体材料及半导体装置 Active CN103579360B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-174692 2012-08-07
JP2012174692A JP5983163B2 (ja) 2012-08-07 2012-08-07 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103579360A true CN103579360A (zh) 2014-02-12
CN103579360B CN103579360B (zh) 2017-04-12

Family

ID=50050723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310350174.6A Active CN103579360B (zh) 2012-08-07 2013-08-07 氧化物半导体靶和氧化物半导体材料及半导体装置

Country Status (5)

Country Link
US (1) US9276123B2 (zh)
JP (1) JP5983163B2 (zh)
KR (1) KR101563052B1 (zh)
CN (1) CN103579360B (zh)
TW (1) TWI532189B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033143A (ja) * 2017-08-07 2019-02-28 日立金属株式会社 半導体装置の製造方法
CN110234789A (zh) * 2017-02-01 2019-09-13 出光兴产株式会社 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
CN115974530A (zh) * 2022-11-21 2023-04-18 先导薄膜材料（广东）有限公司 一种低电阻率高迁移率氧化物靶材的制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072297B2 (ja) * 2013-11-25 2017-02-01 シャープ株式会社 半導体装置およびその書き込み方法
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150112288A (ko) * 2014-03-27 2015-10-07 삼성전자주식회사 스트레처블 소자와 그 제조방법 및 스트레처블 소자를 포함하는 전자장치
JP6651714B2 (ja) * 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102237592B1 (ko) * 2014-09-16 2021-04-08 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102513878B1 (ko) * 2014-09-19 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6501385B2 (ja) * 2014-10-22 2019-04-17 日本放送協会 薄膜トランジスタおよびその製造方法
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
KR102600597B1 (ko) 2016-11-18 2023-11-10 삼성디스플레이 주식회사 주사 구동부 및 그의 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置
US20110001136A1 (en) * 2007-11-15 2011-01-06 Sumitomo Chemical Company, Limited Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
WO2011132644A1 (ja) * 2010-04-20 2011-10-27 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012074046A1 (ja) * 2010-12-02 2012-06-07 株式会社神戸製鋼所 配線構造およびスパッタリングターゲット

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110107130A (ko) 2010-03-24 2011-09-30 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2012066968A (ja) * 2010-09-24 2012-04-05 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001136A1 (en) * 2007-11-15 2011-01-06 Sumitomo Chemical Company, Limited Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置
WO2011132644A1 (ja) * 2010-04-20 2011-10-27 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012074046A1 (ja) * 2010-12-02 2012-06-07 株式会社神戸製鋼所 配線構造およびスパッタリングターゲット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110234789A (zh) * 2017-02-01 2019-09-13 出光兴产株式会社 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
JP2019033143A (ja) * 2017-08-07 2019-02-28 日立金属株式会社 半導体装置の製造方法
CN115974530A (zh) * 2022-11-21 2023-04-18 先导薄膜材料（广东）有限公司 一种低电阻率高迁移率氧化物靶材的制备方法

Also Published As

Publication number Publication date
JP2014036031A (ja) 2014-02-24
KR20140019754A (ko) 2014-02-17
KR101563052B1 (ko) 2015-10-23
TW201424006A (zh) 2014-06-16
JP5983163B2 (ja) 2016-08-31
US9276123B2 (en) 2016-03-01
TWI532189B (zh) 2016-05-01
CN103579360B (zh) 2017-04-12
US20140042431A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
CN103579360A (zh) 氧化物半导体靶和氧化物半导体材料及半导体装置
US11348949B2 (en) Semiconductor device
US20210005755A1 (en) Semiconductor device and method for manufacturing the same
US9768207B2 (en) Manufacturing method of semiconductor device
US9741779B2 (en) Oxide semiconductor device
US20200058682A1 (en) Semiconductor device and method for manufacturing semiconductor device
US8912541B2 (en) Semiconductor device and method for manufacturing the same
US8421067B2 (en) Oxide semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant