JP6501385B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

Description

本発明は、薄膜トランジスタおよびその製造方法に関し、特に、薄膜トランジスタのチャネル層（活性層）に、酸化インジウムタングステン亜鉛（Ｉｎ−Ｗ−Ｚｎ−Ｏ）を用いた薄膜トランジスタおよびその製造方法に関する。

従来、ディスプレイなどの表示装置の駆動回路には、薄膜トランジスタ（以下、ＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と称することもある。）が用いられている。薄膜トランジスタとしては、チャネルの形成されるチャネル層に、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ：商標登録第５４５１８２１号））からなる酸化物半導体層を用いたものが注目されている。

チャネル層にＩｎ−Ｇａ−Ｚｎ−Ｏを用いたＴＦＴ（以下、ＩＧＺＯ−ＴＦＴと称することもある。）は、アモルファスシリコンを用いたＴＦＴと比べて電子の移動速度が速い（非特許文献１参照）。

Ｋ．Ｎｏｍｕｒａ ｅｔ ａｌ.， Ｎａｔｕｒｅ ｖｏｌ．４３２，ｐ．４８８（２００４）

しかし、ＩＧＺＯ−ＴＦＴは、産出量の限られているガリウムを含むものである。このため、チャネル層の材料としてガリウムを含まないものを用いて、高い移動度を有する薄膜トランジスタを実現することが要求されていた。

本発明は、上記の事情に鑑みてなされたものであり、ガリウムを含まない酸化物半導体層を有し、しかも高い移動度を有する薄膜トランジスタおよびその製造方法を提供することを課題とする。

本発明者は、上記課題を解決すべく、薄膜トランジスタの酸化物半導体層の材料として、ガリウムを含まず、高い移動度の得られる材料について、鋭意検討を重ねた。その結果、酸化インジウムタングステン亜鉛を用いればよいことを見出し、本発明を完成するに至った。
すなわち、本発明は、以下の発明に関わるものである。

［１］ ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有し、前記酸化物半導体層が、酸化インジウムタングステン亜鉛で形成されていることを特徴とする薄膜トランジスタ。
［２］ 前記酸化インジウムタングステン亜鉛が、ＷＯ_３を５．０〜１５．５質量％含有することを特徴とする［１］に記載の薄膜トランジスタ。
［３］ 前記酸化インジウムタングステン亜鉛が、ＺｎＯを０．２〜０．８質量％含有することを特徴とする［１］または［２］に記載の薄膜トランジスタ。

［４］ 前記ゲート電極が基板上に設けられ、前記ゲート電極上に、前記ゲート絶縁層を介して前記酸化物半導体層が設けられ、前記ソース電極が、前記酸化物半導体層上の一部に平面視で重なり合って接しており、前記ドレイン電極が、前記ソース電極と離間して配置され、前記酸化物半導体層上の一部に平面視で重なり合って接していることを特徴とする［１］〜［３］のいずれかに記載の薄膜トランジスタ。

［５］ 基板上に、ゲート電極とゲート絶縁層と酸化インジウムタングステン亜鉛からなる酸化物半導体層と電極層とをこの順で形成する積層工程と、前記電極層の一部を、前記酸化物半導体層が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極およびドレイン電極を形成するエッチング工程とを有することを特徴とする薄膜トランジスタの製造方法。

本発明の薄膜トランジスタは、酸化物半導体層が、酸化インジウムタングステン亜鉛で形成されている。したがって、酸化物半導体層の材料として、ガリウムを含まない。また、酸化物半導体層が酸化インジウムタングステン亜鉛で形成されているので、高い移動度を有する薄膜トランジスタが得られる。このため、例えば、本発明の薄膜トランジスタを表示装置の画素駆動回路に用いた場合、表示装置の画素を高速で駆動させることができる。

本発明の薄膜トランジスタの製造方法では、酸化物半導体層と電極層とをこの順で形成してから、電極層の一部を、酸化物半導体層が露出するまでウェットエッチングにより除去する。本発明の製造方法では、酸化物半導体層の材料として、ソース電極およびドレイン電極を形成するためのウェットエッチングにおいて、ウェットエッチング液に対する耐性を備える酸化インジウムタングステン亜鉛を用いている。したがって、ソース電極およびドレイン電極を形成するためのウェットエッチングを行う際に、酸化物半導体層の他にエッチングストッパー層を形成する必要はない。よって、例えば、酸化物半導体層の他にエッチングストッパー層を形成する場合と比較して、少ない工程で効率よく製造できる。

本発明の薄膜トランジスタの一例を示した断面模式図である。 図１に示す薄膜トランジスタの製造方法の一例を説明するための断面模式図である。 図１に示す薄膜トランジスタの製造方法の一例を説明するための断面模式図である。 実施例１の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。 実施例２の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。 実施例３の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。 実施例４の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。 実施例５の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。

以下、本発明の実施形態について、図面を用いて詳細に説明する。但し、本発明は、以下の実施形態に限定されるものではなく、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下に示す実施形態の記載内容に限定して解釈されるものではない。

「薄膜トランジスタ」
図１は、本発明の薄膜トランジスタの一例を示した断面模式図である。
図１に示す薄膜トランジスタ１０は、ボトムゲート−トップコンタクト型のＴＦＴである。図１において、符号１は基板である。基板１上にはゲート電極２が設けられている。ゲート電極２上には、ゲート絶縁膜３を介して酸化物半導体層４が設けられている。酸化物半導体層４上には、ソース電極５と、ソース電極５と離間して配置されたドレイン電極６とが設けられている。

基板１は、特に限定されるものではなく、薄膜トランジスタ１０の用途に応じて選択できる。例えば、基板１として、シリコン基板、ガラス基板、プラスチックフィルム基板などを使用できる。プラスチックフィルム基板としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などからなるものを用いることができる。

ゲート電極２としては、例えば、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ａｕ等の金属、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：酸化インジウムスズ）等の導電性酸化物などを使用できる。
また、ゲート電極２を兼ねる基板１として、ドーパント原子が高濃度で注入された高ドープシリコン基板を用いてもよい。

ゲート絶縁層３としては、例えば、Ｓｉ酸化物、Ｓｉ窒化物、Ａｌ酸化物、Ａｌ窒化物などを使用できる。
ソース電極５およびドレイン電極６としては、例えば、Ａｌ、Ｍｏ、それらの合金などの金属材料を用いることができる。ソース電極５およびドレイン電極６は、単独の金属層からなるものであってもよいし、異なる金属材料からなる金属層を複数積層してなる積層構造を有するものであってもよい。このような積層構造としては、例えば、Ｍｏ合金層とＡｌ層とＭｏ合金層との３層構造が挙げられる。
ソース電極５およびドレイン電極６は、それぞれ、図１に示すように、酸化物半導体層４上の一部に平面視で重なり合って接している。

酸化物半導体層４は、アモルファスの酸化インジウムタングステン亜鉛（Ｉｎ−Ｗ−Ｚｎ−Ｏ）で形成されている。酸化インジウムタングステン亜鉛は、酸に対する耐性に優れるものであり、金属をウェットエッチングする場合に用いられるエッチング液に対して、十分に高い耐性を有している。このため、例えば、ウェットエッチングによりソース電極５およびドレイン電極６を形成する場合に、エッチングストッパー層が不要である。

酸化物半導体層４を形成している酸化インジウムタングステン亜鉛は、ＷＯ_３を５．０〜１５．５質量％含有することが好ましい。ＷＯ_３を５．０質量％以上、より好ましくは１０．０質量％以上含有すると、薄膜トランジスタ１０の信頼性が向上する。また、ＷＯ_３を５．０質量％以上、より好ましくは１０．０質量％以上含有すると、酸化物半導体層４の耐熱性が向上する。しかし、ＷＯ_３の含有量が１５．０質量％を超えると、薄膜トランジスタ１０の移動度が不十分となる恐れがある。したがって、ＷＯ_３の含有量は１５．０質量％以下であることが好ましく、１２．５質量％以下であることがより好ましい。

酸化物半導体層４を形成している酸化インジウムタングステン亜鉛は、ＺｎＯを０．２〜０．８質量％含有することが好ましい。酸化インジウムタングステン亜鉛がＺｎＯを０．２〜０．８質量％含有するものであると、膜密度の高い酸化物半導体層４が得られるため、薄膜トランジスタ１０の信頼性が向上する。膜密度の高い酸化物半導体層４を得るためには、ＺｎＯを０．３〜０．７質量含有することがより好ましい。

酸化物半導体層４を形成している酸化インジウムタングステン亜鉛の組成は、ＷＯ_３を５．０〜１５．５質量％含有し、ＺｎＯを０．２〜０．８質量％含有し、残部がＩｎ_２Ｏ_３あることが好ましい。
酸化物半導体層４の厚みは、特に限定されるものではないが、例えば、薄膜トランジスタ１０を表示装置の画素駆動回路に用いる場合、１０〜５０ｎｍであることが好ましい。

「製造方法」
図１に示す薄膜トランジスタ１０は、例えば、以下に示す方法により製造できる。
まず、図２に示すように、基板１上に、従来公知の方法を用いて、ゲート電極２とゲート絶縁膜３とを順次形成する。
次に、ゲート絶縁膜３上に、酸化インジウムタングステン亜鉛からなる酸化物半導体層４を形成する。

酸化物半導体層４は、例えば、スパッタ法、化学気相蒸着（ＣＶＤ）法、塗布法などの方法により形成できる。スパッタ法により酸化物半導体層４を形成する場合、例えば、ターゲットの組成および成膜条件を調整することにより、所望の組成を有する酸化物半導体層４が得られる。成膜条件としては、成膜時にチャンバーに供給するガスの種類及び流量などが挙げられる。具体的には、スパッタ法により酸化物半導体層４を形成する場合、成膜時にＡｒガスなどの不活性ガスとＯ_２ガスとの混合ガスを、所定の流量で供給することが好ましい。
このようにして酸化物半導体層４を形成した後、必要に応じて、酸化物半導体層４に存在する欠陥を除去するための熱処理を行ってもよい。

次に、図２に示すように、酸化物半導体層４上に、ソース電極５およびドレイン電極６となる電極層５１を形成する。電極層５１は、従来公知の方法を用いて形成できる。
次に、電極層５１上に、従来公知の方法および材料を用いて、マスクとなる層を形成する。その後、従来公知の方法を用いて、マスクとなる層をパターニングし、図３に示すように、ソース電極５およびドレイン電極６の形状に対応する所定の形状を有するマスク５２とする。

その後、電極層５１の一部を、酸化物半導体層４の一部（図１において符号４ａで示す）が露出するまでウェットエッチングにより除去する。その後、マスク５２を除去することにより、所定の形状を有するソース電極５およびドレイン電極６が得られる。

電極層５１をウェットエッチングする場合に用いるエッチング液としては、金属をウェットエッチングする場合に通常用いられるエッチング液を用いることができ、特に限定されない。具体的には、エッチング液として、例えば、関東化学株式会社製の混酸Ａｌエッチング液などが挙げられる。
このようにしてソース電極５およびドレイン電極６を形成した後、必要に応じて、ソース電極５およびドレイン電極６に存在する欠陥を除去するための熱処理を行ってもよい。
以上の工程を行うことにより、図１に示す薄膜トランジスタ１０が得られる。

本実施形態の薄膜トランジスタ１０は、酸化物半導体層４が、酸化インジウムタングステン亜鉛で形成されている。したがって、酸化物半導体層４の材料として、ガリウムを用いない。また、本実施形態の薄膜トランジスタ１０は、酸化物半導体層４が、酸化インジウムタングステン亜鉛で形成されているので、高い移動度が得られる。

本実施形態の薄膜トランジスタ１０において、酸化物半導体層４がＷＯ_３を５．０〜１５．５質量％含有する酸化インジウムタングステン亜鉛で形成されている場合、信頼性および耐熱性に優れ、しかも、移動度の高いものとなる。
また、酸化物半導体層４がＺｎＯを０．２〜０．８質量％含有する酸化インジウムタングステン亜鉛で形成されている場合、膜密度が高く信頼性に優れるものとなる。

本実施形態の薄膜トランジスタ１０は、ゲート電極２が基板１上に設けられ、ゲート電極２上に、ゲート絶縁層３を介して酸化物半導体層４が設けられ、ソース電極５が、酸化物半導体層４上の一部に平面視で重なり合って接しており、ドレイン電極６が、ソース電極５と離間して配置され、酸化物半導体層上４の一部に平面視で重なり合って接しているボトムゲート−トップコンタクト型のＴＦＴである。このため、薄膜トランジスタ１０を製造する際の、ソース電極５およびドレイン電極６を形成するためのウェットエッチングにおいて、酸化物半導体層４がウェットエッチング液に耐性を備えるため、エッチングストッパー層が不要である。よって、例えば、酸化物半導体層４の他にエッチングストッパー層を形成する場合と比較して、少ない工程で効率よく製造できる。

本実施形態の薄膜トランジスタ１０の製造方法では、酸化物半導体層４と電極層５１とをこの順で形成してから、電極層５１の一部を、酸化物半導体層４が露出するまでウェットエッチングにより除去する。このため、ソース電極５およびドレイン電極６を形成するためのウェットエッチングにおいて、酸化物半導体層４の他にエッチングストッパー層を形成する必要はない。したがって、例えば、酸化物半導体層４の他にエッチングストッパー層を形成する場合と比較して、少ない工程で効率よく製造できる。

これに対し、酸化物半導体層４が、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）で形成されている場合、酸化物半導体層４をエッチングストッパー層として用いることはできない。それは、酸化インジウムガリウム亜鉛に含まれるＧａ_２Ｏ_３が、ソース電極５およびドレイン電極６を除去するために用いるエッチング液に容易に溶解するためである。したがって、酸化物半導体層４を、酸化インジウムガリウム亜鉛で形成する場合には、酸化物半導体層４の他にエッチングストッパー層を形成する必要がある。

「他の例」
本発明は、上記の実施形態に限定されるものではない。
上記の実施形態においては、ボトムゲート−トップコンタクト型のＴＦＴを例に挙げて説明したが、本発明の薄膜トランジスタは、この構造に限定されるものではない。例えば本発明の薄膜トランジスタは、ゲート電極の下にゲート絶縁膜を介して酸化物半導体層が設けられ、基板とゲート電極との間に酸化物半導体層が設けられたトップゲート型のＴＦＴであってもよいし、ソース電極およびドレイン電極が酸化物半導体層の基板側に配置されたボトムコンタクト型のＴＦＴであってもよい。

以下、本発明を実施例に基づいて具体的に説明する。なお、本発明はこれらの実施例にのみ限定されるものではない。
「実施例１」
以下に示す方法により、図１に示す薄膜トランジスタ１０を形成し、評価した。
まず、ゲート電極２を兼ねた基板１として、高ドープシリコン基板を用意し、表面のシリコンを熱酸化することにより、厚さ１００ｎｍのＳｉＯ_２熱酸化膜からなるゲート絶縁膜３を形成した。

その後、ゲート絶縁膜３の上に、スパッタ法により、ＷＯ_３を５．０質量％、ＺｎＯを０．５質量％、Ｉｎ_２Ｏ_３を９４．５質量％含む酸化インジウムタングステン亜鉛で形成された厚さ３０ｎｍの酸化物半導体層４を形成した。スパッタは、印加電力を高周波（ＲＦ）で１００Ｗとし、成膜時のガス流量を、Ａｒガスを１８．０ｓｃｃｍ、Ｏ_２ガスを２．０ｓｃｃｍとして行った。

次に、酸化物半導体層４上に、メタルマスクを用いて、図１に示すソース電極５およびドレイン電極６を形成した。ソース電極５およびドレイン電極６としては、厚さ１０ｎｍのＭｏ合金層と、厚さ３０ｎｍのＡｌ層と、厚さ１０ｎｍのＭｏ合金層とが、下から順に積層された３層構造のものを形成した。Ｍｏ合金層は、ＭＴＤ−４６（商品名：日立金属株式会社製）を用いて形成した。Ａｌ層は、一般的な材料を用いて形成した。

次に、ソース電極５およびドレイン電極６までの各層の形成された基板１に対して、ホットプレートを用いて、大気中で２００℃、１時間の熱処理を行った。

以上の工程により、実施例１の薄膜トランジスタを得た。なお、実施例１の薄膜トランジスタは、チャネル長が２００μｍ、チャネル幅が１０００μｍとなるように作製した。
このようにして得られた実施例１の薄膜トランジスタについて、半導体パラメータアナライザを用いて、ゲート電圧−ドレイン電流特性の測定を行った。ゲート電圧−ドレイン電流特性は、ソース電極に０Ｖ、ドレイン電極にドレイン電圧として１０Ｖを印加し、ゲート電極に加えるゲート電圧を変化させて、その時のドレイン電流を測定した。その結果を図４に示す。

図４は、実施例１の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例１の薄膜トランジスタは、図４に示すように、良好なトランジスタ特性を有するものであった。また、実施例１の薄膜トランジスタは、移動度が１６．５ｃｍ^２／Ｖｓであり、高い移動度を有するものであった。

「実施例２」
実施例１と同様にして形成したゲート絶縁膜３の上に、スパッタ法により、ＷＯ_３を１０．０質量％、ＺｎＯを０．５質量％、Ｉｎ_２Ｏ_３を８９．５質量％含む酸化インジウムタングステン亜鉛で形成された厚さ１０ｎｍの酸化物半導体層４を形成した。スパッタは、印加電力を高周波（ＲＦ）で１００Ｗとし、成膜時のガス流量を、Ａｒガスを１９．６ｓｃｃｍ、Ｏ_２ガスを０．４ｓｃｃｍとして行った。

次いで、実施例１と同様にして酸化物半導体層４上に、ソース電極５およびドレイン電極６を形成した。
その後、ソース電極５およびドレイン電極６までの各層の形成された基板１に対して、ホットプレートを用いて、大気中で２５０℃、１時間の熱処理を行った。

以上の工程により、実施例２の薄膜トランジスタを得た。なお、実施例２の薄膜トランジスタは、実施例１の薄膜トランジスタと同様に、チャネル長が２００μｍ、チャネル幅が１０００μｍとなるように作製した。
このようにして得られた実施例２の薄膜トランジスタについて、実施例１と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図５に示す。

図５は、実施例２の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例２の薄膜トランジスタは、図５に示すように、良好なトランジスタ特性を有するものであった。また、実施例２の薄膜トランジスタは、移動度が１７．０ｃｍ^２／Ｖｓであり、高い移動度を有するものであった。

「実施例３」
実施例１と同様にして形成したゲート絶縁膜３の上に、スパッタ法により、ＷＯ_３を１５．０質量％、ＺｎＯを０．５質量％、Ｉｎ_２Ｏ_３を８４．５質量％含む酸化インジウムタングステン亜鉛で形成された厚さ１０ｎｍの酸化物半導体層４を形成した。スパッタは、印加電力を高周波（ＲＦ）で１００Ｗとし、成膜時のガス流量を、Ａｒガスを１９．６ｓｃｃｍ、Ｏ_２ガスを０．４ｓｃｃｍとして行った。
その後、酸化物半導体層４の形成された基板１に対して、ホットプレートを用いて、大気中で３００℃、１時間の熱処理を行った。

次いで、実施例１と同様にして酸化物半導体層４上に、ソース電極５およびドレイン電極６を形成した。
その後、ソース電極５およびドレイン電極６までの各層の形成された基板１に対して、ホットプレートを用いて、大気中で２５０℃、１時間の熱処理を行った。

以上の工程により、実施例３の薄膜トランジスタを得た。なお、実施例３の薄膜トランジスタは、実施例１の薄膜トランジスタと同様に、チャネル長が２００μｍ、チャネル幅が１０００μｍとなるように作製した。
このようにして得られた実施例３の薄膜トランジスタについて、実施例１と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図６に示す。

図６は、実施例３の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例３の薄膜トランジスタは、図６に示すように、良好なトランジスタ特性を有するものであった。また、実施例３の薄膜トランジスタは、移動度が１０．５ｃｍ^２／Ｖｓであり、高い移動度を有するものであった。

「実施例４」
実施例１と同様にして形成したゲート絶縁膜３の上に、スパッタ法により、ＷＯ_３を１２．５質量％、ＺｎＯを０．５質量％、Ｉｎ_２Ｏ_３を８７．０質量％含む酸化インジウムタングステン亜鉛で形成された厚さ１０ｎｍの酸化物半導体層４を形成した。スパッタは、印加電力を高周波（ＲＦ）で１００Ｗとし、成膜時のガス流量を、Ａｒガスを１９．６ｓｃｃｍ、Ｏ_２ガスを０．４ｓｃｃｍとして行った。

次いで、実施例１と同様にして酸化物半導体層４上に、ソース電極５およびドレイン電極６を形成した。
その後、ソース電極５およびドレイン電極６までの各層の形成された基板１に対して、ホットプレートを用いて、大気中で２５０℃、１時間の熱処理を行った。

以上の工程により、実施例４の薄膜トランジスタを得た。なお、実施例４の薄膜トランジスタは、実施例１の薄膜トランジスタと同様に、チャネル長が２００μｍ、チャネル幅が１０００μｍとなるように作製した。
このようにして得られた実施例４の薄膜トランジスタについて、ドレイン電圧として２０Ｖを印加したこと以外は、実施例１と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図７に示す。

図７は、実施例４の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例４の薄膜トランジスタは、図７に示すように、良好なトランジスタ特性を有するものであった。また、実施例４の薄膜トランジスタは、移動度が１６．１ｃｍ^２／Ｖｓであり、高い移動度を有するものであった。

「実施例５」
以下に示す方法により、図１に示す薄膜トランジスタ１０を形成し、評価した。
まず、ゲート電極２を兼ねた基板１として、高ドープシリコン基板を用意し、表面のシリコンを熱酸化することにより、厚さ１００ｎｍのＳｉＯ_２熱酸化膜からなるゲート絶縁膜３を形成した。

その後、ゲート絶縁膜３の上に、スパッタ法により、ＷＯ_３を１５．０質量％、ＺｎＯを０．５質量％、Ｉｎ_２Ｏ_３を８４．５質量％含む酸化インジウムタングステン亜鉛で形成された厚さ１０ｎｍの酸化物半導体層４を形成した。スパッタは、印加電力を高周波（ＲＦ）で１００Ｗとし、成膜時のガス流量を、Ａｒガスを１９．６ｓｃｃｍ、Ｏ_２ガスを０．４ｓｃｃｍとして行った。
その後、酸化物半導体層４の形成された基板１に対して、ホットプレートを用いて、大気中で３００℃、１時間の熱処理を行った。

次に、図２に示すように、酸化物半導体層４上に、ソース電極５およびドレイン電極６となる電極層５１を形成した。電極層５１としては、厚さ１０ｎｍのＭｏ合金層と、厚さ３０ｎｍのＡｌ層と、厚さ１０ｎｍのＭｏ合金層とが、下から順に積層された３層構造のものを形成した。Ｍｏ合金層は、ＭＴＤ−４６（商品名：日立金属株式会社製）を用いて形成した。Ａｌ層は、一般的な材料を用いて形成した。

次に、図３に示すように、電極層５１上に、公知の方法を用いて所定の形状にパターニングされたマスク５２を形成した。続いて、電極層５１の一部を酸化物半導体層４の一部が露出するまでウェットエッチングにより除去した。エッチング液としては、関東化学株式会社製の混酸Ａｌエッチング液を用いた。
その後、マスク５２を除去することにより、所定の形状を有するソース電極５およびドレイン電極６を得た。
次に、ソース電極５およびドレイン電極６までの各層の形成された基板１に対して、ホットプレートを用いて、大気中で２００℃、１時間の熱処理を行った。

以上の工程により、実施例５の薄膜トランジスタを得た。なお、実施例５の薄膜トランジスタは、チャネル長が１００μｍ、チャネル幅が１０００μｍとなるように作製した。
このようにして得られた実施例５の薄膜トランジスタについて、実施例４と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図８に示す。

図８は、実施例５の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例５の薄膜トランジスタは、図８に示すように、良好なトランジスタ特性を有するものであった。また、実施例５の薄膜トランジスタは、移動度が１１．０ｃｍ^２／Ｖｓであり、高い移動度を有するものであった。

実施例１〜実施例５の結果から、本発明の薄膜トランジスタは、ガリウムを含まない酸化物半導体層を有するものであり、しかも１０．０ｃｍ^２／Ｖｓ以上の高い移動度が得られるものであることが確認できた。

１…基板、２…ゲート電極、３…ゲート絶縁膜、４…酸化物半導体層、５…ソース電極、６…ドレイン電極、１０…薄膜トランジスタ。

Claims (4)

1. ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有し、
   前記酸化物半導体層が、酸化インジウムタングステン亜鉛で形成され、前記ソース電極および前記ドレイン電極が、金属層を複数積層してなる積層構造を有し、前記金属層がＡｌ、Ｍｏ、それらの合金のうちいずれかからなり、
   前記ゲート電極が基板上に設けられ、
   前記ゲート電極上に、前記ゲート絶縁層を介して前記酸化物半導体層が設けられ、
   前記ソース電極が、前記酸化物半導体層上の一部に平面視で重なり合って接しており、
   前記ドレイン電極が、前記ソース電極と離間して配置され、前記酸化物半導体層上の一部に平面視で重なり合って接していることを特徴とする薄膜トランジスタ。
2. 前記酸化インジウムタングステン亜鉛が、ＷＯ_３を５．０〜１５．５質量％含有することを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記酸化インジウムタングステン亜鉛が、ＺｎＯを０．２〜０．８質量％含有することを特徴とする請求項１または請求項２に記載の薄膜トランジスタ。
4. 基板上に、ゲート電極とゲート絶縁層と酸化インジウムタングステン亜鉛からなる酸化物半導体層と、金属層を複数積層してなる積層構造を有し前記金属層がＡｌ、Ｍｏ、それらの合金のうちいずれかからなる電極層とをこの順で形成する積層工程と、
   前記電極層の一部を、前記酸化物半導体層が露出するまで混酸Ａｌエッチング液を用いるウェットエッチングにより除去することで、所定の形状を有するソース電極およびドレイン電極を形成するエッチング工程とを有することを特徴とする薄膜トランジスタの製造方法。

Images