KR0175390B1 - 다결정 규소 박막 트랜지스터 및 그 제조 방법 - Google Patents

다결정 규소 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR0175390B1
KR0175390B1 KR1019950020786A KR19950020786A KR0175390B1 KR 0175390 B1 KR0175390 B1 KR 0175390B1 KR 1019950020786 A KR1019950020786 A KR 1019950020786A KR 19950020786 A KR19950020786 A KR 19950020786A KR 0175390 B1 KR0175390 B1 KR 0175390B1
Authority
KR
South Korea
Prior art keywords
oxide film
insulating layer
gate electrode
gate insulating
active layer
Prior art date
Application number
KR1019950020786A
Other languages
English (en)
Other versions
KR970008500A (ko
Inventor
이주형
진용석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950020786A priority Critical patent/KR0175390B1/ko
Priority to JP18376696A priority patent/JPH0936380A/ja
Priority to US08/680,062 priority patent/US6124153A/en
Priority to TW085110781A priority patent/TW299504B/zh
Publication of KR970008500A publication Critical patent/KR970008500A/ko
Application granted granted Critical
Publication of KR0175390B1 publication Critical patent/KR0175390B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/163Thick-thin oxides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/981Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 다결정 규소 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 후 산화를 통하여 게이트 전연층의 두께를 부분에 따라 변화시킴으로써 드레인 접합부의 전기장을 감소시킨 다결정 규소 박막 트랜지스터 및 그 제조 방법에 관한 것이다. 투명한 절연 기판 위에 다결정 규소로 활성층을 형성한 다음, 활성층 위에 산화 규소로 게이트 절연층을 형성하되, 이 게이트 절연층은 활성층을 열산화하여 단일막으로 형성하거나, CVD 방법으로 CVD 산화막을 형성한 후 열산화를 실시하여 CVD 산화막의 밑에 열산화막이 형성되도록 하여 두 층으로 형성할 수 있다. 이어, 게이트 절연층 위에 도전 물질로 게이트 전극을 형성하고 열산화를 실시하여 게이트 전극을 산화함과 동시에 게이트 전극 아래에 있지 않은 활성층을 산화하여, 게이트 전극 아래에 있는 게이트 절연층 부분보다 나머지 부분이 더 두껍게 만든다. 이렇게 함으로써, 드레인 접합부의 전기장을 낮추어 박막 트랜지스터의 누설전류를 감소하면서도, 기존의 LDD 공정에 비하여 그 형성 방법이 극히 간단하고 ON 전류가 감소하지 않는다.

Description

다결정 규소 박막 트랜지스터의 제조 방법
제1도는 종래의 다결정 규소 박막 트랜지스터의 단면도이고,
제2도 (a) 내지 (c)는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제3도는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 단면도이고,
제4도는 본 발명의 구체적인 실시예에 따른 다결정 규소 박막 트랜지스터의 특성을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 활성층
3, 7 : 열산화막 4 : CVD 산화막
5 : 게이트 절연층 8 : 격벽
본 발명은 다결정 규소 박막 트랜지스터 및 제조 방법에 관한 것으로서, 더욱 상세하게는, 후 산화를 통하여 게이트 절연층의 두계를 부분에 따라 변화시킴으로써 드레인 접합부의 전기장을 감소시킨 다결정 규소 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
액정 표시 장치(LCD : liquid crystal display)의 화소(pixel)의 개폐(switching) 소자로 주로 이용되는 박막 트랜지스터(TFT : thin film transistor)는, 채널이 형성되는 채널층에 비정질 규소(amorphous silicon)을 사용하는 것과 다결정 규소(poly silicon)을 사용하는 것이 있다.
비정질 규소 박막 트랜지스터를 개폐 소자로 하는 액정 표시 장치는 가볍고 얇으며 소비 전력이 작을 뿐 아니라 화질이 좋기 때문에 노트북(notebook)형 개인용 컴퓨터 따위의 휴대용 제품을 중심으로 여러 곳에 이용되고 있다. 비정질 규소 박막 트랜지스터는 공정 온도를 유리의 변형점(strain poing)인 600℃보다 낮게 유지할 수 있어 기판(substrate)으로 유리를 사용할 수 있기 때문에, 일반적으로 고온 공정을 사용하는 다결정 규소 박막 트랜지스터에 비하여 생산 가격을 낮출 수 있다는 장점이 있다. 그러나 소자의 특성이 다결정 규소 박막 트랜지스터보다 떨어져 고속 동작을 요구하는 회로에는 응용될 수 없다는 단점이 있다.
다결정 규소 박막 트랜지스터는 비정질 규소 박막 트랜지스터에 비하여 운반자(carrier)의 이동도가 높고, 기판 위에 구동 회로를 집적시키는 것이 가능하며, 광차단이 불필요하므로 대형, 고정세에 적합하다. 특히 구동 회로의 내장이 가능하기 때문에 가격을 낮출 수 있을 뿐 아니라 소형으로 만들 수 있다는 장점이 있다. 다결정 규소는 규소 박막은 결정립(grain)이라고 하는 작은 단결정 영역으로 이루어진다. 경정립 내부는 단결정 규소와 마찬가지로 규소 원자들이 주기적으로 배열되어 있으나, 경정립계(grain boundary)는 무질서하게 배열되어 있는 원자들로 이루어지며 불완전한 결합(bonding)에 기인한 결함(defects)이 다수 있다. 이와 같이 다결정 규소의 결정립 내부는 완전한 결정 구조를 가지고 있기 때문에 결정 구조를 전혀 가지고 있지 않은 비정질 규소에 비하여 다결정 규소가 이동도가 높다.
그러나, 다결정 규소는 에너지 간격(energy gap)이 좁고 결정립계에 많은 규소 댕글링 본드(dangling bnd)가 존재한다. 이들의 결함은 띠 간격(band gap)의 중심에 위치하여 운반자이 생성, 재결합 중심으로 기능한다. 따라서, 다결정 규소 박막 트랜지스터에서는 특히 드레인(drain) 부근의 고전기장 영역에서 큰 누설 전류(leak current)가 발생한다는 문제점이 있다.
그러면, 첨부한 도면을 참고로하여 종래의 다결정 규소 박막 트랜지스터에 대하여 상세히 설명한다.
제1도는 종래의 다결정 규소 박막 트랜지스터의 단면도로서 게이트 전극이 채널층의 상부에 있는 상부 게이트형(top-gate type)을 채용하고 있다.
투명한 유리 기판(11) 위에 다결정 규소로 이루어진 활성층(active layer)(12)이 있고 그 위에 주로 산화막으로 되어 있는 게이트 절연층(gate insulating layer)(13)이 형성되어 있다. 게이트 절연층(13)의 위에는 게이트 전극(gate electrode)(14)이 위치하고 있으며, 게이트 전극(14)의 상부를 절연막(insulaing film)(15)이 덮고 있다. 게이트 절연층(13) 및 절연막(15)에는 두 개의 접촉창(contact hole)이 뚫려 있어 이 접촉창을 통하여 소스 전극(source electrode)(16) 및 드레인 전극(drain electrode)(17)이 활성층(12)과 접속되어 있다.
이러한 구조의 다결정 규소 박막 트랜지스터는 비정질 규소 박막 트랜지스터에 비하여 누설 전류가 큰 단점이 있다. 누설 전류는 채널층(12)의 드레인 영역과 채널 영역의 접합부(앞으로는 이를 드레인 접합부라 한다)에서의 강한 전기장에 의한 운반자의 터널링(tunneling)에 의하여 일어난다. 터널링이 일어날 혹률은 접합부의 트랩(trap) 밀도에 따라서 결정되는데 다결정 규소 박막 트랜지스터의 경우 상당히 많은 트랩이 존재하기 때문에 누설 전류가 크다. 이러한 누설 전류를 줄이기 위해서는 트랩 밀도가 낮은 다결정 규소를 형성하는 방법과 드레인 접합부에서의 전기장을 낮추어주는 방법이 있으며, 후자가 바로 LDD(lightly-doped drain) 구조이다.
LDD 구조는 측벽 또는 격벽(spacer)을 이용하여 형성하기도 하고, 감광막(photoresist layer)을 LDD 이온 주입시의 마스크(mask)로 사용하여 형성하기도 한다. 누설 전류를 효과적으로 감소시키기 위해서는 그러한 LDD 영역의 길이가 약 1~2㎛ 정도가 되어야 하나 격벽을 이용하여 그만한 LDD 길이를 형성하는 것은 공정상 매우 어렵다. 감광막 마스크를 사용하는 경우에는 사진 작업을 할 때 자기정렬(self-alignment)이 되지 않으므로 재현성이 있는 LDD 구조를 얻기가 힘들다. 또한 이러한 LDD 구조의 경우 ON 전류가 급격히 감소한다는 커다란 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, ON 전류를 감소시키지 않고도 드레인 접합부의 전계를 낮추어 누설 전류를 감소시키는 데에 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 다결정 규소 박막 트랜지스터의 제조 방법은 다음과 같은 단계를 포함한다.
먼저, 투명한 절연 기판 위에 다결정 규소로 활성층을 형성한다. 활성층 위에 산화 규소로 게이트 절연층을 형성하되, 이 게이트 절연층은 활성층을 열산화하여 단일막으로 형성하거나, CVD 방법으로 CVD 산화막을 형성한 후 열산화를 실시하여 CVD 산화막의 밑에 열산화막이 형성되도록하여 두 층으로 형성할 수 있다. 이어, 게이트 절연층 위에 도전 물질로 게이트 전극을 형성한다. 마지막으로, 열산화를 실시하여 게이트 전극을 산화함과 동시에 게이트 전극 아래에 있지 않은 활성층을 산화하여, 게이트 전극 아래에 있는 게이트 절연층 부분보다 나머지 부분이 더 두껍게 만든다.
게이트 절연층을 열산화막과 CVD 산화막의 두 층으로 만드는 경우, CVD 산화막은 500Å 이하의 두께로 형성하는 것이 바람직하며, 열산화막은 500Å 이하, 더욱 바람직하게는 200Å 이하의 두께로 형성하는 것이 좋다.
제4공정에서, 게이트 전극이 산화되어 생기는 열산화막의 두께는 500~2,000Å으로 하는 것이 좋으며, 이 때 활성층의 두꺼운 부분과 얇은 부분의 두께 차이가 300~350Å인 것이 좋다.
이와 같은 제조 방법으로 형성한 다결정 규소 박막 트랜지스터는, 투명한 절연 기판, 기판 위에 다결정 규소로 형성되어 있으며 채널이 생성되는 활성층, 활성층 위에 형성되어 있는 게이트 졀연층, 게이트 절연층 위에 형성되어 있는 게이트 전극, 그리고 게이트 전극을 전체적으로 덮고 있는 산화막을 포함하며, 상기 게이트 절연층은 상기 게이트 전극 아래 부분이 나머지 부분보다 얇다.
또, 게이트 전극의 양 옆에 상기 산화막을 사이에 두고 형성되어 있는 격벽을 더 포함할 수 있다.
아래에서 첨부한 도면을 참고로하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
제2도 (a) 내지 (c)는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
먼저, 석영 또는 유리 따위로 되어 있는 투명 절연 기판(1) 위에 채널이 형성되는 활성층(2)을 다결정 규소로 약 500Å의 두께로 형성한다. 여기에서 활성층(2)은 다결정 규소를 직접 증착하여 형성하는 대신, 비정질 규소를 증착하고 후에 열처리 공정을 통하여 다결정 규소로 변화시키는 방법을 사용할 수도 있다. 다음, 플라즈마 화학 기상 증착(PECVD : plasma nhance chemical vapor deposition), 상압 화학 기상 증착(APCVD : atmospheric chemical vapor deposition) 또는 감압 화합 기상 증착(LPCVD : low pressure chemical vapor deposition) 따위로 두께 200~1,000Å 정도, 바람직하게는 500Å 이하의 CVD 산화막(4)을 증착한 다음, 900~950℃의 온도에서 열산화를 실시하여 CVD 산화막(4)의 밑에 두께 200Å 이하의 제1 열산화막(3)이 생성되도록 한다. 이 열산화막(3)과 CVD 산화막(4)으로 이루어진 이중막은 게이트 절연층(5)이 된다. 게이트 절연층(5)을 본 실시예에서처럼 이중막으로 형성하는 대신, 열산화막 또는 CVD 산화막으로 이루어진 단일막으로 형성할 수도 있으나 게이트 절연층(5)의 특성을 좋게 하기 위해서는 위와 같이 이중막으로 하는 것이 바람직하다. 이어 다결정 규소 따위의 도전 물질을 약 3,000Å 가량의 두께로 적층한 후 패터닝하여 제2도 (a)에서와 같이 게이트 전극(6)을 형성한다.
이후 약 850~950℃ 정도의 온도에서 열산화를 실시하여 다결정 규소로 되어 있는 게이트 전극(6) 표면에 약 500~2,000Å, 바람직하게는 700Å 정도의 제2열산화막(7)을 형성하는데, 이 때 활성층(2)의 산화도 동시에 일어나며 게이트 전극(6) 아래 부분인 채널부(100)는 거의 산화되지 않고 그 양 쪽 부분인 소스/드레인부(200)가 주로 산화된다. 따라서, 활성층(2)의 소스/드레인부(200) 위의 제1 열산화막(3)은 활성층(2)의 채널부(100) 위의 제1 산화막(3)에 비하여 두께가 약 300~350Å정도 두꺼워지는데, 제2도 (b)에서 알 수 있는 바와 같이, 활성층(2)의 소스/드레인부(100)의 두께가 얇아지고 제1 열산화막(3)은 얇아진 소스/드레인부(100)의 두께보다 두 배 정도 더 두꺼워지므로 위쪽으로 팽창한다. 이에 따라 CVD 산화막(4) 및 게이트 전극(6)은 양끝에서 위쪽으로 약간 들려 올라간다. 결과적으로 게이트 전극(6) 아래의 제1 열산화막(3) 부분보다 그 양 쪽의 제1 열산화막(3) 부분이 더 두꺼워지므로 접합부 전기장이 감소하여 이 전기장에 의한 누설 전류의 양이 감소한다.
다음, 소스/드레인부(200)에 이온 주입을 하여, N형 채널의 경우에는 고농도의 소스/드레인 영역과 저농도의 LDD 영역, P형 채널의 경우에는 소스/드레인 영역만을 형성하고 구동회로 부분의 이온 주입을 한다. 그리고, 다결정 규소를 5,000~10,000Å, 바람직하게는 7,000Å 정도 증착하고 반응성 이온 식각(reactive ion etching) 따위로 에치백((etch back)하여 게이트 전극(6) 옆면의 제2 열산화막(7)에 격벽(spacer)(8)을 형성한다. 마지막으로 화소 부분의 이온을 주입하면 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터가 완성된다.
제3도는 완성된 다결정 규소 박막 트랜지스터의 구조를 나타낸 단면도이다.
제3도에서 알 수 있는 바와 같이 투명한 절연 기판(1) 위에 활성층(2)이 형성되어 있고, 그 위에는 제1 열산화막(3)과 CVD 산화막(4)으로 이루어져 있는 게이트 절연층(5)이 형성되어 있다. 게이트 절연층(5)의 상부에는 게이트 전극(6)이 형성되어 있으며 이 게이트 전극(6)의 표면을 제2 열산화막(7)이 덮고 있다. 게이트 전극(6)의 양 옆에는 제2 열산화막(7)을 사이에 두고 격벽(8)이 형성되어 있다. 한편, 제1 열산호막(3)은 게이트 전극(6) 아래 부분보다 그 양쪽이 두꺼운 모양으로 되어 있다.
여기에서 게이트 전극(6)의 폭을 L, 제1 열산화막(3)의 두께가 변화하는 부분의 폭을 ΔL이라고 하면 ΔL은 L에 비하여 무시할 수 있는 양이라는 점을 감안하고, Tox1은 제1 열산화막(3) 중 얇은 부분의 두께, Tox1는 두꺼운 부분의 두께라고 할 때, 문턱 전압 Vth
Tox1× (L - 2ΔL)/L + Tox2× 2ΔL/L
= Tox1+ (Tox1+ Tox2) × 2ΔL/L
≒ Tox1
가 되므로 온(ON) 전류의 감소는 거의 일어나지 않는다. 이에 반하여 누설전류는 드레인 접합부의 전기장의 크기와 관계 있고, 두꺼운 제1 열산화막(3)으로 인하여 본 발명의 실시예와 같은 구조에서는 드레인 접합부 전기장이 감소하므로 누설 전류가 감소하게 된다.
그러면, 본 발명의 구체적인 실시예를 설명한다.
석영 기판(1) 위에 다결정 규소를 500Å 정도 증착한 다음 패터닝하여 활성층(2)을 형성한다. 플라즈마 화학 기상 증착으로 500Å의 CVD 산화막(4)을 증착한 다음, 열산화를 실시하여 CVD 산화막(4)의 밑에 두께 200Å의 제1 열산화막(5)이 생성되도록 한다. 이어 다결정 규소를 3,000Å의 두께로 적층한 패터닝하여 게이트 전극(6)을 형성한다. 열산화를 실시하여 게이트 전극(6) 표면에 700Å 정도의 제2 열산화막(7)을 형성하는데, 이 때 활성층(2)의 소스/드레인부 위의 제1 열산화막(3)은 활성층(2)의 채널부(100) 위의 제1 산화막(3)에 비하여 두께가 약 300~350Å 정도 두꺼워진다. 소스/드레인부(200)에 이온 주입을 하여, 고농도의 소스/드레인 영역과 저농도의 LDD 영역을 형성하고 구동회로 부분의 이온 주입을 한다. 그리고, 다결정 규소를 7,000Å 정도 증착하고 에치백(etch back)하여 게이트 전극(6) 옆면의 제2 열산화막(7)에 격벽(8)을 형성한다. 마지막으로 화소 부분의 이온을 주입한다.
제4도는 앞에서 설명한 바와 같이 본 발명의 구체적인 실시예에 따른 다결정 규소 박막 트랜지스터의 특성을 나타낸 그래프로서, 가로축은 게이트 전극에 인가된 게이트 전압을 나타내고 세로축은 소스-드레인 간 전류를 나타낸다. 여기에서 알 수 있는 바와 같이, 실선으로 나타낸 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터는 점선으로 나타낸 종래의 박막 트랜지스터에 비하여 ON 전류는 크게 변화하지 않으면서도 누설 전류가 줄어드는 것을 알 수 있다.
이와 같이 본 발명에서는 후 산화(post oxidation)를 통하여 게이트 절연층의 두께를 변화시킴으로써 드레인 접합부의 전기장을 낮추어 박막 트랜지스터의 누설전류를 감소하면서도, 기존의 LDD 공정에 비하여 그 형성 방법이 극히 간단하고 무엇보다도 ON 전류가 감소하지 않는다는 장점이 있다. 이 방법을 특히 측벽을 이용한 종래의 LDD 구조와 병행하여 사용하는 경우, 7,000Å 정도의 측벽을 가지고도 충분히 1~2㎛ 정도의 LDD 효과를 낼 수 있다는 효과가 있다.

Claims (10)

  1. 투명한 절연 기판 위에 다결정 규소로 활성층을 형성하는 제1공정, 상기 활성층 위에 산화 규소로 게이트 절연층을 형성하는 제2공정, 상기 게이트 절연층 위에 도전 물질로 게이트 전극을 형성하는 제3공정, 그리고 열산화를 실시하여 상기 게이트 전극을 산화함과 동시에 상기 게이트 전극 아래에 있지 않은 상기 활성층을 산화하여 상기 게이트 전극 아래의 상기 게이트 절연층 부분보다 사이 게이트 전극 아래에 있지 않은 상기 게이트 절연층 부분을 더 두껍게 만드는 제4공정을 포함하는 다결정 규소 박막 트랜지스터의 제조 방법.
  2. 제1항에서, 상기 제2 공정에서 상기 게이트 절연층은 상기 활성층을 열산화하여 형성하는 다결정 규소 박막 트랜지스터의 제조 방법.
  3. 제1항에서, 상기 제2 공정에서 상기 게이트 절연층은 두 층으로 형성하는 다결정 규소 박막 트랜지스터의 제조 방법.
  4. 제3항에서, 상기 제2 공정은, 상기 활성층 위에 CVD 방법으로 CVD 산화막을 형성하는 공정, 열산화를 실시하여 상기 CVD 산화막의 DKFOD에 열산화막을 형성하여 상기 열산화막 및 CVD 산화막의 두 층으로 된 상기 게이트 절연층을 형성하는 공정을 포함하는 다결정 규소 박막 트랜지스터의 제조 방법.
  5. 제4항에서, 상기 CVD 산화막은 200~1,000Å의 두께로 형성하는 다결정 규소 박막 트랜지스터의 제조 방법.
  6. 제4항 또는 제5항에서, 상기 열산화막은 500Å 이하의 두께로 형성하는 다결정 규소 박막 트랜지스터의 제조 방법.
  7. 제1항에서, 상기 제4 공정에서, 상기 게이트 전극이 산화되어 생기는 열산화막의 두께는 500~2,000Å인 다결정 규소 박막 트랜지스터의 제조 방법.
  8. 제7항에서, 상기 제4 공정에서 상기 활성층의 두꺼운 부분과 얇은 부분의 두께 차이가 300~350Å인 다결정 규소 박막 트랜지스터의 제조 방법.
  9. 투명한 절연 기판, 상기 기판 위에 다결정 규소로 형성되어 있으며 채널이 생성되는 활성층, 상기 활성층 위에 형성되어 있는 게이트 절연층, 상기 게이트 절연층 위에 형성되어 있는 게이트 전극, 그리고 상기 게이트 전극을 전체적으로 덮고 있는 산화막을 포함하며, 상기 게이트 절연층은 상기 게이트 전극 아래 부분이 나머지 부분보다 얇은 다결정 규소 박막 트랜지스터.
  10. 제9항에서, 상기 게이트 전극의 양 옆에 상기 산화막을 사이에 두고 형성되어 있는 격벽을 더 포함하는 다결정 규소 박막 트랜지스터.
KR1019950020786A 1995-07-14 1995-07-14 다결정 규소 박막 트랜지스터 및 그 제조 방법 KR0175390B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950020786A KR0175390B1 (ko) 1995-07-14 1995-07-14 다결정 규소 박막 트랜지스터 및 그 제조 방법
JP18376696A JPH0936380A (ja) 1995-07-14 1996-07-12 多結晶シリコン薄膜トランジスタおよびその製造方法
US08/680,062 US6124153A (en) 1995-07-14 1996-07-15 Method for manufacturing a polysilicon TFT with a variable thickness gate oxide
TW085110781A TW299504B (ko) 1995-07-14 1996-09-04

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020786A KR0175390B1 (ko) 1995-07-14 1995-07-14 다결정 규소 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970008500A KR970008500A (ko) 1997-02-24
KR0175390B1 true KR0175390B1 (ko) 1999-02-18

Family

ID=19420647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020786A KR0175390B1 (ko) 1995-07-14 1995-07-14 다결정 규소 박막 트랜지스터 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6124153A (ko)
JP (1) JPH0936380A (ko)
KR (1) KR0175390B1 (ko)
TW (1) TW299504B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW441112B (en) * 1999-03-16 2001-06-16 Sanyo Electric Co Method for making a thin film transistor
JP2001085686A (ja) * 1999-09-13 2001-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4776801B2 (ja) * 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
US6764942B2 (en) * 2002-11-29 2004-07-20 Macronix International Co., Ltd. Re-oxidation process of semiconductor device
JP3991883B2 (ja) * 2003-02-20 2007-10-17 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR100885910B1 (ko) * 2003-04-30 2009-02-26 삼성전자주식회사 게이트 적층물에 oha막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
EP1850374A3 (en) * 2006-04-28 2007-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
CN102097491B (zh) * 2009-12-15 2013-04-24 上海华虹Nec电子有限公司 Sonos及其制造方法
US8786815B2 (en) 2010-09-07 2014-07-22 Au Optronics Corporation Driving circuit and display panel having the same
CN102938405B (zh) * 2012-11-02 2016-03-23 上海华力微电子有限公司 一种B4-flash器件及其制作方法
CN104112710B (zh) * 2014-07-08 2017-01-18 深圳市华星光电技术有限公司 阵列基板的制作方法、阵列基板及液晶显示装置
CN108292685B (zh) * 2015-11-24 2020-10-30 夏普株式会社 半导体装置和半导体装置的制造方法
US10276679B2 (en) * 2017-05-30 2019-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920393A (en) * 1987-01-08 1990-04-24 Texas Instruments Incorporated Insulated-gate field-effect semiconductor device with doped regions in channel to raise breakdown voltage
JPS63177561A (ja) * 1987-01-19 1988-07-21 Sanyo Electric Co Ltd 半導体装置の製造方法
JPS63308962A (ja) * 1987-06-11 1988-12-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH04102375A (ja) * 1990-08-22 1992-04-03 Ricoh Co Ltd 薄膜トランジスタ
JPH04264862A (ja) * 1991-02-19 1992-09-21 Nippon Telegr & Teleph Corp <Ntt> トラヒック輻輳制御方式
JPH0567776A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 半導体装置の製造方法
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
US5602410A (en) * 1995-08-25 1997-02-11 Siemens Aktiengesellschaft Off-state gate-oxide field reduction in CMOS

Also Published As

Publication number Publication date
TW299504B (ko) 1997-03-01
KR970008500A (ko) 1997-02-24
US6124153A (en) 2000-09-26
JPH0936380A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
US5430320A (en) Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current
KR0175390B1 (ko) 다결정 규소 박막 트랜지스터 및 그 제조 방법
JP3762002B2 (ja) 薄膜トランジスタ、及び液晶表示装置
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US5710606A (en) LCD TFT having two layer region adjacent base region in which the layers have opposite conductivities and have two density gradients
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
US5658808A (en) Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
US5840602A (en) Methods of forming nonmonocrystalline silicon-on-insulator thin-film transistors
JPH07202217A (ja) Ldd型の多結晶シリコン薄膜トランジスタおよびその製造方法
US5693546A (en) Methods of forming thin film transistors having lightly-doped drain and source regions therein
KR0175408B1 (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
JP2733909B2 (ja) 薄膜トランジスタ及びその製造方法
KR100272272B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP3171673B2 (ja) 薄膜トランジスタ及びその製造方法
KR100328126B1 (ko) 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR20050071643A (ko) Tft, 액티브 매트릭스 디스플레이, 액티브 매트릭스디스플레이용 액티브 플레이트, 및 다결정 실리콘 채널tft 제조 방법
US5362661A (en) Method for fabricating thin film transistor
US6731352B2 (en) Method for fabricating liquid crystal display
US5751017A (en) Thin film transistor having double gate insulating layer
JP4100655B2 (ja) 薄膜トランジスタの製造方法
KR100502481B1 (ko) 액정표시장치용 박막트랜지스터 소자 및 그의 제조방법
JP3707318B2 (ja) 液晶表示装置およびその製造方法
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR970003742B1 (ko) 자기정열구조의 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 17