CN102097491B - Sonos及其制造方法 - Google Patents
Sonos及其制造方法 Download PDFInfo
- Publication number
- CN102097491B CN102097491B CN 200910201933 CN200910201933A CN102097491B CN 102097491 B CN102097491 B CN 102097491B CN 200910201933 CN200910201933 CN 200910201933 CN 200910201933 A CN200910201933 A CN 200910201933A CN 102097491 B CN102097491 B CN 102097491B
- Authority
- CN
- China
- Prior art keywords
- trap
- silicon nitride
- ono layer
- silica
- injection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种SONOS，阱(10)中具有轻掺杂区(11)；阱(10)的轻掺杂区(11)之上为ONO层(12)；ONO层(12)之上为多晶硅栅极(13)及其两侧的氮化硅侧墙(14)；氮化硅侧墙(14)两侧下方的阱(10)中具有轻掺杂漏注入区(15)；阱(10)中且在轻掺杂漏注入区(15)外侧具有源漏注入区(16)；所述多晶硅栅极(13)下方的ONO层(12)中的氧化硅(121a)的厚度小于氮化硅侧墙(14)下方的ONO层(12)中的氧化硅(121b)的厚度。本发明还公开了所述SONOS的制造方法。本发明SONOS器件保持了数据写入的能力不变，同时减小了组成阵列时的写入串扰影响。
Description
技术领域
本发明涉及一种NVM(non-volatile memory，非易失性存储器)，特别是涉及一种SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化硅-氮化硅-氧化硅-硅)。
背景技术
请参阅图1，这是一种传统的SONOS器件的剖面示意图。p阱10中具有n型轻掺杂区11，p阱10的n型轻掺杂区11之上为ONO(Oxide-Nitride-Oxide，氧化硅-氮化硅-氧化硅)层12。ONO层12具体包括位于下方的氧化硅121、位于中间的氮化硅122和位于上方的氧化硅123。ONO层12之上为多晶硅栅极13及其两侧的氮化硅侧墙14。氮化硅侧墙14两侧下方的p阱10中具有n型轻掺杂漏注入区15。p阱10中且在n型轻掺杂漏注入区15外侧具有n型漏注入区16。
将图1所示SONOS器件的各部分结构掺杂类型相反，也是可行的。
上述SONOS器件中，在多晶硅栅极13下方的氧化硅121厚度与氮化硅侧墙14下方的氧化硅121厚度完全相同。
对上述SONOS器件进行写入操作时，在多晶硅栅极13加正电压VPOS，在漏端16和p阱10加负电压VNEG，这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS-VNEG，电子发生F-N遂穿(Fowler-Nordheim tunneling，福勒-诺德海姆隧穿)，进入到氮化硅122并且被捕获。
请参阅图3，这是由图1所示SONOS器件所组成的存储器阵列的示意图，其中示意性地表示了四个SONOS器件T、A、B、C组成了2行×2列的阵列结构。当需要对阵列中第n行、第n列的SONOS器件T进行写入操作时，对第n行的字线(word line)WL_n加正电压VPOS，对其他行如第n+1行的字线WL_n+1加负电压VNEG；对第n列的位线(bit line)BL_n加负电压VNEG，对其他列如第n+1列的位线BL_n+1加正电压VBL；对所有SONOS存储单元的阱加负电压VNEG；对所有SONOS存储单元的源极SRC浮接(floating)。
对SONOS器件T而言，其多晶硅栅极即字线WL_n加正电压VPOS，其漏端即位线BL_n加负电压VNEG，完成写入操作。
对SONOS器件A而言，其与目标存储单元T同行不同列，其多晶硅栅极即字线WL_n加正电压VPOS，其漏端即位线BL_n+1加正电压VBL。VBL和VPOS的电压差很小，VBL不能使位于多晶硅下方的沟道中的电子发生F-N隧穿，即VBL电压保护住SONOS器件A不被进行写入操作。
对SONOS器件C而言，其与目标存储单元T同列不同行，其多晶硅栅极即字线WL_n+1加负电压VNEG，其漏端即位线BL_n加负电压VNEG，各个端口都是同样的负电压VNEG，使得SONOS器件C不会被发生写入操作。
对SONOS器件B而言，其与目标存储单元T既不同行也不同列，其多晶硅栅极即字线WL_n+1加负电压VNEG，其漏端即位线BL_n+1加正电压VBL。VNEG电压导致SONOS器件B的沟道不能被开启，在漏端和多晶硅栅极之间存在VNEG-VBL的负电压，该电压差使得漏端的轻掺杂漏注入(LDD)区中的空穴发生隧穿进入到ONO层中的氮化物存储介质，发生写入串扰。如果原本SONOS器件B也处于写入状态，那进入的空穴将中和掉原本的电子，使写入的存储效果变差，数据的保持能力也变差。
图1所示的SONOS器件的制造方法包括如下步骤：
第1步，在p阱10中以离子注入工艺注入n型杂质，例如磷、砷、锑等，从而在p阱10中形成n型轻掺杂区11；
第2步，在硅片表面依次淀积氧化硅121、氮化硅122、氧化硅123，以光刻和刻蚀工艺形成ONO层12；
第3步，在硅片表面淀积一层多晶硅，以光刻和刻蚀工艺形成多晶硅栅极13，在剖视图上其宽度小于ONO层12的宽度；
第4步，在硅片表面淀积一层氮化硅，反刻该层氮化硅，从而在ONO层12之上且在多晶硅栅极13两侧形成氮化硅侧墙14；
第5步，在氮化硅侧墙14两侧下方的p阱10中以离子注入工艺注入n型杂质，形成n型轻掺杂漏注入区15；
第6步，在p阱10中且在n型轻掺杂漏注入区15外侧以离子注入工艺注入n型杂质，形成n型源漏注入区16，作为SONOS器件的源极、漏极。
将上述各步骤中各结构的掺杂类型相反，也是可行的。
发明内容
本发明所要解决的技术问题是提供一种SONOS器件的新结构，这种SONOS器件组成存储器阵列后，可以减小存储单元之间的串扰问题。
为解决上述技术问题，本发明SONOS器件为：阱10中具有轻掺杂区11；阱10的轻掺杂区11之上为ONO层12；ONO层12包括位于下方的第一氧化硅121、位于中间的氮化硅122和位于上方的第二氧化硅123；ONO层12之上为多晶硅栅极13及其两侧的氮化硅侧墙14；氮化硅侧墙14两侧下方的阱10中具有轻掺杂漏注入区15；阱10中且在轻掺杂漏注入区15外侧具有源漏注入区16；本发明的创新之处在于，多晶硅栅极13下方的ONO层12中的第一氧化硅121a的厚度小于氮化硅侧墙14下方的ONO层12中的第一氧化硅121b的厚度。
上述SONOS器件中，阱10为p型；轻掺杂区11、轻掺杂漏注入区15、源漏注入区16为n型。
或者，上述SONOS器件中，阱10为n型；轻掺杂区11、轻掺杂漏注入区15、源漏注入区16为p型。
上述SONOS器件的制造方法包括如下步骤：
第1步，在p阱10中以离子注入工艺注入n型杂质，从而在p阱10中形成n型轻掺杂区11；
第2步，在硅片表面依次淀积第一氧化硅121、氮化硅122、第二氧化硅123，以光刻和刻蚀工艺形成ONO层12；
第3步，在硅片表面淀积一层多晶硅，以光刻和刻蚀工艺形成多晶硅栅极13，在剖视图上其宽度小于ONO层12的宽度；
第4步，在ONO层12两侧下方的p阱10中以离子注入工艺注入n型杂质，形成n型轻掺杂离子注入区15；
第5步，在硅片表面淀积一层氮化硅，反刻该层氮化硅，从而在ONO层12之上且在多晶硅栅极13两侧形成氮化硅侧墙14；
第6步，以热氧化生长工艺使氮化硅侧墙14两侧下方的硅向内生长氧化硅，从而使氮化硅侧墙14下方的ONO层12最下方的第一氧化硅121b的厚度比多晶硅栅极13下方的ONO层12最下方的第一氧化硅121a的厚度更厚；
第7步，在p阱10中且在n型轻掺杂漏注入区15外侧以离子注入工艺注入n型杂质，形成n型源漏注入区16，作为SONOS器件的源极、漏极。
上述方法各步骤中，离子注入类型相反，所形成的各部分结构掺杂类型相反，也是完全可行的。
本发明SONOS器件保持了数据写入的能力不变，同时减小了组成阵列时的写入串扰影响。
附图说明
图1是现有的SONOS器件的剖面结构示意图；
图2是本发明SONOS器件的剖面结构示意图；
图3是SONOS器件作为存储单元，所组成的存储器阵列的示意图。
图中附图标记说明：
10为p阱；11为n型轻掺杂区；12为ONO层；121为氧化硅；121a为多晶硅栅极下方的ONO层的最下方氧化硅层；121b为氮化硅侧墙下方的ONO层的最下方氧化硅层；122为氮化硅；123为氧化硅；13为多晶硅栅极；14为氮化硅侧墙；15为n型轻掺杂漏注入区；16为源漏注入区。
具体实施方式
请参阅图2，本发明SONOS器件的剖视结构为：p阱10中具有n型轻掺杂区11；p阱10的n型轻掺杂区11之上为ONO层12；ONO层12自下而上包括氧化硅121、氮化硅122和氧化硅123；ONO层12之上为多晶硅栅极13及其两侧的氮化硅侧墙14；氮化硅侧墙14两侧下方的p阱10中具有n型轻掺杂漏注入区15；p阱10中且在n型轻掺杂漏注入区15外侧具有n型源漏注入区16；本发明的创新之处在于，多晶硅栅极13下方的ONO层12中的氧化硅121a的厚度小于氮化硅侧墙14下方的ONO层12中的氧化硅121b的厚度。
上述SONOS器件中，也可以将阱10变为n型；轻掺杂区11、轻掺杂漏注入区15、源漏注入区16变为p型。
本发明所述SONOS器件中，ONO层12中的氧化硅121厚度不再保持均匀，在多晶硅栅极13下方的氧化硅121a厚度＜在氮化硅侧墙14下方的氧化硅121b厚度。
本发明所述SONOS器件在写入操作时，在多晶硅栅极13端偏置正电压VPOS，在漏端16和阱端10偏置负电压VNEG，如此就形成从多晶硅栅极13下方的沟道区域(即轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS-VNEG，电子发生F-N遂穿进入到ONO层12中的氮化硅122并且被捕获。由于整个隧穿是发生在多晶硅栅极13的正下方，所以整个写入操作基本上由沟道的长度决定，这和图1所示的传统SONOS器件几乎完全一样，所以本发明SONOS器件仍然能保持同样的数据写入能力。
请参阅图3，当本发明所述SONOS器件组成的存储器阵列时，与目标存储单元T既不同行也不同列的SONOS器件B的在漏端和多晶硅栅极之间存在VNEG-VBL的负电压(串扰电压)。该串扰电压仍然使SONOS器件B的漏端16的轻掺杂漏注入区15中的空穴发生隧道穿越进入到ONO层12中的氮化硅存储介质122。但是由于轻掺杂漏注入区15上方的氧化硅121b(即氮化硅侧墙14下方的ONO层12中最下方的氧化硅121b)厚度变得很大，所以轻掺杂漏注入区15中的空穴穿越氧化硅121b的几率变得很小，大大减小了写入串扰的影响，极好的改善了该器件的存储效果和数据保持能力。
本发明SONOS器件的制造方法包括如下步骤：
第1步，在p阱10中以离子注入工艺注入n型杂质，从而在p阱10中形成n型轻掺杂区11。
第2步，在硅片表面依次淀积氧化硅121、氮化硅122、氧化硅123，以光刻和刻蚀工艺形成ONO层12。
第3步，在硅片表面淀积一层多晶硅，以光刻和刻蚀工艺形成多晶硅栅极13，在剖视图上其宽度小于ONO层12的宽度。
第4步，在ONO层12两侧下方的p阱10中以轻掺杂漏注入(LDD)工艺注入n型杂质，形成n型轻掺杂漏注入区15。
第5步，在硅片表面淀积一层氮化硅，反刻该层氮化硅，从而在ONO层12之上且在多晶硅栅极13两侧形成氮化硅侧墙14。
第6步，以热氧化生长工艺处理硅片，使氮化硅侧墙14两侧下方的硅向内生长氧化硅。更具来说，是使ONO层12侧壁与硅片所形成的直角处的硅向ONO层12下方生长氧化硅。从而使氮化硅侧墙14下方的ONO层12最下方的氧化硅121b的厚度比多晶硅栅极13下方的ONO层12最下方的氧化硅121a的厚度更厚。
这一步热氧化生长可以是湿氧氧化工艺，即有水汽参与的氧化工艺，也可以是干法热氧化工艺。这一步会导致硅片表面也生长一层氧化硅，可以通过湿法腐蚀工艺去除硅片表面所生长的氧化硅。
第7步，在p阱10中且在n型轻掺杂漏注入区15外侧以离子注入工艺注入n型杂质，形成两个n型源漏注入区16，分别作为SONOS器件的源极、漏极。
上述方法各步骤中离子注入类型均改为p型，所形成的各部分结构掺杂类型相反，也是本发明的另一种实施例。
上述方法第3步和第5步之间，还可以增加一步，以热氧化生长工艺使多晶硅栅极13的侧壁生长一层氧化硅(未图示)，该层氧化硅一方面使多晶硅栅极13的角落由较为锐利的边缘变为较为柔和的边缘，另一方面作为多晶硅栅极13和氮化硅侧墙14之间的隔离层。
综上所述，本发明提供了一种SONOS及其制造方法，在保持原有SONOS结构写入能力的同时，减小了组成存储器阵列的写入串扰问题。
Claims (7)
1.一种SONOS，其结构为：阱(10)中具有轻掺杂区(11)；阱(10)的轻掺杂区(11)之上为ONO层(12)；ONO层(12)包括位于下方的第一氧化硅(121)、位于中间的氮化硅(122)和位于上方的第二氧化硅(123)；ONO层(12)之上为多晶硅栅极(13)及其两侧的氮化硅侧墙(14)；氮化硅侧墙(14)两侧下方的阱(10)中具有轻掺杂漏注入区(15)；阱(10)中且在轻掺杂漏注入区(15)外侧具有源漏注入区(16)；其特征是，所述多晶硅栅极(13)下方的ONO层(12)中的第一氧化硅(121a)的厚度小于氮化硅侧墙(14)下方的ONO层(12)中的第一氧化硅(121b)的厚度。
2.根据权利要求1所述的SONOS，其特征是，所述阱(10)为p型；所述轻掺杂区(11)、轻掺杂漏注入区(15)、源漏注入区(16)为n型。
3.根据权利要求1所述的SONOS，其特征是，所述阱(10)为n型；轻掺杂区(11)、轻掺杂漏注入区(15)、源漏注入区(16)为p型。
4.如权利要求1所述的SONOS的制造方法，其特征是，包括如下步骤：
第1步，在p阱(10)中以离子注入工艺注入n型杂质，从而在p阱(10)中形成n型轻掺杂区(11)；
第2步，在硅片表面依次淀积第一氧化硅(121)、氮化硅(122)、第二氧化硅(123)，以光刻和刻蚀工艺形成ONO层(12)；
第3步，在硅片表面淀积一层多晶硅，以光刻和刻蚀工艺形成多晶硅栅极(13)，其宽度小于ONO层(12)的宽度；
第4步，在ONO层(12)两侧下方的p阱(10)中以离子注入工艺注入n型杂质，形成n型轻掺杂离子注入区(15)；
第5步，在硅片表面淀积一层氮化硅，反刻该层氮化硅，从而在ONO层(12)之上且在多晶硅栅极(13)两侧形成氮化硅侧墙(14)；
第6步，以热氧化生长工艺使氮化硅侧墙(14)两侧下方的硅向内生长氧化硅，从而使氮化硅侧墙(14)下方的ONO层(12)最下方的第一氧化硅(121b)的厚度比多晶硅栅极(13)下方的ONO层(12)最下方的第一氧化硅(121a)的厚度更厚；
第7步，在p阱(10)中且在n型轻掺杂漏注入区(15)外侧以离子注入工艺注入n型杂质，形成n型源漏注入区(16)，作为SONOS器件的源极、漏极。
5.根据权利要求4所述的SONOS的制造方法，其特征是，所述阱(10)改为n型；轻掺杂区(11)、轻掺杂漏注入区(15)、源漏注入区(16)改为p型；所述方法各步骤中离子注入类型均改为p型。
6.根据权利要求4所述的SONOS的制造方法，其特征是，所述方法第3步和第5步之间还增加一步，以热氧化生长工艺使多晶硅栅极(13)的侧壁生长一层氧化硅。
7.根据权利要求4所述的SONOS的制造方法，其特征是，所述方法第6步中，所述热氧化生长工艺为湿氧氧化工艺或干法热氧化工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910201933 CN102097491B (zh) | 2009-12-15 | 2009-12-15 | Sonos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910201933 CN102097491B (zh) | 2009-12-15 | 2009-12-15 | Sonos及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102097491A CN102097491A (zh) | 2011-06-15 |
| CN102097491B true CN102097491B (zh) | 2013-04-24 |
Family
ID=44130461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910201933 Active CN102097491B (zh) | 2009-12-15 | 2009-12-15 | Sonos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102097491B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8431461B1 (en) * | 2011-12-16 | 2013-04-30 | Lam Research Corporation | Silicon nitride dry trim without top pulldown |
| CN103681500B (zh) * | 2012-09-12 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN102938405B (zh) * | 2012-11-02 | 2016-03-23 | 上海华力微电子有限公司 | 一种B4-flash器件及其制作方法 |
| CN104992943B (zh) * | 2015-05-25 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的制作工艺方法 |
| CN106409832B (zh) * | 2016-09-30 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
| CN110112065A (zh) * | 2019-05-10 | 2019-08-09 | 德淮半导体有限公司 | 半导体器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058826A (ja) * | 1998-08-17 | 2000-02-25 | Nkk Corp | 半導体装置及びその製造方法 |
| US6124153A (en) * | 1995-07-14 | 2000-09-26 | Samsung Electronics Co., Ltd. | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide |
-
2009
- 2009-12-15 CN CN 200910201933 patent/CN102097491B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124153A (en) * | 1995-07-14 | 2000-09-26 | Samsung Electronics Co., Ltd. | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide |
| JP2000058826A (ja) * | 1998-08-17 | 2000-02-25 | Nkk Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102097491A (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717860B1 (en) | Method of erasing non-volatile semiconductor memory device and such non-volatile semiconductor memory device | |
| US6949788B2 (en) | Nonvolatile semiconductor memory device and method for operating the same | |
| JP4810712B2 (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
| JP4923321B2 (ja) | 不揮発性半導体記憶装置の動作方法 | |
| KR101004213B1 (ko) | 반도체 장치 | |
| CN101604706B (zh) | 集成电路存储单元及非易失性存储单元 | |
| US6977209B2 (en) | Method of manufacturing non-volatile semiconductor memory device and method for controlling same | |
| US6301155B1 (en) | Non-volatile semiconductor memory device and method of reading same | |
| CN102097491B (zh) | Sonos及其制造方法 | |
| US7292478B2 (en) | Non-volatile memory including charge-trapping layer, and operation and fabrication of the same | |
| KR100842401B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP4572500B2 (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
| US7813180B2 (en) | Non-volatile memory devices and methods of operating the same | |
| US7838923B2 (en) | Lateral pocket implant charge trapping devices | |
| US7336539B2 (en) | Method of operating flash memory cell | |
| JP2006222367A (ja) | 不揮発性半導体メモリ装置、駆動方法、及び製造方法 | |
| US6501681B1 (en) | Using a low drain bias during erase verify to ensure complete removal of residual charge in the nitride in sonos non-volatile memories | |
| TWI607529B (zh) | 非揮發性靜態隨機存取記憶體記憶胞、及非揮發性半導體記憶裝置 | |
| KR101188551B1 (ko) | 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법 | |
| US20070252190A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
| CN108269808A (zh) | Sonos器件及其制造方法 | |
| US7008846B2 (en) | Non-volatile floating gate memory cell with floating gates formed as spacers, and an array thereof, and a method of manufacturing | |
| JP2010040634A (ja) | 半導体装置およびその製造方法 | |
| JP4654936B2 (ja) | 不揮発性半導体記憶装置および、その動作方法 | |
| JP2008205187A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131219 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131219 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |