CN110112065A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110112065A CN110112065A CN201910389305.9A CN201910389305A CN110112065A CN 110112065 A CN110112065 A CN 110112065A CN 201910389305 A CN201910389305 A CN 201910389305A CN 110112065 A CN110112065 A CN 110112065A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- semiconductor devices
- forming method
- technique
- oxic horizon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 27
- 238000007254 oxidation reaction Methods 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明技术方案公开了一种半导体器件及其形成方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成栅极氧化层结构，所述栅极氧化层结构的边缘区域厚度大于中间区域厚度；在所述栅极氧化层上形成栅极。本发明提高了MOS晶体管的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体芯片朝向更高的器件密度、高集成度方向发展。因此，半导体器件的尺寸也随之不断减小。其中，MOS晶体管尺寸在减小的过程中，其包含的栅氧化层的厚度也在不断变薄。
由于栅氧化层在集成电路中起着重要作用，因此在集成电路制造业中栅氧化层完整性的控制非常重要。
目前MOS晶体管的阈值电压、驱动能力以及耐压等基本特性是与器件的沟道长度、栅极氧化层的厚度以及源漏极掺杂浓度等条件密切相关，因此栅极氧化层厚度的变薄，导致了MOS晶体管的耐压能力变低、尤其是源漏极间的耐压能力变差，容易发生击穿，降低了MOS晶体管的可靠性。
发明内容
本发明技术方案要解决的技术问题是：针对现有MOS晶体管尺寸不断减小过程中，栅氧化层的厚度也不断变薄，致使源漏极间的耐压能力变差，容易击穿的缺陷，提供一种半导体器件及其形成方法，提高了MOS晶体管的可靠性。
为解决上述技术问题，本发明技术方案提供一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成栅极氧化层结构，所述栅极氧化层结构的边缘区域厚度大于中间区域厚度；在所述栅极氧化层上形成栅极。
可选的，所述栅极氧化层结构的材料为二氧化硅。
可选的，所述栅极氧化层结构的边缘区域厚度比中间区域厚度厚
可选的，形成栅极氧化层结构的步骤包括：在所述半导体衬底上形成第一栅氧化层；在所述第一栅氧化层上形成光刻胶层；图案化所述光刻胶层，形成开口图形，所述开口图形对应所述第一栅氧化层中间区域；以光刻胶层为掩膜，沿所述开口图形刻蚀所述第一栅氧化层至露出所述半导体衬底，形成开口；去除所述光刻胶层后，在所述第一栅氧化层和所述开口内的半导体衬底上形成第二栅氧化层。
可选的，形成所述第一栅氧化层的工艺为原位蒸汽氧化工艺或干氧氧化工艺。
可选的，刻蚀所述第一栅氧化层的工艺为干法刻蚀工艺。
可选的，形成所述第二栅氧化层的工艺为原位蒸汽氧化工艺。
可选的，形成栅极氧化层结构的步骤包括：在所述半导体衬底上形成第一栅氧化层；在所述第一栅氧化层上形成掩膜层；在所述掩膜层上形成光刻胶层；图案化所述光刻胶层，图案化后的所述光刻胶层覆盖所述掩膜层中间区域；以光刻胶层为掩膜，刻蚀去除所述掩膜层的边缘区域至露出所述第一栅氧化层；去除所述光刻胶层后，在所述第一栅氧化层和所述掩膜层上形成第二栅氧化层；依次去除所述掩膜层上的所述第二栅氧化层及剩余所述掩膜层。
可选的，形成所述第一栅氧化层的工艺为原位蒸汽氧化工艺。
可选的，形成所述第二栅氧化层的工艺为原位蒸汽氧化工艺或干氧氧化工艺。
可选的，所述掩膜层的材料为氮化硅。
可选的，刻蚀去除所述掩膜层的边缘区域的工艺为干法刻蚀工艺。
可选的，去除所述掩膜层上的所述第二栅氧化层的工艺为干法刻蚀工艺。
可选的，去除剩余所述掩膜层的工艺为湿法刻蚀工艺。
通过上述的形成方法得到的半导体器件，包括：半导体衬底；栅极氧化层结构，位于所述半导体衬底上，所述栅极氧化层结构的边缘区域厚度大于中间区域厚度；栅极，位于所述栅极氧化层结构上。
与现有技术相比，本发明技术方案具有以下有益效果：形成的栅极氧化层结构边缘区域厚度大于中间区域厚度，即通过保持栅极氧化层结构中间区域的厚度与现有一致，仅将沟道方向上栅极氧化层结构两端的厚度增加，厚度越厚，则耐压能力越强，而中间区域的厚度不变则能够保持器件的开启电压不变。因此本发明技术方案可以提高器件源漏极之间的耐压能力，并且能保持较好的电流驱动能力。
附图说明
图1至图3是半导体器件形成过程中各步骤对应的结构示意图；
图4至图6是本发明半导体器件形成过程中各步骤对应的结构示意图；
图7至图9是本发明制作半导体器件过程中形成栅极氧化层结构的第一实施例各步骤对应的结构示意图；
图10至图14是本发明制作半导体器件过程中形成栅极氧化层结构的第二实施例各步骤对应的结构示意图。
具体实施方式
目前，由于MOS晶体管的尺寸越做越小，使得栅氧化层的厚度也越做越薄，在刻蚀过程中会对栅氧化层侧面造成损伤，虽然在后续形成侧墙时能填充损伤部，但是由于材料不同，填充部分的致密性和均匀性都会受到影响，源漏极间的耐压能力变差，栅极边缘接近源漏极的区域易发生击穿现象，导致MOS晶体管的可靠性降低。
图1至图3是半导体器件形成过程中各步骤对应的结构示意图。参照图1，提供半导体衬底100；在所述半导体衬底100上形成栅氧化层102；在所述栅氧化层102上形成栅极层103。
如图2所示，在所述栅极层103上形成光刻胶层(未示出)；采用光刻显影工艺，在所述光刻胶层上定义出栅极图形；以所述光刻胶层为掩膜，刻蚀所述栅极层103和所述栅氧化层102至露出所述半导体衬底100，形成栅极103a。
如图3所示，在所述栅极103a和刻蚀后的所述栅氧化层102两侧形成侧墙104。
发明人经过研究发现，在刻蚀形成栅极过程中，由于栅氧化层越来越薄，刻蚀载体很容易将栅极下方的栅氧化层边缘区域过刻掉；后续虽然可通过形成侧墙时将缺损部分填充完整，但是由于材料、工艺等不同会造成填充部分的均匀性、致密性变差，进而导致源漏极间的耐压性变差，容易发生击穿。针对上述问题，形成一种栅极氧化层结构，所述栅极氧化层结构边缘区域厚度大于中间区域厚度，在刻蚀过程中防止栅极下方的栅极氧化层结构边缘区域被刻蚀去除，避免源漏极之间的耐压能力差的问题，同时保持较好的电流驱动能力。
下面结合实施例和附图对本发明技术方案进行详细说明。
图4至图6是本发明半导体器件形成过程中各步骤对应的结构示意图。如图4所示，提供半导体衬底200；在所述半导体衬底200上形成栅极氧化层结构202，在沿沟道方向上所述栅极氧化层结构202的边缘区域厚度大于中间区域厚度。
本实施例中，所述半导体衬底200的材料可以是硅、锗，还可以是绝缘体上硅、硅锗等半导体材料。所述半导体衬底200内包含隔离结构(未示出)，以隔离出有源区。
本实施例中，所述栅极氧化层结构202的中间区域对应沟道的中间区域，而所述栅极氧化层结构202的边缘区域则对应沟道的边缘区域。
本实施例中，所述栅极氧化层结构202的材料为二氧化硅。形成工艺为原位蒸汽氧化工艺(ISSG，in-situ steam generation)或干氧氧化工艺。
本实施例中，所述栅极氧化层结构202的边缘区域厚度与中间区域厚度的差值可以为
如图5所示，在所述栅极氧化层结构202上形成栅极203。
本实施例中，形成所述栅极的过程为：在所述半导体衬底200上形成栅极层，且所述栅极层覆盖所述栅极氧化层结构202；然后，在所述栅极层上形成光刻胶层；对所述光刻胶层进行光刻工艺，即曝光显影，形成栅极图形；以所述光刻胶层为掩膜，刻蚀所述栅极层至露出所述半导体衬底200，形成栅极203，所述栅极203位置与所述栅极氧化层结构202位置对应。
本实施例中，所述栅极203的材料为多晶硅。
本实施例中，形成栅极层的工艺为化学气相沉积工艺或炉管工艺。刻蚀栅极层形成栅极203的工艺为干法刻蚀工艺。
如图6所示，在所述栅极203和所述栅极氧化层结构202两侧形成侧墙204。
本实施例中，所述侧墙204的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
本实施例中，形成所述侧墙204的具体工艺如下：用化学气相沉积法或物理气相沉积法在所述半导体衬底200上、所述栅极氧化层结构202侧壁及所述栅极203侧壁和顶部形成侧墙层；然后，采用干法刻蚀所述侧墙层至露出所述半导体衬底200及栅极203顶面，形成侧墙204。
在其他实施例中，在形成所述侧墙204之前，在所述栅极203两侧的所述半导体衬底200内形成轻掺杂区(未示出)。
在形成所述侧墙204之后，在所述栅极203和所述侧墙204两侧的所述半导体衬底200内形成源漏极，所述源漏极的深度大于所述轻掺杂区。
上述实施例形成的半导体器件，包括：半导体衬底200；栅极氧化层结构202，位于所述半导体衬底200上，所述栅极氧化层结构202的边缘区域厚度大于中间区域厚度；栅极203，位于所述栅极氧化层结构202上。
以下结合实施例详细说明本发明半导体器件形成方法中，形成边缘区域厚度大于中间区域厚度的栅极氧化层结构的具体实施。
图7至图9是本发明制作半导体器件过程中形成栅极氧化层结构的第一实施例各步骤对应的结构示意图。
如图7所示，提供半导体衬底200；在所述半导体衬底200上形成第一栅氧化层2020；在所述第一栅氧化层2020上形成光刻胶层2030。
本实施例中，形成所述第一栅氧化层2020的工艺原位蒸汽氧化工艺或干氧氧化工艺。相比而言，ISSG的生长致密性和均匀度都比较好，因而采用ISSG可以减少栅氧化层缺陷。除了采用ISSG形成第一栅氧化层2020之外，由于在后续工艺中，第一栅氧化层2020部分会被去除，部分会被第二栅氧化层覆盖，因此也可以不考虑第一栅氧化层的缺陷，采用其它如干氧氧化工艺形成。
本实施例中，所述第一栅氧化层2020的材料为二氧化硅。厚度为
本实施例中，形成所述光刻胶层2030的工艺为旋涂工艺。
如图8所示，图案化所述光刻胶层2030，形成开口图形，所述开口图形对应所述第一栅氧化层202中间区域；以图案化后的光刻胶层2030为掩膜，沿所述开口图形刻蚀所述第一栅氧化层2020至露出所述半导体衬底200，形成开口。
本实施例中，刻蚀所述第一栅氧化层2020的工艺为干法刻蚀工艺。所述干法刻蚀工艺采用的气体可以是氟化物，例如CF4等。
所述第一栅氧化层202中间区域对应沟道的中间区域。
如图9所述，去除所述光刻胶层2030；在所述第一栅氧化层202和所述开口内的半导体衬底200上形成第二栅氧化层2040，所述第一栅氧化层2020与所述第二栅氧化层2040构成栅极氧化层结构202。
本实施例中，形成所述第二栅氧化层2040的工艺为原位蒸汽氧化工艺。由于ISSG生长致密性和均匀度较好，因此采用ISSG可以减少第二栅氧化层2040的缺陷。
本实施例中，所述第二栅氧化层2040的材料为二氧化硅。所述开口内的半导体衬底200上的第二栅氧化层2040厚度为需要说明的是，在形成第二栅氧化层2040时，由于边缘区域已经形成有第一栅氧化层2020，因而第二次生长的栅氧化层即第二栅氧化层2040在中间区域会比边缘区域长得厚，但整体而言，边缘区域的栅氧化层比中间区域的栅氧化层厚，即边缘区域的第一栅氧化层和第二栅氧化层的厚度之和大于中间区域的第二栅氧化层。值得注意的是，边缘区域的栅氧化层与中间区域的栅氧化层的厚度差值应适当，若厚度差值太小，则不能有效提高源漏间的耐压；若厚度差值太大，则需要第一道生长工艺形成的第一栅氧化层长得较厚，这样会降低产率(throughput)。在本实施例的工艺节点中，厚度差值可以设定为 这个差值可以达到预期效果。
本实施例中，去除所述光刻胶层2030的工艺为灰化工艺。
图10至图14是本发明制作半导体器件过程中形成栅极氧化层结构的第二实施例各步骤对应的结构示意图。
如图10所示，提供半导体衬底200；在所述半导体衬底200上形成第一栅氧化层3020；在所述第一栅氧化层3020上形成掩膜层3030。
本实施例中，形成所述第一栅氧化层3020的工艺原位蒸汽氧化工艺。由于ISSG生长致密性和均匀度较好，因此采用ISSG可以减少第一栅氧化层3020的缺陷。
本实施例中，所述第一栅氧化层3020的材料为二氧化硅。厚度为
本实施例中，所述掩膜层3030的材料可以例如为氮化硅，厚度为
如图11所示，在所述掩膜层上形成光刻胶层3040；图案化所述光刻胶层3040，图案化后的所述光刻胶层覆盖所述掩膜层3030中间区域；以所述光刻胶层3040为掩膜，刻蚀去除所述掩膜层3030的边缘区域至露出所述第一栅氧化层3020。
本实施例中，形成所述光刻胶层3040的工艺为旋涂工艺。
本实施例中，所述掩膜层3030中间区域对应沟道的中间区域。
本实施例中，刻蚀去除所述掩膜层3030的边缘区域的工艺为干法刻蚀工艺，所述干法刻蚀工艺采用的气体可以是氟化物，例如CF4等。
如图12所示，去除所述光刻胶层3040；在所述第一栅氧化层3020和所述掩膜层3030上形成第二栅氧化层3050。
本实施例中，去除所述光刻胶层2030的工艺为灰化工艺。
本实施例中，形成所述第二栅氧化层3050的工艺为原位蒸汽氧化工艺或干氧氧化工艺。相比而言，ISSG的生长致密性和均匀度都比较好，因而采用ISSG可以减少栅氧化层缺陷。除了采用ISSG形成第二栅氧化层3050之外，由于后续工艺中，第二栅氧化层3050仅保留形成在边缘区域的部分，对氧化层的致密性要求不高，因此也可以不考虑第二栅氧化层的缺陷，采用其它如干氧氧化工艺形成。
本实施例中，所述第二栅氧化层3050的材料为二氧化硅。所述第二栅氧化层3050厚度为
如图13所示，去除所述掩膜层3030上的所述第二栅氧化层3050，保留所述第一栅氧化层3020上的所述第二栅氧化层3050a。
所述第一栅氧化层3020上的所述第二栅氧化层3050a位置与沟道的边缘区域对应。
本实施例中，去除所述掩膜层3030上的所述第二栅氧化层3050的工艺为干法刻蚀工艺，采用的气体可以为氟化物。
如图14所示，去除所述掩膜层3030；所述第一栅氧化层3020与位于所述第一栅氧化层3020边缘上的所述第二栅氧化层3050a构成栅极氧化层结构202。边缘区域的栅氧化层与中间区域的栅氧化层厚度差值为即边缘区域的第一栅氧化层和第二栅氧化层的厚度之和比中间区域的第一栅氧化层的厚度大
本实施例中，去除所述掩膜层3030的工艺为湿法刻蚀工艺。采用的刻蚀溶液为浓度是86％的磷酸(H3PO4)，刻蚀温度为155℃～165℃。
所述湿法刻蚀的反应公式如下：
Si3N4+4H3PO4+12H2O→3Si(OH)4+4NH4H2PO4
本发明虽然已以较佳实施方式公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施方式所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成栅极氧化层结构，所述栅极氧化层结构的边缘区域厚度大于中间区域厚度；
在所述栅极氧化层上形成栅极。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极氧化层结构的材料为二氧化硅。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述栅极氧化层结构的边缘区域厚度比中间区域厚度厚
4.如权利要求1所述的半导体器件的形成方法，其特征在于，形成栅极氧化层结构的步骤包括：
在所述半导体衬底上形成第一栅氧化层；
在所述第一栅氧化层上形成光刻胶层；
图案化所述光刻胶层，形成开口图形，所述开口图形对应所述第一栅氧化层中间区域；
以光刻胶层为掩膜，沿所述开口图形刻蚀所述第一栅氧化层至露出所述半导体衬底，形成开口；
去除所述光刻胶层后，在所述第一栅氧化层和所述开口内的半导体衬底上形成第二栅氧化层。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，形成所述第一栅氧化层的工艺为原位蒸汽氧化工艺或干氧氧化工艺。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，刻蚀所述第一栅氧化层的工艺为干法刻蚀工艺。
7.如权利要求4所述的半导体器件的形成方法，其特征在于，形成所述第二栅氧化层的工艺为原位蒸汽氧化工艺。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，形成栅极氧化层结构的步骤包括：
在所述半导体衬底上形成第一栅氧化层；
在所述第一栅氧化层上形成掩膜层；
在所述掩膜层上形成光刻胶层；
图案化所述光刻胶层，图案化后的所述光刻胶层覆盖所述掩膜层中间区域；
以光刻胶层为掩膜，刻蚀去除所述掩膜层的边缘区域至露出所述第一栅氧化层；
去除所述光刻胶层后，在所述第一栅氧化层和所述掩膜层上形成第二栅氧化层；
依次去除所述掩膜层上的所述第二栅氧化层及剩余所述掩膜层。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，形成所述第一栅氧化层的工艺为原位蒸汽氧化工艺。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，形成所述第二栅氧化层的工艺为原位蒸汽氧化工艺或干氧氧化工艺。
11.如权利要求8所述的半导体器件的形成方法，其特征在于，所述掩膜层的材料为氮化硅。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，刻蚀去除所述掩膜层的边缘区域的工艺为干法刻蚀工艺。
13.如权利要求11所述的半导体器件的形成方法，其特征在于，去除所述掩膜层上的所述第二栅氧化层的工艺为干法刻蚀工艺。
14.如权利要求11所述的半导体器件的形成方法，其特征在于，去除剩余所述掩膜层的工艺为湿法刻蚀工艺。
15.一种半导体器件，其特征在于，包括：
半导体衬底；
栅极氧化层结构，位于所述半导体衬底上，所述栅极氧化层结构的边缘区域厚度大于中间区域厚度；
栅极，位于所述栅极氧化层结构上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910389305.9A CN110112065A (zh) | 2019-05-10 | 2019-05-10 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910389305.9A CN110112065A (zh) | 2019-05-10 | 2019-05-10 | 半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110112065A true CN110112065A (zh) | 2019-08-09 |
Family
ID=67489343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910389305.9A Pending CN110112065A (zh) | 2019-05-10 | 2019-05-10 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110112065A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164537A (ja) * | 2000-11-29 | 2002-06-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| CN1983630A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | Mos场效应管及其制作方法 |
| CN101447432A (zh) * | 2007-11-27 | 2009-06-03 | 上海华虹Nec电子有限公司 | 双扩散场效应晶体管制造方法 |
| CN102097491A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | Sonos及其制造方法 |
| CN102479713A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | Mosfet制造方法及mosfet |
| CN103094281A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种5v cmos器件结构及其制造方法 |
| CN103579316A (zh) * | 2012-08-06 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件、集成电路及它们的制造方法和电子装置 |
| CN104992943A (zh) * | 2015-05-25 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的制作工艺方法 |
-
2019
- 2019-05-10 CN CN201910389305.9A patent/CN110112065A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164537A (ja) * | 2000-11-29 | 2002-06-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| CN1983630A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | Mos场效应管及其制作方法 |
| CN101447432A (zh) * | 2007-11-27 | 2009-06-03 | 上海华虹Nec电子有限公司 | 双扩散场效应晶体管制造方法 |
| CN102097491A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | Sonos及其制造方法 |
| CN102479713A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | Mosfet制造方法及mosfet |
| CN103094281A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种5v cmos器件结构及其制造方法 |
| CN103579316A (zh) * | 2012-08-06 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件、集成电路及它们的制造方法和电子装置 |
| CN104992943A (zh) * | 2015-05-25 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的制作工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552347B (zh) | 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 | |
| TWI408803B (zh) | 利用優先晶體蝕刻製造高效三維場效電晶體之方法及結構 | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN105097533B (zh) | 半导体结构的形成方法 | |
| CN108807381A (zh) | Finfet器件及其制造方法 | |
| JP2008518475A (ja) | 結晶方向の異なるシリコン層を備えたシリコン−オン−インシュレータ半導体デバイスと、シリコン−オン−インシュレータの半導体デバイスを形成する方法 | |
| US8895397B1 (en) | Methods for forming thin film storage memory cells | |
| JP2010258124A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9543302B2 (en) | Forming IV fins and III-V fins on insulator | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN108122843A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| US7510923B2 (en) | Slim spacer implementation to improve drive current | |
| CN109148447A (zh) | 半导体结构及其形成方法 | |
| CN103258742B (zh) | 晶体管的形成方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| US20140227878A1 (en) | Method for Manufacturing Small-Size Fin-Shaped Structure | |
| CN104347508B (zh) | 半导体结构及其形成方法 | |
| CN103632945B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103972173B (zh) | Cmos晶体管的形成方法 | |
| US20090065806A1 (en) | Mos transistor and fabrication method thereof | |
| CN106935504B (zh) | 半导体结构及其形成方法 | |
| CN110112065A (zh) | 半导体器件及其形成方法 | |
| CN104952918A (zh) | 一种鳍式场效应晶体管的制造方法 | |
| CN109285811A (zh) | 半导体结构及其形成方法 | |
| CN111446297A (zh) | 半导体器件及其制作方法、集成电路及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190809 |