TWI381567B - Pattern forming method and manufacturing method of electronic component - Google Patents

Pattern forming method and manufacturing method of electronic component Download PDF

Info

Publication number
TWI381567B
TWI381567B TW097101402A TW97101402A TWI381567B TW I381567 B TWI381567 B TW I381567B TW 097101402 A TW097101402 A TW 097101402A TW 97101402 A TW97101402 A TW 97101402A TW I381567 B TWI381567 B TW I381567B
Authority
TW
Taiwan
Prior art keywords
plate
liquid composition
pattern
surface tension
substrate
Prior art date
Application number
TW097101402A
Other languages
English (en)
Other versions
TW200845446A (en
Inventor
Toshio Fukuda
Akihiro Nomoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200845446A publication Critical patent/TW200845446A/zh
Application granted granted Critical
Publication of TWI381567B publication Critical patent/TWI381567B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Printing Methods (AREA)

Description

圖案形成方法及電子元件之製造方法
本發明係關於圖案形成方法及電子元件之製造方法,更詳言之,係關於導電性圖案之形成方法及使用此之電子元件之製造方法。
為了在玻璃基板及塑膠基板等有效地以低成本形成微細而精密之圖案,有人探討過種種之方法。例如,曾有人揭示過下列之印刷法(例如,參照日本特開平11-58921號公報):即,在被表面具有剝離性之矽橡膠覆蓋之所謂敷層之第1版表面,全面塗佈印刷之樹脂後,向第1版之樹脂形成面側推壓表面側具有凹凸圖案之第2版,而在第2版之凸部之頂面,轉印而除去上述樹脂之不要之圖案,將殘存於第1版表面之樹脂圖案轉印在被轉印基板上。
利用此印刷法形成微細而精密之圖案之際,在使用於此之液體組合物,尤其在對第1版上之液體組合物之塗佈步驟及在由第1版上對第2版上之液體組合物塗膜之不要之圖案之轉印步驟中,有必要保持適切之液體組合物之特性。
首先,在對第1版上之液體組合物之塗佈步驟,由於通常以具有剝離性之材料形成第1版之表面,故必須在此剝離性表面以薄膜形成平滑且均勻之液體組合物塗膜,因此,有必要適切地控制液體組合物之表面張力。
又,在其次之由第1版上對第2版上之液體組合物塗膜之不要之圖案之轉印步驟中,塗佈在第1版上之液體組合物 塗膜必須如其圖案形狀般完全被轉印於所接觸之第2版之凸部之頂面。為此,不僅有必要以對液體組合物塗膜之密接性在第2版之凸部之頂面高於在第1版之表面之方式,調製液體組合物,且有必要依此設定第1版之表面或第2版之表面之材質。
對此等技術的課題,已有人揭示:設定使用於印刷之墨水組成物(液體組合物)之黏度值、表面能量值,以液體組合物之表面能量小於敷層(第1版)之表面能量方式所規定之精密圖案用墨水組成物之例(例如,參照日本特開2005-126608號公報)。
然而,在日本特開2005-126608號公報所規定之表面能量係在液體組合物無移動之狀態所求得之值,在對第1版上塗佈液體組合物之步驟中,由於有塗佈液體組合物之動作,故需要加進該動作之規定。因此,即使規定成液體組合物之表面能量小於第1版之表面能量,也不能確實形成對第1版上之液體組合物塗膜,而會產生缺損部分。因此,即使使用如上所述之印刷法,也有難以穩定地形成微細而精密之圖案之問題。
為了解決如上所述之問題,本發明之目的在於提供一種可調整液體組合物之物性,穩定地形成微細而精密之圖案之圖案形成方法及電子元件之製造方法。
為達成如上述之目的,本發明之圖案形成方法之特徵在 於逐次施行如下之步驟。首先,在第1步驟,在第1版上塗佈液體組合物,藉此形成液體組合物塗膜。其次,在第2步驟,向第1版之液體組合物塗膜之形成面側推壓表面側具有凹凸圖案之第2版,在第2版之凸部之頂面轉印液體組合物塗膜之不要圖案而除去,藉此在第1版上形成圖案。接著,在第3步驟,將第1版之圖案之形成面側推壓在被轉印基板之表面,藉此將圖案轉印於該被轉印基板之表面。而且,設第1版之塗佈液體組合物之表面之表面張力為α,使用最大氣泡壓力法之100 msec時之液體組合物之動態表面張力為β,第2版之凸部之頂面之表面張力為γ時,以γ>α≧β方式調製液體組合物,並設定第1版或第2版之表面之材質。
依據此種圖案形成方法,設第1版之塗佈液體組合物之表面之表面張力為α,使用最大氣泡壓力法之100 msec時之液體組合物之動態表面張力為β,第2版之凸部之頂面之表面張力為γ時,成為γ>α≧β,故在上述第1步驟,即使有在第1版上塗佈液體組合物之動作,也利用動態的表面張力規定成上式,藉此可在第1版上確實形成液體組合物塗膜。又,γ>α,藉此在上述第2步驟,可在第2版之凸部之頂面確實轉印第1版上之液體組合物塗膜之不要圖案。
又,本發明之電子元件之製造方法之特徵在於將上述之圖案形成方法適用於電子元件之製造方法,故可在第1版上確實形成液體組合物塗膜,並可在第2版之凸部之頂面確實轉印第1版上之液體組合物塗膜之不要圖案。
如以上所說明,依據本發明之圖案形成方法及使用此之電子元件之製造方法,由於可在第1版上確實形成液體組合物塗膜,並可在第2版之凸部之頂面確實轉印第1版上之液體組合物塗膜之不要圖案,故可形成微細而精密之圖案。因此,可藉印刷法形成電子元件之微細電極圖案,簡化電子元件之製程。
以下,依據圖式詳細說明本發明之實施型態。
茲以底閘底接觸型之薄膜電晶體構成之電子元件之製造方法為例,利用圖1之製程剖面圖說明本發明之圖案形成方法之實施型態之一例。在本實施型態中,將本發明之圖案形成方法適用於上述薄膜電晶體之源極‧汲極電極之形成。
如圖1(a)所示,作為敷層之第1版10係以包含玻璃基板11與設於玻璃基板11上之例如聚烯烴樹脂層12之平版所構成。此第1版10例如係利用熱壓法,將聚烯烴樹脂熱壓接而貼附於玻璃基板11上而製成,聚烯烴樹脂層12係平坦地設置表面側。在此,藉第1版10之後步驟,使塗佈液體組合物之表面之表面張力,即聚烯烴樹脂層12之表面張力成為30 mN/m。
又,塗佈於上述第1版10上之液體組合物含有溶質與使此溶質分散或溶解之溶媒,在此,假設使用例如使銀奈米粒子組成之導電性粒子例如分散於二甲苯組成之有機溶劑之液體組合物。
而,在上述第1版之被塗佈液體組合物之表面之表面張力為α(mN/m),使用最大氣泡壓力法之100 msec時之前述液體組合物之動態表面張力為β(mN/m)之情形,以α≧β方式設定上述液體組合物之組成或第1版10之表面之材質。
在此,所謂最大氣泡壓力法,係將玻璃等製成之毛細管浸入希望測定之液中,使毛細管末端部產生氣泡,在氣泡產生時讀取由液體施加至該氣泡之壓力而測定表面張力值之方法。此方法所測定之表面張力值稱為「動態表面張力」,以往沿用之使鉑板浸漬於測定液中之方法所測定之表面張力值稱為「靜態表面張力」。本發明人等發現:在液體有塗佈步驟等之動作之情形,在固體之濕潤性上,動態表面張力相當重要。
而,以表面張力規定液體之濕潤性之情形,液體組合物之黏度以50 mPa‧s以下為宜。此係由於液體對固體之濕潤性雖由液體與表面張力所規定,但液體之黏度大於50 mPa‧s之情形,黏度之影響會變大,難以利用表面張力加以規定之故。又,在本實施型態中,以形成500 nm以下之膜厚之導電性圖案D'為目標,在該點上言之,上述液體組合物之黏度也以較低為宜。上述液體組合物之動態表面張力主要係以溶媒之物性加以規定,故可藉由改變溶媒而調整液體組合物之動態表面張力。
作為構成液體組合物之溶媒,可使用水或有機溶劑之幾乎所有之溶媒。作為有機溶劑,可依印刷性而使用酯系溶劑、醇系溶劑、酮系溶劑所組成之極性溶劑或非極性溶 劑。例如,作為上述酯系溶劑,可列舉醋酸甲酯、醋酸乙酯、丙酸乙酯等。作為上述醇系溶劑,可列舉乙醇、丙醇、異丙醇等,作為上述酮系溶劑,可列舉丙酮、甲基乙基甲酮、甲基異丁基甲酮等。又,作為上述非極性溶劑,可列舉戊烷、己烷、庚烷、辛烷、癸烷、十二烷、異戊烷、異己烷、異庚烷、環己烷、甲基環己烷、環戊烷等碳化氫系溶劑。另外,也可適合使用甲苯、二甲苯、三甲基苯等芳香族系溶劑。適宜地使用此等,而使液體組合物之動態表面張力(β)低於第1版10之表面張力(α)。又,反之,也可以滿足上述關係方式設定第1版10之材質。
又,在此,雖假設液體組合物含有銀奈米粒子組成之導電性粒子,但除了銀以外,也可使用金、鎳、鉑組成之導電性粒子。一般,此等導電性粒子之表面係被高分子材料等施行包覆表面處理,使用分散於水或有機溶劑之狀態之粒子。又,上述液體組合物也可含有上述導電性粒子以外之導電性材料。又,除了上述之導電性材料及溶媒以外,也可使液體組合物含有樹脂及界面活性劑,以控制液體組合物之物性。
如圖1(b)所示,例如利用罩塗佈法將如以上方式調製之液體塗佈於第1版10之聚烯烴樹脂層12上而以例如500 nm之膜厚形成導電性膜D(液體組合物塗膜)。此際,如上所述,由於第1版10之表面張力(α)與液體組合物之動態表面張力為(β)滿足α≧β之關係,故可無缺損發生地確實形成導電性膜D。
在此,作為上述液體組合物之塗佈方法,除了上述罩塗佈法以外,可列舉輥式塗佈法、噴霧塗佈法、浸漬塗佈法、簾流塗佈法、線材塗佈法、凹輥塗佈法、氣刀塗佈法、刮刀塗佈法、篩塗佈法、口模塗佈法等。有關塗佈法,最好配合輥狀、平版狀等之第1版10之形狀加以選擇。在上述之中,尤以罩塗佈法之塗佈特性較優,故較為理想。
接著,如圖1(c)所示,向上述第1版10之導電性膜D之形成面側推壓表面側具有凹凸圖案之例如玻璃版構成之第2版20。上述凹凸圖案之凸圖案係形成成為後述之導電性圖案之反轉圖案。透過利用通常之光微影技術之蝕刻形成此第2版20之凹凸圖案時,即可形成微細而精密之圖案。在此,第2版20之凸部20a之頂面之表面張力,即玻璃板之表面張力為70 mN/m以上。
在此,設定第2版20之表面之材質,以便在第2版20之凸部20a之頂面之表面張力為γ(mN/m)之情形,與第1版10之表面張力之關係成為γ>α。藉此,在第1版10之表面張力為(α),上述液體組合物之動態表面張力為(β),第2版20之表面張力為(γ)之情形,成為γ>α≧β。
如上所述,第2版20之凸部20a之頂面之表面張力為(γ)與第1版10之表面張力(α)滿足γ>α之關係時,可使第2版20之凸部20a之頂面與導電性膜D之密接性高於第1版10之表面。藉此,如圖1(d)所示,向第1版10之導電性膜D之形成面側推壓第2版20時,可在凸部20a之頂面(參照前述圖 1(c)),確實轉印導電性膜D之不要之圖案,而在第1版10上形成導電性膜D'。又,轉印在凸部20a之頂面之導電性膜D之不要之圖案可回收再利用。
接著,如圖2(e)所示,將第1版10之導電性膜D'之形成面側推壓在被轉印基板30之被轉印面。在此,被轉印基板30係呈現在矽基板形成之基板31上設有聚乙烯基苯酚(PVP)形成之絕緣膜32之構成。因此,絕緣膜32之表面32a成為被轉印面。在此,雜質離子被高濃度摻雜於矽基板形成之基板31而使基板31兼用作為閘極電極,將設於其上之絕緣膜32構成作為閘極絕緣膜。
在此,以使第2版20之凸部20a之頂面與導電性膜D'之密接性高於絕緣膜32之表面32a之方式,利用表面張力低於第2版20之材質構成絕緣膜32。藉此,向被轉印基板30之被轉印面推壓第1版10之導電性膜D'之形成面側時,如圖2(f)所示,可將導電性膜D'轉印於絕緣膜32之表面32a。
此導電性膜D'成為源極‧汲極電極33。其後,例如以烤爐加熱,以燒結導電性膜D'。在此,燒結後之導電性膜D'之膜厚為500 nm以下。此後之步驟係與通常之薄膜電晶體之製程同樣地進行。即,如圖2(g)所示,例如利用旋轉塗佈法,以覆蓋導電性膜D'形成之源極‧汲極電極33之狀態,在絕緣膜32上,形成例如三異丙矽烷基乙炔戊省組成之半導體層34。
利用如以上方式,可在基板(閘極電極)31上,製成依序積層絕緣膜(閘極絕緣膜)32、源極‧汲極電極33及半導體 層34之底閘底電晶體型之薄膜電晶體。
依據使用此種圖案形成方法之電子元件之製造方法,由於在第1版10之被塗佈液體組合物之表面之表面張力為α,使用最大氣泡壓力法之100 msec時之液體組合物之動態表面張力為β,第2版20之凸部20a之頂面之表面張力為γ之情形下,γ>α≧β,故即使有在第1版10上塗佈液體組合物之動作,也由於利用動態的表面張力而施行如上式之規定,故可在第1版10上確實形成導電性膜D。又,γ>α時,可在第2版20之凸部20a之頂面,確實轉印第1版10上之導電性膜D之不要之圖案。因此,可穩定地形成微細而精密之導電性膜D'。又,可藉印刷法形成電子元件之微細之導電性膜D',可簡化電子元件之製程。
又,在上述實施型態中,雖說明有關形成源極‧汲極電極之例,但例如也可適用於在絕緣性之基板上形成閘極電極之情形,不限定於上述底閘底接觸型之電晶體構造,也可適用於形成其他之電晶體構造之電極圖案之情形。另外,不僅薄膜電晶體,也可適用於印刷布線板、RF-ID(無線射頻身份識別系統)標記卡、及種種顯示基板等其他電子元件之電極圖案之形成。
又,本發明並非限定於導電性圖案之形成方法,也可適用於絕緣性圖案之形成方法及半導體圖案之形成方法。將本發明適用於絕緣性圖案之形成方法之情形,作為液體組合物之溶質,可單獨或混合使用聚酯系樹脂、環氧系樹脂、三聚氰胺系樹脂等有機材料。又,必要時也可適宜地 使用游離基型紫外線硬化型樹脂、陽離子型紫外線硬化型樹脂、電子線硬化型樹脂等。作為溶媒,可使用與實施型態同樣之溶媒。
又,將本發明適用於半導體圖案之形成方法之情形,作為液體組合物之溶質,例如可使用三異丙矽烷基乙炔戊省等可溶性有機半導體材料等。作為溶媒,可使用與實施型態同樣之溶媒。例如,也可將本發明適用於在上述實施型態中利用圖2(g)所說明之半導體層34之形成步驟,圖案形成有機半導體層。
[實施例]
另外,再利用圖1~圖2說明有關本發明之具體的實施例。
(實施例1、2)
與上述實施型態同樣地,利用旋轉塗佈法,在玻璃基板11上塗佈以下表1所示之樹脂材料為主成分之溶液而製作第1版10(敷層)。另一方面,在玻璃基板上塗佈以下表1所示之樹脂材料為主成分之溶液,形成樹脂膜後,透過利用通常之光微影技術之蝕刻,在表面側以線與間隙(L/S)5 μm在表面側形成凹凸圖案而製作第2版20。
其次,利用下表1所示之溶媒使被油酸表面處理後之銀奈米粒子(平均粒徑10 nm)分散成5 wt%,以調製液體組合物。在此,將第1版10之表面張力(α)、液體組合物之動態表面張力(β)、第2版20之表面張力(γ)揭示於表2。又,為供作比較,在下表2中,亦記載液體組合物之靜態表面張力(β')。
如上表2所示,實施例1、2之第1版10、第2版20、液體組合物係以滿足γ>α≧β方式設定。
接著,利用旋轉塗佈法,將該液體組合物塗佈於第1版10上而以10 μm之膜厚形成導電性膜D。接著,向第1版10之導電性膜D之形成面側推壓上述第2版20,在第2版20之凸部20a,轉印而除去導電性膜D之不要之圖案,而在第1版10上形成導電性膜D'。
另一方面,利用旋轉塗佈法,將PVP樹脂溶液(溶媒PGMEA(單甲基醚丙二醇乙酸酯),濃度20 wt%)中添加三聚氰胺甲醛樹脂構成之交聯劑之溶液,塗佈在基板31上,以準備形成有PVP構成之絕緣膜32之被轉印基板30。接著,向被轉印基板30之被轉印面推壓第1版10之導電性膜D'之形成面側,而將導電性膜D'轉印於絕緣膜32之表面32a。其後,使導電性膜D'以180℃在烤爐固著1小時,使銀奈米粒子燒結而形成L/S=5 μm、500 nm之膜厚之具有導電性之布線圖案。
(比較例1~3)
另一方面,作為對上述實施例1、2之比較例1~3,除了如表1所示設定第1版10、第2版20及液體組合物之溶媒以外,與實施例1、2同樣地形成L/S=5 μm之布線圖案。又,比較例1、2之第1版10之表面張力(α)與液體組合物之動態表面張力為(β)為α<β,比較例3之第1版10之表面張力(α)與第2版20之表面張力為γ<α,均未滿足γ>α≧β。尤其,在比較例3中,將液體組合物之靜態表面張力(β')設定為滿足α≧β'。
將上述實施例1、2之比較例1~3之結果揭示於表3。
如上述表3所示,在實施例1、2中,確認可執行對第1版10之塗佈、對第2版20之轉印無問題,可確實形成L/S=5 μm之布線圖案。對此,在比較例1、2中,在第1版10上之導電成膜D有缺損部分發生,不能形成上述布線圖案。又,在比較例3中,不能完全由第1版10將導電性膜D之不要之圖案轉印第2版20,不能將將導電性膜D'形成在第1版10上。尤其,從比較例3之結果,確認:縱使將液體組合物之靜態表面張力(β')設定為小於第1版10之表面張力(α)之值,若液體組合物之動態表面張力(β)為不小於第1版10之表面張力(α)之值,也無法形成導電性膜D。
10‧‧‧第1版
11‧‧‧玻璃基板
12‧‧‧聚烯烴樹脂層
20‧‧‧第2版
20a‧‧‧凸部
30‧‧‧被轉印基板
31‧‧‧基板
32‧‧‧絕緣膜
33‧‧‧源極‧汲極電極
34‧‧‧半導體層
D、D'‧‧‧導電性膜
圖1(a)-(d)係說明本發明之電子元件之製造方法之實施型態之製程剖面圖(其一)。
圖2(e)-(g)係說明本發明之電子元件之製造方法之實施 型態之製程剖面圖(其二)。
10‧‧‧第1版
11‧‧‧玻璃基板
12‧‧‧聚烯烴樹脂層
20‧‧‧第2版
20a‧‧‧凸部
D、D'‧‧‧導電性膜

Claims (5)

  1. 一種圖案形成方法,其特徵在於包含:第1步驟,其係在第1版上塗佈液體組合物,藉此形成液體組合物塗膜;第2步驟,其係向前述第1版之前述液體組合物塗膜之形成面側推壓表面側具有凹凸圖案之第2版,在該第2版之凸部之頂面轉印而除去前述液組成物塗膜之不要圖案,藉此在前述第1版上形成圖案;及第3步驟,其係將前述第1版之前述圖案之形成面側推壓在被轉印基板之表面,藉此將前述圖案轉印於該被轉印基板之表面;其中設前述第1版之塗佈前述液體組合物之表面之表面張力為α,使用最大氣泡壓力法之100 msec時之前述液體組合物之動態表面張力為β,前述第2版之凸部之頂面之表面張力為γ時,以γ>α≧β方式設定前述液體組合物之組成或前述第1版或前述第2版之表面之材質。
  2. 如請求項1之圖案形成方法,其中前述液體組合物之黏度為50 mPa‧s以下。
  3. 如請求項1之圖案形成方法,其中前述液體組合物含有導電性材料;在前述第1步驟中,將前述液體組合物塗佈於前述第1版上,藉此形成導電性膜。
  4. 一種電子元件之製造方法,其特徵在於包含:第1步驟,其係在第1版上塗佈液體組合物,藉此形成 液體組合物塗膜;第2步驟,其係向前述第1版之前述液體組合物塗膜之形成面側推壓表面側具有凹凸圖案之第2版,在該第2版之凸部之頂面轉印而除去前述液組成物塗膜之不要之圖案,藉此在前述第1版上形成圖案;及第3步驟,其係將前述第1版之前述圖案之形成面側推壓在被轉印基板之表面,藉此將前述圖案轉印於該被轉印基板之表面;其中設前述第1版之塗佈前述液體組合物之表面之表面張力為α,使用最大氣泡壓力法之100 msec時之前述液體組合物之動態表面張力為β,前述第2版之凸部之頂面之表面張力為γ時,以γ>α≧β方式設定前述液體組合物之組成或前述第1版或前述第2版之表面之材質。
  5. 如請求項4之電子元件之製造方法,其中前述電子元件係半導體裝置,其係將源極‧汲極電極、閘極絕緣膜及閘極電極依此順序或與此相反順序層積於基板上,在源極‧汲極電極之上層側或下層側具備有半導體層;在前述第1步驟中,在前述第1版上塗佈含有導電性材料之前述液體組合物,藉此形成導電性膜;在前述第2步驟中,向前述第1版之前述導電性膜之形成面側推壓前述第2版,在該第2版之凸部之頂面轉印而除去前述導電性膜之不要圖案,藉此在前述第1版上形成導電性圖案; 在前述第3步驟中,將前述第1版之前述導電性圖案之形成面側推壓在被轉印基板之表面,將前述導電性圖案轉印於該被轉印基板之表面,藉此形成前述源極‧汲極電極或前述閘極電極。
TW097101402A 2007-03-30 2008-01-14 Pattern forming method and manufacturing method of electronic component TWI381567B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007092178A JP5109446B2 (ja) 2007-03-30 2007-03-30 パターン形成方法および電子素子の製造方法

Publications (2)

Publication Number Publication Date
TW200845446A TW200845446A (en) 2008-11-16
TWI381567B true TWI381567B (zh) 2013-01-01

Family

ID=39863584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097101402A TWI381567B (zh) 2007-03-30 2008-01-14 Pattern forming method and manufacturing method of electronic component

Country Status (6)

Country Link
US (1) US8361372B2 (zh)
JP (1) JP5109446B2 (zh)
KR (1) KR20100014666A (zh)
CN (1) CN101647095B (zh)
TW (1) TWI381567B (zh)
WO (1) WO2008126425A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432993B2 (ja) * 2007-04-16 2010-03-17 ソニー株式会社 パターン形成方法および半導体装置の製造方法
WO2012067225A1 (ja) 2010-11-19 2012-05-24 凸版印刷株式会社 金属箔パターン積層体、金属箔の型抜き方法、回路基板、その製造方法、および太陽電池モジュール
JP6161121B2 (ja) 2011-06-06 2017-07-12 ディーエスエム アイピー アセッツ ビー.ブイ. 金属箔パターン積層体,金属箔積層体,金属箔積層基板,太陽電池モジュール,及び金属箔パターン積層体の製造方法
JP7382236B2 (ja) 2020-01-15 2023-11-16 日本特殊陶業株式会社 シート体の製造方法
JP7450658B2 (ja) 2022-04-08 2024-03-15 日本航空電子工業株式会社 コネクタおよびコネクタ・ケーブル

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW294841B (zh) * 1994-10-17 1997-01-01 Corning Inc
JP2005126608A (ja) * 2003-10-24 2005-05-19 Mitsumura Printing Co Ltd 精密パターニング用インキ組成物
JP2006045294A (ja) * 2004-08-02 2006-02-16 Hitachi Chem Co Ltd 印刷インキ組成物、塗膜及びその形成方法、並びに、電子部品及びその製造方法
TW200629452A (en) * 2004-11-25 2006-08-16 Seiko Epson Corp Method of forming conductive pattern

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3689536B2 (ja) 1997-08-12 2005-08-31 光村印刷株式会社 画像形成法
JP4281457B2 (ja) * 2003-08-06 2009-06-17 日立化成工業株式会社 異方導電性膜の製造方法、それにより得られる異方導電性膜及びそれを用いた回路接続方法
JP2005246790A (ja) * 2004-03-04 2005-09-15 Hitachi Chem Co Ltd レジストパターン形成法、電子部品の製造法、および電子部品
JP2005353770A (ja) * 2004-06-09 2005-12-22 Hitachi Chem Co Ltd 印刷配線板の製造方法
JP2006124546A (ja) * 2004-10-29 2006-05-18 Hitachi Chem Co Ltd 印刷インキ組成物、レジストパターンの形成法、電子部品の製造法及び電子部品
JP4772465B2 (ja) * 2004-11-26 2011-09-14 パナソニック株式会社 薄膜の間欠塗工方法
JP4984446B2 (ja) * 2005-07-11 2012-07-25 大日本印刷株式会社 発光層、正孔注入層の形成方法およびそれらを用いた有機発光デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW294841B (zh) * 1994-10-17 1997-01-01 Corning Inc
JP2005126608A (ja) * 2003-10-24 2005-05-19 Mitsumura Printing Co Ltd 精密パターニング用インキ組成物
JP2006045294A (ja) * 2004-08-02 2006-02-16 Hitachi Chem Co Ltd 印刷インキ組成物、塗膜及びその形成方法、並びに、電子部品及びその製造方法
TW200629452A (en) * 2004-11-25 2006-08-16 Seiko Epson Corp Method of forming conductive pattern

Also Published As

Publication number Publication date
CN101647095B (zh) 2011-04-20
WO2008126425A1 (ja) 2008-10-23
TW200845446A (en) 2008-11-16
US20100044905A1 (en) 2010-02-25
US8361372B2 (en) 2013-01-29
CN101647095A (zh) 2010-02-10
JP2008251887A (ja) 2008-10-16
JP5109446B2 (ja) 2012-12-26
KR20100014666A (ko) 2010-02-10

Similar Documents

Publication Publication Date Title
TWI381567B (zh) Pattern forming method and manufacturing method of electronic component
JP4432993B2 (ja) パターン形成方法および半導体装置の製造方法
US20060290021A1 (en) Micro-embossing fabrication of electronic devices
JP2010158799A (ja) 印刷方法および表示装置の製造方法
EP1748502B1 (en) Semiconductor device and process for producing same
US8048725B2 (en) Method of forming pattern and method of producing electronic element
TWI629346B (zh) 在多成分表面上之表面預處理及液滴散佈控制
JP2008263038A (ja) パターン形成方法および電子デバイスの製造方法
KR100984256B1 (ko) 자기 정렬 그라비어인쇄를 이용한 중첩정밀도 제어 방법
Liang et al. Femtosecond Laser Patterning Wettability‐Assisted PDMS for Fabrication of Flexible Silver Nanowires Electrodes
JP5145687B2 (ja) デバイスの製造方法
KR20090081924A (ko) 나노 임프린트 리소그래피와 리프트 오프 공정을 이용한나노 패턴 형성 방법
JP5071643B2 (ja) 電子装置の製造方法
JP2007201056A (ja) 薄膜トランジスタ及びその製造方法
KR101716851B1 (ko) 용액재료를 이용한 미세패턴 제조방법
US20180332712A1 (en) High-resolution printing technique
JP2008192911A (ja) 電子デバイスおよびその製造方法
CN104837638A (zh) 用于胶版印刷的毯及使用该毯制造的精细图案
KR101460072B1 (ko) 고해상도 마이크로 패턴의 제조방법
WO2015146260A1 (ja) 均一膜厚かつ矩形断面を有するパターン膜形成方法、形成装置
KR20200001842A (ko) 나노패턴을 포함하는 바코터 및 그 제조방법, 바코터를 이용한 박막 형성방법
JP2017136782A (ja) 印刷物製造方法
JP2017183561A (ja) 表面濡れ性制御媒体、表面濡れ性制御方法、印刷配線基板、及び電子機器
JP2015213158A (ja) 配線基板の製造方法、配線基板および配線基板中間体
JP2016103620A (ja) 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees