JP2007129007A - 有機半導体膜を有する半導体装置の製造方法 - Google Patents

有機半導体膜を有する半導体装置の製造方法 Download PDF

Info

Publication number
JP2007129007A
JP2007129007A JP2005319244A JP2005319244A JP2007129007A JP 2007129007 A JP2007129007 A JP 2007129007A JP 2005319244 A JP2005319244 A JP 2005319244A JP 2005319244 A JP2005319244 A JP 2005319244A JP 2007129007 A JP2007129007 A JP 2007129007A
Authority
JP
Japan
Prior art keywords
forming
film
insulating film
substrate
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005319244A
Other languages
English (en)
Inventor
Tadashi Arai
唯 新井
Shinichi Saito
慎一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005319244A priority Critical patent/JP2007129007A/ja
Priority to US11/591,564 priority patent/US20070178616A1/en
Priority to US11/797,419 priority patent/US7575952B2/en
Publication of JP2007129007A publication Critical patent/JP2007129007A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition

Abstract

【課題】 有機半導体層を用いた半導体装置では、各電極の位置合わせとコストの両観点を両立する製造方法が無かった。印刷法では位置ずれが生じるため、絶縁膜を介して下部電極と上部電極が良く位置合せされた電極基板を形成できなかった。位置合わせのためにフォトマスクを使用すると、飛躍的にコストが向上した。
【解決手段】 本発明は、下部電極と、上部電極との位置あわせを自己整合的に行ない、印刷法を用いても位置ずれが発生しない。この為、有機半導体を用いたフレキシブル基板などの半導体装置が印刷法を用いて安価に形成できる。
【選択図】 図4

Description

本発明は、有機薄膜トランジスタを有する半導体装置の製造方法に関するものである。
近年、薄膜トランジスタ(TFT:Thin Film Transistor。以下、TFTと略記する)装置を有する表示装置の様々な研究開発が行われている。このTFTは、低消費電力・省スペースであるため、携帯電話、ノートパソコン、PDAなどの携帯装置の表示装置駆動用トランジスタとして使用され始めている。このようなTFTは、結晶質シリコンや非晶質シリコンを代表とする無機半導体材料により大部分が作製されている。これは、従来の半導体装置の製造工程や製造技術を用いて作製できるためである。しかしながら、半導体製造工程を用いる場合、半導体膜形成時の処理温度が350℃以上になるため形成できる基板に制約がある。特に、プラスチックに代表されるフレキシブルな基板は、耐熱温度が350℃以下のものが多く通常の半導体製造工程を用いた無機半導体材料のTFT作製は困難である。
この問題に対して、最近、低温で作製可能な、有機半導体材料を用いたTFT装置(以下、有機TFTと略称する)の研究開発が進められている。有機TFTは、有機半導体膜が低温形成可能であるため、プラスチックなどの耐熱性の低い基板上への形成も可能となる。そのため、従来に無いフレキシブルな新デバイスの作製が可能となる。
有機TFTを形成する際の有機半導体膜の形成方法としては、有機半導体材料に依って、インクジェットなどの印刷法、回転塗布法、スプレー法、蒸着法、ディッピング法、キャスト法等の中から最適な方法が用いられている。例えば、ペンタセン誘導体等の低分子化合物は蒸着法等で成膜されており、ポリチオフェン誘導体等の高分子化合物は、溶液から成膜される。有機薄膜トランジスタを有する半導体装置の製造方法に関する例としては、例えば特開2004−80026号公報などをあげることが出来る(特許文献1)。この例では、毛細管現象を用いて有機半導体材料の使用量を抑える工夫をなしている。
最近では、インクジェット、マイクロディスペンス、転写法などに代表される印刷工程を用いることによって、無駄なく少量の有機半導体材料でTFTのチャネル部を作製することで更なる低価格化を進める研究開発が行われている。加えて、電極や配線部も印刷により作製する研究開発も行われ始めている。
又、フォトマスクを必要としない位置ずれの無い方法も検討され始めている。例えば、特開2003−158134号には、感光性組成物を用い、ソース及びドレイン電極をマスクとして裏面からのフォトリソグラフィによって、位置ずれの無いゲートパタン形成を行う方法が開示されている(特許文献2)。
又、感光性組成物フォトリソグラフィを用いない方法も検討されている。例として、特開2003−13242号公報などがある(特許文献3)。
特開2004−80026号公報 特開2003−158134号公報 特開2003−13242号公報
上述の様に、印刷技術を用いるTFT製法は、低価格化できる特徴がある。しかし、現在の通常の印刷技術では位置合わせ精度が20μm程度であり、最新の技術を用いても数μm程度である。このため印刷工程による、微細なTFTの作製は困難である。特に、ゲート電極(下部電極)とソース/ドレイン電極(上部電極)の位置ずれが起こると、寄生容量が増えてしまったり、複数のTFTを作成した場合、性能にばらつきが生じてしまったりなどの問題を引き起こしてしまう。この位置ずれは、インクジェット法では、ノズルから噴出した材料が基板までに飛翔する際に起こるといわれている。転写法では、転写ロールから基板へ材料を転写する際に起こるといわれている。
このため、現在、有機半導体膜形成、配線工程などは印刷工程、絶縁膜形成やコンタクトホール形成などは従来の半導体工程、電極形成は印刷もしくは従来の半導体工程を用いている。この場合、両方式の組み合わせであるため、フォトリソグラフィ関連装置、印刷装置、成膜装置、エッチング装置等作製装置が多岐にわたることや、コンタクトホール形成工程、電極形成工程などにフォトマスクが必要となるために製造コストが増大してしまう。
この対策として、前述のフォトマスクを必要としない位置ずれの無い方法、例えば、特開2003−158134号である(特許文献2)。この方法を用いると、位置ずれの無いパタン形成は可能であるが、感光性組成物フォトリソグラフィ工程が含まれるため、感光性組成物塗布、加熱、露光、現像といった工程が含まれそれぞれに装置を含めたコストと時間がかかってしまう。また、通常の半導体工程で使われる感光性組成物フォトリソ工程を用いると、フレキシブル基板などの特殊基板は使用できない可能性がある。また、基板にプラスチックなどの有機系基板を使用すると、感光性組成物溶剤に溶解してしまうという問題もある。
また、感光性組成物フォトリソグラフィを用いない方法も検討されている。例として、前述の特開2003−13242号公報などである(特許文献3)。この方法では、金属ナノ微粒子溶液中にパタン形成をしたい基板を入れ、フォトマスクを通してレーザー露光することによって基板上に無電解めっきによりパタン形成を行っている。しかし、この方法では、フォトマスクが必要であり、コストがかかってしまう。また、大型基板を用いる場合大量の金属ナノ微粒子溶液が必要となり莫大なコストがかかってしまう。さらに、電極形成のたびに金属ナノ微粒子溶液の濃度の変化、金属ナノ微粒子の粒径の変化が起きてしまう。露光ごとに溶液を交換するとさらに、コストが増大する。
このような問題を背景として、本発明の目的は、印刷法を用いて、微細なパタン形状を有し、且つフォトマスクや感光性組成物フォトリソ工程を使用することなく、お互いにずれの極めて微小に位置合せされた下部電極と上部電極が絶縁膜を介して対峙する電極を有する有機薄膜トランジスタの製造方法を提供することにある。本発明の方法によれば、20μm程度の微細なパタン形状を得ることを可能とする。更に、有機薄膜トランジスタの下部電極と上部電極とを、1μm以内に位置合せすることも可能とする。
本発明は、特に感光性組成物リソグラフィを用いずに、印刷技術を用いて当該装置が形成され、上部電極が下部電極と自己整合して配置されている様々な基板に対応した有機薄膜トランジスタを有する半導体装置の製造方法を提供する。
この場合、(1)下部電極をマスクとして裏面からの露光によるフォトリソグラフィを用いる方法、もしくは(2)基板表面とゲート絶縁膜表面の水の接触角の違いを用いて、前記上部電極と下部電極との自己整合を実現する方法を取り得る。即ち、本発明の代表的な形態の骨子は次の2通りである。
第1の方法は、上部電極と下部電極の位置合わせ工程のみを、一般的なフォトマスクを用いずに直接ソース及びドレイン電極材料を露光法により形成する工程を用いるものである。更に、その他全ての工程を印刷法で形成することが製造の容易性の観点より好ましい。
本方法の骨子は、次の通りである。透光性の基板を用い、その透光性基板上に導電性材料を用いて、例えば印刷、焼成することにより不透光性のゲート電極(基板面を基準として基板側にあるので、下部電極と称する)を作製する。その上に、透光性の絶縁膜、ソース及びドレイン電極材料である金属ナノ微粒子溶液を必要な面積に、順次、例えば印刷法により積層する。次に、下部電極をマスクとし基板裏面より金属ナノ微粒子層を露光することによって、金属ナノ微粒子を固化固着させる。その後、リンスを行うことによって、前記金属ナノ微粒子層の不要な部分が除去され、下部電極側が位置合わせされたソース電極及びドレイン電極のパタンが形成できる。こうして、下部電極と上部電極の精密な位置合わせが可能となる。その後、下部電極直上に有機半導体材料を印刷または蒸着することによって、有機薄膜トランジスタを形成する。尚、前記の露光は金属ナノ微粒子が光を吸収し固化するような波長を用いることは言うまでもない。又、金属ナノ微粒子はナノオーダーの金属コアを持つ微粒子で、通例用いられているもので十分である。又、これには、コアの周りに保護膜のあるものと無いものがある。本発明の実施例では保護膜のあるものを用いている。尚、金属ナノ微粒子は、保護膜がない場合は、長期間(半月程度)安定に存在できないので注意を要する。
又、有機半導体膜を形成する工程と、前記金属ナノ微粒子を用いてのソース/ドレイン電極層を形成する工程の順番は、いずれを先に行っても、本発明が実施出来ることは言うまでもない。
第2の方法は、第1の方法のように、基板裏面側よりの露光を用いずに、基板表面とゲート絶縁膜表面の水に対する親水性・疎水性なる性質の差を用いて、ソース及びドレイン電極を印刷する工程を用いる。その工程の基本は次の通りである。基板表面にゲート電極を作成し、ゲート電極を覆うようにゲート絶縁膜を形成する。このとき作成したゲート絶縁膜表面とこのゲート絶縁膜以外の基板表面の、水に対する性質である親水性と疎水性とに差を持たせて作成する。ここで、親水性及び疎水性は、比較する両領域での液体に対する性質の比較で判断すればよい。更に、より具体的定量的には、この性質の差は、ゲート絶縁膜表面と基板表面の水に対する接触角の差を30度以上、好ましくは60度以上になるような材料として十分である。(尚、以下、一般的説明では、親水性及び疎水性の用語を用いて説明する。)そして、少なくともチャネル領域に対応する領域を含んで導電性材料溶液を塗布する。この場合、ソース・ドレイン電極が搭載される領域の基板表面の接触角がゲート絶縁膜と比較して小さい場合には、親水性とみなせるので、水溶性の導電性材料溶液を用いてソース電極及びドレイン電極を印刷により形成する。こうして、ゲート絶縁膜には、ソース及びドレイン電極用の導電性材料溶液は存在せず、ソース及びドレイン電極用の領域に前記導電性材料溶液を搭載することを可能とする。一方、基板表面の接触角がゲート絶縁膜と比較して大きい場合には、疎水性とみなせるので、有機溶剤に溶解した導電性材料を用いてソース及びドレイン電極を印刷によりパタン形成する。こうして、ソース電極及びドレイン電極用の両領域には、ソース及びドレイン電極用の導電性材料溶液の搭載を可能とし、ゲート絶縁膜には導電性材料溶液が存在しないことを可能とする。
この後、形成した導電性材料溶液を金属層化する。この場合、導電性材料溶液が塗布された基板表面側よりの露光による固化、或いは、必要に応じて、例えば加熱焼成を用いる。このようにすることにより、ゲート絶縁膜上からはソース及びドレイン電極材料がはじかれ、ゲート電極とソース及びドレイン電極の精密な位置合わせが可能となる。その後、下部電極直上に有機半導体材料を、例えば印刷または蒸着することによって、有機薄膜トランジスタを形成する。
尚、ゲート絶縁膜表面とこのゲート絶縁膜以外の基板表面の、水に対する性質を親水性と疎水性とに差を持たせて作成する為、より具体的な方法は種々存在するが、詳細は後述される。
又、有機半導体膜を形成する工程と、前記金属ナノ微粒子を用いてのソース/ドレイン電極層を形成する工程の順番は、いずれを先に行っても、本発明が実施することが出来る。
本発明によれば、印刷法を用いて、正確に位置合せされた下部電極と上部電極が絶縁膜を介して対峙する電極を有する有機薄膜トランジスタを有する半導体装置を提供することが出来る。本発明によれば、前述の位置精度は1μm以内を確保することが出来る。
本願発明の諸形態を具体的に説明するに先立って、本発明の主な形態並びに使用する具体的材料等につき詳細に説明する。
<第1の形態:電極用溶液層を、不透光性ゲート電極をマスク領域として基板裏面から露光する方法>
前述したように、第一の基本形態では、前記ゲート電極をマスク領域とした、前記基板裏面からの露光により、前記1対のソース及びドレイン両電極のゲート電極側の端部が設定されることを特徴とする。更に、好ましくは、前記チャネル部、前記絶縁膜、前記ゲート電極、前記ソース及びドレイン電極が印刷法により形成されるのが良い。
この場合、前記の電極形成及び有機半導体膜の形成に関する具体的な手順として、代表的には次の2つがある。即ち、第1は、前記有機半導体膜を形成する工程が、前記電極材料層を形成する工程より前になされるものである。第2は、前記有機半導体膜を形成する工程が、前記電極材料層を形成する工程より後になされるものである。
又、不透光性のゲート電極を形成する工程、前記ゲート絶縁膜を形成する工程、前記少なくとも前記ゲート絶縁膜上に電極材料層を形成する工程のいずれもが、印刷法を用いてなされることは、本発明の目的を達成するにより好ましい。
前記透光性基板裏面からの露光に関しては、露光光が金属ナノ微粒子の光吸収波長に対応した波長である必要があるが、好ましくはNd3+:YAGレーザーの第2高調波である532nmが代表例である。この光吸収によって、溶液状で塗布された前記金属ナノ微粒子が固化、金属層化する。尚、金属コアの大きさがナノオーダーの場合、用いるレーザ光の波長はほとんど変える必要なない。金属の種類によって吸収ピーク値は変化するが吸収波長がブロードであるため(吸収する波長領域が広い)、532nmで、十分カバー可能である。こうした特性は、保護膜の有無によって変化はない。
次に、本発明に使用する具体的材料等につき説明する。
前記透光性基板の代表例は、珪素化合物或いは有機化合物である。透光性基板の具体例を例示すれば、ガラス板や石英基板、フレキシブルな樹脂製シートいわゆるプラスチックフィルムである。プラスチックフィルムとしては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルイミド、ポリエテールスルホン、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアクリレート、ポリイミド、ポリカーボネイト、セルローストリアセテート、セルロースアセテートプロピオネート等を例としてあげることが出来る。プラスチックフィルムはフレキシブルに曲がる特徴を有する。装置のフレキシブルな特徴を要請される各種応用に有利である。
上記導電性材料としては、超微粒子、錯体、高分子の形態をとり、溶媒中に分散して液体材料を形成できる金属、金属酸化物、または導電性高分子材料からなるインクである。金属は、白金、金、銀、銅などの貴金属、金属酸化物は、ITOなどの導電性を示すもの、導電性高分子は、ポリアセチレンやポリアニリンに代表されるものを用いることが出来る。尚、ここで言う、インクとはこれらの金属、金属酸化物、導電性高分子を印刷工程で一般的に使用されている溶剤に溶かしたもので十分である。
上記透光性絶縁膜材料としては、有機絶縁高分子類であり、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネイト誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などを例としてあげることが出来る。加えて、絶縁材料としては、シリコン酸化物、シリコン窒化物、金属酸化物、金属窒化物などの無機材料も挙げることができる。
上記有機半導体材料としては、ペンタセンなどのポリアセン誘導体、ポリチオフェン誘導体、ポリエチレンビニレン誘導体、ポリピロール誘導体、ポリイソチアナフテン誘導体、ポリアニリン誘導体、ポリアセチレン誘導体、ポリジアセチレン誘導体、ポリアズレン誘導体、ポリピレン誘導体、ポリカルバゾール誘導体、ポリセレノフェン誘導体、ポリベンゾフラン誘導体、ポリフェニレン誘導体、ポリインドール誘導体、ポリピリダジン誘導体、金属フタロシアニン誘導体、フラーレン誘導体、又、これらの繰り返し単位を2種類以上混合したポリマーもしくはオリゴマーなど例としてあげることが出来る。又、必要に応じてこれらの有機半導体材料にドーピング処理を施しても良い。又、有機半導体トランジスタ性能を向上させるために、有機半導体を印刷する以前の工程により、有機半導体と基板の接着面に表面処理を施しても良い。ここで、表面処理とは、表面にSAM膜を形成する処理である。より具体的な例を述べれば、数ナノメートルの膜厚を有する有機膜(エポキシ化ポリブタジエンなど)で覆う。表面を、いわゆるHMDS処理する。
上記導電性材料の溶媒としては、導電性材料が可溶な溶剤であり、例としては、水、又、有機溶媒としては、メチルアミルケトン、乳酸エチル、シクロヘキサノン、プロピレングリコールモノメチルエーテル、プロピレングリコールー1−モノメチルエーテルー2−アセタート等の感光性組成物溶剤や、ジエチルエーテル、アセトン、テトラヒドロフラン等のエーテル類、トルエン、クロロホルムなどが使用できる。
塗布法は、インクジェット法、マイクロディスペンス法、及び転写法などが代表的な例である。本発明の目的に、諸部分の形成に、これらの内の少なくとも一つの方法を用いるのが、実際的である。
以下に第1の形態の代表的な諸例を列挙する。
(1)基板上に、有機半導体で構成されたチャネル部と、前記チャネル部に接した絶縁膜と、前記絶縁膜に接したゲート電極と、前記チャネル部で離間された1対のソース及びドレイン電極を有する有機薄膜トランジスタの製造方法であって、前記1対のソース及びドレイン電極が導電性材料の溶液状態を原料とし、塗布法により形成されかつ、前記1対のソース及びドレイン両電極のゲート電極側の端部が感光性組成物を用いたホトリソグラフィを用いずに位置ずれ1μm以内に配置されることを特徴とする有機半導体膜を有する半導体装置の製造方法。
(2)前記基板と前記絶縁膜が透光性であり、前記ゲート電極が不透光材料からなり、前記ソース及びドレイン電極の材料が金属ナノ微粒子溶液を原料とし、前記基板裏面からの露光により、前記1対のソース及びドレイン両電極のゲート電極側の端部が設定されることを特徴とする項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(3)前記チャネル部、前記絶縁膜、前記ゲート電極、前記ソース及びドレイン電極が印刷法により形成されることを特徴とする項目(2)に記載の有機半導体膜を有する半導体装置の製造方法。
(4)前記1対のソース及びドレイン両電極のゲート電極側の端部を設定する為の前記露光工程は、
(a)透光性基板上部に不透光性のゲート電極を形成する工程と、
(b)前記ゲート電極を少なくとも覆ってゲート絶縁膜を形成する工程と、
(c)少なくともソース及びドレイン電極に対応する領域を含んで金属ナノ微粒子溶液を印刷する工程と、
(d)前記透光性基板裏面側より露光し電極を作成する工程と、
(e)前記露光後、ソース及びドレイン電極以外の部分の金属ナノ微粒子溶液を洗い流す工程と、
(f)チャネル部を形成する為の有機半導体層を形成する工程を有することを特徴とする項目(2)に記載の有機半導体膜を有する半導体装置の製造方法。
(5)前記有機半導体膜を形成する工程が、前記電極材料層を形成する工程後になされることを特徴とする項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(6)前記基板が、フレキシブルな基板であることを特徴とする項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(7)前記基板が珪素化合物からなることを特徴とする項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(8)前記基板が有機化合物からなることを特徴とする項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(9)前記透光性基板裏面からの露光光が、当該金属ナノ微粒子の光吸収波長であることを特徴とする項目(2)に記載の有機半導体膜を有する半導体装置の製造方法。
(10)前記露光光がレーザー光であることを特徴とする項目(2)に記載の有機半導体膜を有する半導体装置の製造方法。
(11)前記露光光がNd3+:YAGレーザー第2高長波であることを特徴とする項目(2)に記載の有機半導体膜を有する半導体装置の製造方法。
(12)前記金属ナノ微粒子構造は、中心が金属であり、その金属を覆うように有機化合物が存在することを特徴とする項目(2)に記載の有機半導体膜を有する半導体装置の製造方法。尚、ここで、前記した通り、金属コアは、白金、金、銀、銅などの貴金属、有機物は、チオール化合物、カルボキシル基を有する化合物、アミノ基を有する化合物です。
(13)前記塗布法が、インクジェット法、マイクロディスペンス法、及び転写法の群のうち少なくとも1種類を使用することを特徴とする項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(14)前記露光光を当該ゲート間の接続を乗り越えてソース及びドレイン電極を形成できる照射量に設定することを特徴とする項目(2)に記載の有機半導体膜を有する半導体装置の製造方法。ここで、金属ナノ微粒子の固化の為、概ね10〜50J/cmを用いている。
<第2の形態:ゲート絶縁膜と基板表面との塗布溶液に対する性質の相違を利用する方法>
第2の形態は、前述したように、基板上に、有機半導体で構成されたチャネル部と、前記チャネル部に接した絶縁膜と、前記絶縁膜に接したゲート電極と、前記チャネル部で離間された1対のソース及びドレイン電極を有する有機薄膜トランジスタを有する半導体装置の製造方法であって、前記基板表面と前記ゲート絶縁膜表面において、液体に対する性質、即ち、親水性か疎水性かの性質を相互に異にさせ、前記ソース電極及びドレイン電極材料の溶液を、選択的にゲート絶縁膜上からはじくようにし、前記1対のソース及びドレイン両電極のゲート電極側の端部が設定されることを特徴とする。
前記基板表面材料と前記ゲート絶縁膜表面材料が異なった物質によって形成されるが、水に対する接触角に差が小さいときには、前記基板表面もしくは前記ゲート絶縁膜表面のどちらかを選択的に自己組織化膜(Self−Assembled Monolayer:以下、SAM膜と略記する)で処理する方法や、あらかじめ基板表面に高分子膜を塗布することにより表面の水に対する接触角を変化させる方法もある。尚、ここで、接触角(Contact Angle)とは、静止液体の自由表面が固体壁に接する場所で液体と固体面とのなす角(液体の内部にある角をとる)をいう。
本願発明の第2の形態においても、前述した、透光性基板、導電性材料、透光性絶縁膜材料、有機半導体材料など同様に用いることが出来る。尚、第2の形態では、基板側は透光性或いは透光性絶縁膜として用いる必要はないが、同じ材料を用いることが出来る。
導電性材料の塗布法に関しても、前述の第1の形態で述べたものと同様である。
又、上記SAM材料としては、シランカップリング剤を末端に有する化合物が代表例である。
SAM材料としては、例えばシランカップリング剤を末端に有する化合物である。
表面が、金属酸化物や、SiO2の場合は、シランカップリング剤が代表例である。。表面が、白金、金、銀、銅などの貴金属の場合は、チオール化合物、カルボキシル基を有する化合物、アミノ基を有する化合物がある。
尚、前記ゲート絶縁膜表面と前記1対のソース及びドレイン両電極を形成する領域とを、親水性か疎水性か、いずれの性質を持たせるかについては、多くの方法が考えられる。以下に、本方法に基づくこれらの各種例を列挙する。
(1)基板上に、有機半導体で構成されたチャネル部と、前記チャネル部に接した絶縁膜と、前記絶縁膜に接したゲート電極と、前記チャネル部で離間された1対のソース及びドレイン電極を有する有機薄膜トランジスタの製造方法であって、基板表面材料とゲート絶縁膜表面材料が異なる材料から形成され、水による接触角の差が30度以上好ましくは60度以上であり、且つ前記1対のソース及びドレイン電極が導電性材料の溶液状態を原料とし、塗布法により形成されかつ、前記1対のソース及びドレイン両電極のゲート電極側の端部が感光性組成物を用いたホトリソグラフィを用いずに位置ずれ1μm以内に配置されることを特徴とする有機半導体膜を有する半導体装置の製造方法。
(2)(a)基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、金属のナノ微粒子を含有する層を形成する工程、
(d)前記金属のナノ微粒子を含有する層を金属層化する工程、
(e)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有し、且つ
(f)前記ソース電極及びドレイン電極領域と当該ソース電極及びドレイン電極領域以外の領域の性質が、親水性と疎水性に関して、相互に相反する性質の状態を実現して後、前記金属のナノ微粒子を含有する層を形成する工程を実施し、且つ
(g)前記基板表面の親水性と疎水性の性質に関して、前記基板表面が親水性の場合は、水溶性の金属のナノ微粒子溶液を、前記基板表面が疎水性の場合は、非水溶性の金属のナノ微粒子溶液を、用いることを特徴とする有機半導体膜を有する半導体装置の製造方法。
ここで、親水性の基板としては、次のようなものをあげることが出来る。即ち、セルロース誘導体、ポリヒドロキシスチレン誘導体、ノボラック誘導体、ポリビニルアルコール誘導体、ビニロン、ヒドロキシアクリレート誘導体などである。
疎水性を確保する為の有機物として、次のものをあげることが出来る。即ち、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネイト誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などである。
電極形成の為の溶液の代表例として、次のようなものあげることが出来る。親水性のものとしては、金属ナノ微粒子の水溶液(前記金属ナノ微粒子は、例えばクエン酸保護膜を有するもの)、金属ナノ微粒子のアルコール溶液(前記金属ナノ微粒子は、例えばアミノ基を有するチオール化合物を保護膜に有するもの)などである。一方、疎水性の溶液としては次のものをあげることが出来る。金属ナノ微粒子のトルエン液(前記金属ナノ微粒子は、例えばチオール化合物の保護膜を有するもの)或いはクロロホルム溶液、エーテル溶液、金属ナノ微粒子による導電性高分子類などである。
(3)前記疎水性領域と前記親水性領域とにおける、水による接触角の差が30度以上であることが実際的である。
(4)本例は、S/D電極形成領域のSiO膜を疎水性、ゲート絶縁膜を親水性となす方法である。即ち、
(a)表面がSiOである基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)前記ゲート絶縁膜に覆われる領域以外の領域のSiO膜を疎水性となす工程、
(d)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
(e)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有する方法である。
ゲート絶縁膜は、多くの場合、金属酸化物であり、ゲート絶縁膜に覆われる領域以外の領域に比較して親水性といえる。この為、非水溶性の金属のナノ微粒子を含有する溶液で、ソース/ドレイン電極用の層を塗布すると、ゲート絶縁膜上から、当該溶液ははじかれ、ソース/ドレイン電極領域に当該溶液の層が形成される。
(5)前記SiO膜の疎水性処理後の特性が、前記ゲート絶縁膜に覆われる領域の水による接触角と前記ゲート絶縁膜に覆われる領域以外の前記SiO膜における水による接触角の差が、30度以上であることが実際的である。接触角の差は、より好ましくは60度以上である。
(6)SiO膜を疎水性となすに有機物薄膜を用いる方法
前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程は、前記SiO膜の当該領域に疎水性の有機物薄膜を形成する。
(7)SiO膜を疎水性となすにSAMを用いる方法
前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程は、前記SiO膜の当該領域にSAM膜を形成する。
(8)基板表面が親水性有機化合物なる場合、当該表面を疎水性となす方法
(a)表面が親水性の有機物薄膜である基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)前記ゲート絶縁膜に覆われる領域以外の領域を疎水性となす工程、
(d)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
(e)前記金属のナノ微粒子を含有する層を金属層化する工程、
(f)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有するものである。
(9)基板表面が親水性有機化合物なる場合、前記疎水性となすに有機物薄膜を用いる方法
本方法は、前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性となす工程が、前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性有機物薄膜を形成する方法である。
(10)基板表面が親水性有機化合物なる場合、前記疎水性となすにSAMを用いる方法
本方法は、前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性となす工程が、前記ゲート絶縁膜に覆われる領域以外の領域に、自己組織化膜(SAM)を形成する方法である。
(11)表面が親水性有機化合物である基板に疎水性ゲート絶縁膜を形成する方法
(a)表面が親水性の有機物薄膜である基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)前記ゲート絶縁膜に覆われる領域を疎水性となす工程、
(d)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、水溶性の金属のナノ微粒子を含有する層を形成する工程、
(e)前記金属のナノ微粒子を含有する層を金属層化する工程、
(f)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする有機半導体膜を有する半導体装置の製造方法である。
前記ゲート絶縁膜に覆われる領域の疎水性となす代表的方法は、SAMを形成することである。
(12)表面が疎水性有機化合物である基板に対して、親水性のゲート絶縁膜を用いる方法
(a)表面が疎水性の有機化合物である基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆って親水性のゲート絶縁膜を形成する工程、
(c)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
(d)前記金属のナノ微粒子を含有する層を金属層化する工程、
(e)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする有機半導体膜を有する半導体装置の製造方法である。
尚。金属のナノ微粒子を含有する溶液の塗布法は、インクジェット法、マイクロディスペンス法、及び転写法などが代表的な例である。本発明の目的に、諸部分の形成に、これらの内の少なくとも一つを用いるのが、実際的である。
(13)基板上に、有機半導体で構成されたチャネル部と、前記チャネル部に接した絶縁膜と、前記絶縁膜に接したゲート電極と、前記チャネル部で離間された1対のソース及びドレイン電極を有する有機薄膜トランジスタの製造方法であって、前記ソース及びドレイン電極の材料が金属ナノ微粒子であり、前記基板表面からのパタン露光により、前記1対のソース及びドレイン両電極のゲート電極側の端部および逆端部が設定されることを特徴とする有機半導体膜を有する半導体装置の製造方法。
(14)前記チャネル部、前記絶縁膜、前記ゲート電極、前記ソース及びドレイン電極が印刷法により形成されることを特徴とする項目(13)に記載の有機半導体膜を有する半導体装置の製造方法。
(15)前記1対のソース及びドレイン両電極のゲート電極側の端部を設定する為の前記露光工程は、
基板上部にゲート電極を形成する工程と、
前記ゲート電極を少なくとも覆ってゲート絶縁膜を形成する工程と、
少なくともソース及びドレイン電極に対応する領域を含んで金属ナノ微粒子溶液を印刷する工程と、
前記基板上面よりパタン露光し電極を作成する工程と、
前記露光後、ソース及びドレイン電極以外の部分の金属ナノ微粒子溶液を洗い流す工程と、
チャネル部を形成する為の有機半導体層を形成する工程を有することを特徴とする項目(13)に記載の有機半導体膜を有する半導体装置の製造方法。
(16)前記基板表面からの露光光が、当該金属ナノ微粒子の光吸収波長であることを特徴とする項目(13)に記載の有機半導体膜を有する半導体装置の製造方法。
(17)前記露光光がレーザー光であることを特徴とする項目(13)に記載の有機半導体膜を有する半導体装置の製造方法。
(18)前記露光光がNd3+:YAGレーザー第2高長波であることを特徴とする項目(13)に記載の有機半導体膜を有する半導体装置の製造方法。
(19)前記金属ナノ微粒子構造は、中心が金属であり、その金属を覆うように有機化合物が存在することを特徴とする項目(13)に記載の有機半導体膜を有する半導体装置の製造方法。
(20)前記露光光を当該ゲート間の接続を乗り越えてソース及びドレイン電極を形成できる照射量に設定することを特徴とする項目(13)に記載の有機半導体膜を有する半導体装置の製造方法。
(21)尚、上記の諸例では、基板全面にSiO膜或いは前記有機化合物膜が形成された形態を用いて説明した。しかし、本願発明の要点は、基板表面とこの上部に形成されたゲート絶縁膜表面の材質が異なり、液体に対する性質が異なることである。従って、ゲート電極の下部の材料は基本的に問わない。従って、ゲート絶縁膜とゲート絶縁膜以外の領域との液体に対する性質を異にさせるに当たっては、必ずしも、基板全面にSiO膜或いは前記有機化合物膜を形成する必要はなく、部分的に所望の特性の領域を形成しても、勿論良い。
次に、本発明の幾つかの実施例について具体的に説明する。本実施例において、使用したインクジェット印刷装置は、位置精度、描画線幅最小値共に20μmであったため、ゲート電極線幅は20μmとした。
(実施例1)
図1から図8は、基板裏面からの露光によりソース及びドレイン電極を形成する本例の製造工程順に示した装置の平面図及び断面図である。図1から図8の各図において、(a)は上面図、(b)は図の(a)における線AA’での断面図である。以下、本願明細書における製造工程順に示した装置の上面図及び断面図では、各図の(a)を上面図、(b)を断面図で示した。
透光性基板1として有機化合物であるポリエチレンテレフタレートを用い、インクジェット印刷法により金ナノ微粒子をトルエン溶液に分散させたものをインクとして線幅20μmのゲート電極形状を印刷し、120℃5分間過熱し金ゲート電極2を形成した(上面図:図1の(a)、断面図:図1の(b))。作成したゲート電極の高さは、約10μmであった。当該金ナノ微粒子の金属核の粒径は3.5nmであり、金属核の周りはブタンチオレートで覆っている。尚、図1の(a)の上面図における、金ゲート電極2は、T字型をし、且つ縦横の2つの部分に分けられたように描かれている。当該金ゲート電極2はこれらが一体としてゲート電極部を構成している。従って、T字型を一体として形成するか、少なくとも2つの部分で形成するかは任意であり、その製造方法にも適不適がある。本例のインクジェット印刷では、2つの部分に分けてスキャンして構成する方が適している。他方、例えば転写法などの場合は、T字型を一体として転写するのが得策である。以下の各上面図、例えば、図2の(a)、図3の(a)、図4の(a)、図5の(a)、図6の(a)(以下、全ての図番を例示しないが)などにおいても、同じ状況で、図面では2つの部分に分けられたように描かれている。
次に、ポリイミドの10%N−メチルピロリドン溶液をインクジェット印刷法によりゲート絶縁膜形状を形成し、150℃20分間熱処理を行いゲート絶縁膜3を必要部位に形成した(上面図:図2の(a)、断面図:図2(b))。ゲート絶縁膜3の膜厚は約100nmであった。又、位置ずれを考え、後から形成するソース/ドレイン電極の幅よりも20μm大きめにパターニングした(上面図:図3の(a)、断面図:図3の(b))。その上から金属ナノ微粒子10重量%トルエン溶液4をインクジェット法により印刷を行った。印刷パタ−ンは、20μmの印刷ずれを考慮して、ゲート絶縁膜より30μm大きく形成した。感光性組成物膜厚は、約15μmであった。
基板裏面よりNd3+:YAGレーザー第2高調波(532nm)5を用いて120秒間露光を行った(上面図:図4の(a)、断面図:図4の(b))。露光によって、金属ナノ微粒子が固化固着6してくるのが見て取れる(上面図:図5の(a)、断面図:図5の(b))。その後、トルエンにより90秒洗浄を行った。ゲート電極2を避けるように金属パタン(ソース及びドレイン電極)6が形成された(上面図:図6の(a)、断面図:図6(b))。金属パタン6の膜厚は約5μmであった。この時点での、ゲート電極とソース及びドレイン電極の位置ずれは、0.5μmとなっていた。
次に、ゲート電極と同様の金ナノ微粒子トルエン溶液を用いてインクジェット印刷法にて、配線7、配線8を印刷し120℃5分間加熱処理した(上面図:図7の(a)、断面図:図7(b))。この時、配線の膜厚は0.5μmであった。次に、ゲート電極2直上のソース電極6とドレイン電極6の間に有機半導体(Poly(3−hexylthiophene−2、5−diyl)Regioregular)のクロロホルム5%溶液を用いインクジェット印刷法によりチャネル部9を印刷し、180℃2分間熱処理を行った(上面図:図8(a)、断面図:図8(b))。チャネル部9の厚さは、15μmであった。
このトランジスタの移動度を求めたところ0.1cm/Vsとなった。この値は、上下部両電極相互の位置ずれはないと考えられる有機薄膜トランジスタの特性である。
前記絶縁膜3、有機半導体層9の形成は、回転塗布によっても実施することが出来る。回転塗布法による有機薄膜トランジスタの移動度は同等であった。しかし、前述の印刷法は、回転塗布によって形成した場合と比較し、それぞれ溶液の使用量に無駄がなく有利である。
(実施例2)
本例は、実施例1と同様の方法により有機半導体トランジスタを2個(19、20)を形成した例である。図9、図10に本例の上面図及び断面図を示す。各トランジスタの形成方法は前述の実施例1と同様であるが、本例の構成は、各トランジスタの形成後、一方の第1のトランジスタ19のドレイン電極6と他方のトランジスタ20の第2のゲート電極2を配線10により結線している。図9に上面図、図10に図9でのAA’断面での断面図を示す。両トランジスタの性能は、まったく同じであり、性能ばらつきの無いトランジスタが作成できた。
(実施例3)
図11から図18に基板表面とゲート絶縁膜表面の水に対する接触角の差が大きい場合の有機半導体TFTの製造方法を示す。
実施例1と同様なポリエチレンテレフタレート基板1上に、アルミ膜13をスパッタ形成する(上面図:図11(a)、断面図:図11(b))。更に、上部にノボラック樹脂の20重量%メチルアミルケトン溶液を印刷法により所望のゲート電極形状に塗布する(上面図:図12(a)、断面図:図12(b))。ゲート寸法は、実施例1と同じとした。このノボラック樹脂パタンをマスクとして燐酸、硝酸、酢酸の水溶液を用いてアルミのウエットエッチングを行う(上面図:図13(a)、断面図:図13(b))。続けて、アセトンによりノボラック樹脂を洗浄し、ゲートパタン13を得た(上面図:図14(a)、断面図:図14(b))。
次に、アルミパタン13を陽極酸化し、表面にアルミ酸化物(アルミナ)膜15を形成した(上面図:図15(a)、断面図:図15(b))。アルミナ膜15の膜厚は、10nmとした。この時点で、基板表面1の水に対する接触角は90度、ゲート絶縁膜となるアルミナ膜15の接触角は25度となった。
続いて、実施例1のゲート作成と同様の金ナノ微粒子のトルエン溶液を用いてソース及びドレイン電極6を所望の位置に印刷法により形成した(上面図:図16(a)、断面図:図16(b))。トルエン溶液を使用したため、ゲート絶縁膜であるアルミナ膜15上には金属ナノ微粒子溶液は付着しなかった。上記ソース及びドレイン電極形成と同様の金属ナノ微粒子トルエン溶液の印刷により配線8を形成した(上面図:図17(a)、断面図:図17(b))。120度5分間焼成した後のソース及びゲート電極6と配線8の膜厚は、約5μmとなった。この時点での、ゲート電極とソース及びドレイン電極の位置ずれは、0.2μmとなった。
次に、ゲート電極2直上のソース及びドレイン電極6の間に有機半導体(Poly(3−hexylthiophene−2、5−diyl)Regioregular)のクロロホルム5%溶液を用いインクジェット印刷法によりチャネル部9を印刷し、180℃2分間熱処理を行った(上面図:図18(a)、断面図:図18(b))。チャネル部9の厚さは、15μmであった。
このトランジスタの移動度を求めたところ0.12cm/Vsとなった。この値は、上下部両電極相互の位置ずれないと考えられる有機薄膜トランジスタの特性である。
(実施例4)
本実施例は、基板表面とゲート絶縁膜表面の水に対する接触角の差が30度以下の場合での有機TFT作成工程を示す。
基板1をセルローストリアセテートを用いることと、ゲート絶縁膜上にSAMを形成する以外は基本的な製造工程は実施例3と同様である。セルローストリアセテート基板1上にゲート電極2を形成し(上面図:図19(a)、断面図:図19(b))、ゲート絶縁膜15を形成する(上面図:図20(a)、断面図:図20(b))。この時点での基板1表面の水に対する接触角は50度、ゲート絶縁膜となるアルミナ膜15の接触角は25度となっていた。次に、フッ素溶媒系に分散したCF(CF)(CH)SiCl等に代表されるフッ化アルキル系シランカップリング剤溶液に上記基板を30分間浸漬させ、アルミナ膜15上にSAM膜16を形成した(上面図:図21(a)、断面図:図21(b))。この時点でのSAM膜16の表面の水に対する接触角は100度となった。
続いて、水溶性の金属ナノ微粒子(表面がクエン酸により保護されている)を用いる以外は実施例3と同様な手順でソース及びドレイン電極6の形成(上面図:図22(a)、断面図:図22(b))、配線8の形成(上面図:図23(a)、断面図:図23(b))、有機半導体膜の形成を行った(上面図:図24(a)、断面図:図24(b))。このトランジスタの、ゲート電極と、ソース及びドレイン電極の位置ずれは0.2μmとなった。
このトランジスタの移動度を計測したところ0.09cm/Vsとなった。印刷工程のみで作製した有機薄膜トランジスタの性能は、各部位の位置ずれなく作製した有機薄膜トランジスタと比較し同等の結果が得られた。
(実施例5)
本実施例は、基板表面とゲート絶縁膜表面の水に対する接触角の差が30度以下の場合での基板表面処理を行う有機TFT作成工程を示す。
基板1を石英を用いることと、有機薄膜により基板表面処理を行う以外は基本的な製造工程は実施例3と同様である。石英基板1上に回転塗布によりエポキシ化ポリブタジエンの0.05重量%キシレン溶液を塗布し、200度10分間熱処理を行う。膜厚約0.5nmの有機薄膜12を得た(上面図:図25(a)、断面図:図25(b))。この後の工程は実施例3と同様の工程とした。すなわち、ゲート電極2を形成し(上面図:図26(a)、断面図:図26(b))、ゲート絶縁膜15を形成する(上面図:図27(a)、断面図:図27(b))。この時点での基板1表面の水に対する接触角は90度、ゲート絶縁膜となるアルミナ膜15の接触角は25度となっていた。続いて、実施例3と同様な手順でソース及びドレイン電極6の形成(上面図:図28(a)、断面図:図28(b))、配線8の形成(上面図:図29(a)、断面図:図29(b))、有機半導体膜の形成を行った(上面図:図30(a)、断面図:図30(b))。このトランジスタの、ゲート電極とソース及びドレイン電極の位置ずれは、0.3μmとなった。
このトランジスタの移動度を計測したところ0.09cm/Vsとなった。印刷工程のみで作製した有機薄膜トランジスタの性能は、各部位の位置ずれなく作製した有機薄膜トランジスタと比較し同等の結果が得られた。
上記実施例1〜5は、コスト及び性能の両面で特に高性能であった代表的な諸例を示した。以下に、その他上記実施例の材料の変更等を行った諸例を説明する。
<基板について>
実施例1における透光性基板を珪素化合物であるガラス基板とする以外は、全て実施例1と同様に行い有機薄膜トランジスタを形成した。このトランジスタの移動度は、プラスチック基板と同等な0.11cm/Vsであった。
上記透光性絶縁膜材料として、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネイト誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などを用いても同様な効果を得ることが出来る。
<導電性材料について>実施例1における金ナノ微粒子を銀ナノ微粒子に代える以外はすべて実施例1と同様に行いトランジスタを形成した。このトランジスタの移動度は0.08cm/Vsであった。白金ナノ微粒子を用いた場合、移動度は0.1cm/Vs、銅ナノ微粒子の場合、移動度は0.08cm/Vsとなり、金ナノ微粒子使用時と同等の性能となった。前記各種材料において、例えば金と銀の仕事関数の差による特性上の差異はあるが、十分本願発明の目的を達成することが出来る。これらの材料中、金ナノ微粒子は、性能上、或いは合成の容易さ、コスト、更には保存安定性の諸側面から、最も有利な材料である。
上記導電性材料の溶媒として、有機溶媒としては、メチルアミルケトン、乳酸エチル、シクロヘキサノン、プロピレングリコールモノメチルエーテル、プロピレングリコールー1−モノメチルエーテルー2−アセタート等の感光性組成物溶剤や、ジエチルエーテル、アセトン、テトラヒドロフラン等のエーテル類、トルエン、クロロホルムなどを用いることが出来る。
<有機半導体材料について>
実施例1の金ナノ微粒子溶液を、例えばエメラルディン塩をドープしたポリアニリン溶液に代える以外はすべて実施例1と同様に行い、トランジスタを形成した。このトランジスタの移動度は0.10cm/Vsであった。こうした例も、十分本願発明の目的を達することが出来た。
又、実施例1の有機半導体Poly(styrenesulfonate)/poly(s,3−dihydrothieno−[3,4−b]−1,4−dioxin)の1.3wt%水溶液を用いてトランジスタを形成した。このトランジスタの移動度は0.088cm/Vsであった。この例はコスト的には若干有利である。
上記有機半導体材料として、ペンタセンなどのポリアセン誘導体、ポリチオフェン誘導体、ポリエチレンビニレン誘導体、ポリピロール誘導体、ポリイソチアナフテン誘導体、ポリアニリン誘導体、ポリアセチレン誘導体、ポリジアセチレン誘導体、ポリアズレン誘導体、ポリピレン誘導体、ポリカルバゾール誘導体、ポリセレノフェン誘導体、ポリベンゾフラン誘導体、ポリフェニレン誘導体、ポリインドール誘導体、ポリピリダジン誘導体、金属フタロシアニン誘導体、フラーレン誘導体、又、これらの繰り返し単位を2種類以上混合したポリマーもしくはオリゴマーなどを用いても同様の効果を得ることが出来る。
<絶縁膜について>実施例1の絶縁膜をエポキシ化ポリブタジエンの0.5%キシレン溶液を用いた場合、移動度は0.11cm/Vsであった。この値は、実施例1の値とほぼ同等である。本例は、コスト的には若干有利である。
又、絶縁膜をポリヒドロキシスチレンの2%メチルアミルケトン溶液を用いた場合の移動度は0.11cm/Vsであり、本発明の目的を達することが出来る。本例のポリヒドロキシスチレンは安価であり、安全溶剤のメチルアミルケトンが使用できるメリットがある。
<ゲート及びゲート絶縁膜>
ゲート材料としてはアルミの例を示したが、このゲート材料を金、白金、銅などの貴金属材料を用いると、ゲート絶縁膜にチオール化合物やアミノ化合物、カルボン酸化合物がSAM材料として使用できる。ゲート電極に金、ゲート絶縁膜としてドデカンチオールを使用した場合、トランジスタの移動度は、0.11cm/Vsであった。こうした例も、十分本願発明の目的を達することが出来た。
<第2の形態の各種工程の組み合わせ>
前述したように、本願発明の第2の形態は、ゲート絶縁膜の液体に対する性質と基板表面の液体に対する性質及びソース/ドレイン電極用金属材料の溶液の性質について、各種の組み合わせを用いて実施することが出来る。表1はそれらの組み合わせをまとめたもので、これらについても十分本願発明の効果を売ることができる。
Figure 2007129007
これらの各種工程の主なものを列挙すると、次の通りである。
(1)第2の形態の基本は次の通りである。この工程を基本にして説明する。
(a)基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、金属のナノ微粒子を含有する層を形成する工程、
(d)前記金属のナノ微粒子を含有する層を固化する工程、
(e)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有し、且つ
(f)前記ソース電極及びドレイン電極領域と当該ソース電極及びドレイン電極領域以外の領域の性質が、親水性と疎水性に関して、相互に相反する性質の状態を実現して後、前記金属のナノ微粒子を含有する層を形成する工程を実施し、
(g)前記金属のナノ微粒子を含有する層を形成するに際し、前記基板表面が親水性の場合は、水溶性の金属のナノ微粒子溶液を、前記基板表面が疎水性の場合は、非水溶性の金属のナノ微粒子溶液を、用いることを特徴とする有機半導体膜を有する半導体装置の製造方法。
(2)前記疎水性と前記親水性との各領域の表面の性質の差が、前記各領域における、水による接触角の差が30度以上であることを特徴とする前記項目(1)の有機半導体膜を有する半導体装置の製造方法。
(3)表面がSiOである基板を用い、且つゲート絶縁膜に覆われる領域以外を疎水性とする方法
(a)表面がSiOである基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程、
(d)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
(f)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする前記項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(4)前記SiO膜の疎水性処理後の特性が、前記ゲート絶縁膜に覆われる領域の水による接触角と前記ゲート絶縁膜に覆われる領域以外の前記SiO膜における水による接触角の差が、30度以上であることを特徴とする前記項目(2)の有機半導体膜を有する半導体装置の製造方法。
(5)表面がSiOである基板を用い、且つゲート絶縁膜に覆われる領域以外を疎水性有機薄膜とする方法
(a)前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程は、前記SiO膜の当該領域に疎水性の有機物薄膜を形成する工程であることを特徴とする前記項目(2)の有機半導体膜を有する半導体装置の製造方法。
(6)前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程は、前記SiO膜の当該領域に自己組織化膜(Self−Assembled Monolayer)を形成する工程であることを特徴とする前記項目(2)の有機半導体膜を有する半導体装置の製造方法。
(7)前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程が、基板上にゲート電極を形成する工程の前に、前記基板にSAM膜を形成する工程を有し、且つ前記ソース電極及びドレイン電極領域に、金属のナノ微粒子を含有する層を形成する工程が印刷法によることを特徴とする前記項目(2)の有機半導体膜を有する半導体装置の製造方法。
(8)前記SiO膜の当該領域に自己組織化膜(Self−Assembled Monolayer)を形成する工程が、印刷法によることを特徴とする前記項目(2)の有機半導体膜を有する半導体装置の製造方法。
(9)基板表面が親水性有機化合物層であり、且つゲート絶縁膜に覆われる領域以外の領域を疎水性となす方法
(a)表面が親水性の有機物薄膜である基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)前記ゲート絶縁膜に覆われる領域以外の領域を疎水性となす工程、
(d)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
(e)前記金属のナノ微粒子を含有する層を固化する工程、
(f)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする前記項目(1)の有機半導体膜を有する半導体装置の製造方法。
(10)前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性となす工程は、前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性有機物薄膜を形成することであることを特徴とする前記項目(9)に記載の有機半導体膜を有する半導体装置の製造方法。
(11)本例は親水性有機化合物層と疎水性のSAM膜を用いる方法である。
前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性となす工程が、前記ゲート絶縁膜に覆われる領域以外の領域に、自己組織化膜(Self−Assembled Monolayer)を形成することであることを特徴とする前記項目(3)に記載の有機半導体膜を有する半導体装置の製造方法。
(12)本例は、親水性有機化合物層表面の基板と疎水性ゲート絶縁膜を用いる方法である。
(a)表面が親水性の有機物薄膜である基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
(c)前記ゲート絶縁膜に覆われる領域を疎水性となす工程、
(d)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、水溶性の金属のナノ微粒子を含有する層を形成する工程、
(e)前記金属のナノ微粒子を含有する層を固化する工程、
(f)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする前記項目(1)に記載の有機半導体膜を有する半導体装置の製造方法。
(13)本例は、疎水性有機化合物層表面の基板に親水性のゲート絶縁膜を用いる方法である。
(a)表面が疎水性の有機化合物である基板上にゲート電極を形成する工程、
(b)前記ゲート電極を覆って親水性のゲート絶縁膜を形成する工程、
(c)こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
(d)前記金属のナノ微粒子を含有する層を固化する工程、
(e)少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする請求項7に記載の有機半導体膜を有する半導体装置の製造方法である。
(14)本例は、前記金属のナノ微粒子を含有する層を固化する工程が、前記基板のゲート電極の搭載された面上からの露光による前記項目(1)に記載の有機半導体膜を有する半導体装置の製造方法である。
以上、本発明の基本的諸形態を説明した。本発明によれば、有機半導体製造工程において、次のような利点を有する。(1)印刷法により必要面積に必要材料を描き、(2)下部電極と上部電極の位置合わせの必要な部位は、下部電極と上部電極を自己整合して位置合せして作成する。この為、印刷法を用いて、絶縁膜を介して下部電極と上部電極が正確に位置合せされた電極基板を形成できる。本発明の印刷法を用いれば最小限の面積に必要材料を用いるだけですみ、加えてフォトマスクやレジストリソグラフィ工程が必要なく、スルーホール作成などのエッチング工程などが必要ない。従って、製造コストが大幅に削減できる。
本発明においては、すべての工程が低温形成できるため、基板がプラスチックなどのフレキシブルで、熱によって変形しえる熱可塑性を有する材質で形成されている場合にも、上部配線/電極を下部電極に対して自己整合して形成できる。このような基板を用いたフレキシブルな電子ペーパーのようなディスプレイを作る基板に好適である。
(実施例6)
本実施例では、本発明を具体的なm行n列アクティブマトリクス型薄膜トランジスタ基板およびその製法を説明する。本実施例の各工程を図31Aから図34Bを用いて説明する。m行n列アクティブマトリクス型薄膜トランジスタ基板とは、下部電極の少なくとも一部をなすm本のゲート電極配線と、上部電極の少なくとも一部をなすn本の信号配線の交差部に形成されたm×n個の薄膜トランジスタからなる。基本的な作成手順は実施例3と同じである。
図31Aは、基板1に下部電極2−1、2−2、及び2−3が形成された状態を示す平面図である。隣接配置された開口を有するリング状のn個の矩形が互いに少なくとも1ヶ所以上の接続部17(本例では2ヶ所)で接続されたm本のゲート配線/電極2が、間隙18を介して互いに近接配置される(上面図:図31A、断面図:図31B)。即ち、符号2−1、2−2、及び2−3がゲート配線/電極2の領域である。このゲート配線/電極は、図では3本が具体的に図示されているが、左側周縁部の符号で示したように、m本が準備されている。各ゲート配線/電極2の領域には、符号30−34で示される開口が設けられている。開口は、図では具体的に4つが示されるが、右側周縁部に符号で示したように、n個設けられている。この開口30−34を構成するゲート配線/電極部はリング状の矩形40、41、42、43、44をなす。そして、これらのリング状の矩形は、隣りあう矩形が相互に微細は接続部17で接続されている。本例では、この接続部は2箇所である。更に多くの接続部を設けることが出来る。
更に、こうした構成のゲート配線/電極2−1、2−2、2−3が、間隙18を介して配置されている。図では、3本のゲート配線/電極部が示されるが、前述のように、m本設けられる。特に、間隙18の幅bと、個々の接続部17の幅aを、リング状の開口を有する矩形同士の間隙c以下にすると、この間隙cに導電性材料溶液を塗布焼成して、信号配線/ドレイン電極として機能するn本の上部電極23を、接続部17上の親水領域を乗り越えて下部電極に連続して自己整合した直線形状に形成できる。間隙18に導電性材料溶液が浸透して、上部電極23同士がショートすることもない。
尚、図31Bは、図31Aでの線A−A’に沿った断面図である。基板1上に下部電極2、これを覆ってゲート絶縁膜3が形成されている。
図33Aは、図31Aの状態にソース、ドレイン電極23、24、及び有機半導体層9を設けた状態を示す平面図である。尚、図では3×5設けられた各トタンジスタのソース、ドレイン電極23、24、及び有機半導体層9に対して、一つの符号で、まとめて示す。図33Bは、図33Bの線A−A’に沿った断面図である。本実施例では、下部電極2−1、2−2、2−3の一部として、一体形成された端子形成用下部電極21が、m本のゲート配線/電極の外周を取り囲むように配置される。端子形成用下部電極21より外側の基板1の端部に、上部電極23が形成されるのを防止するには、この部分にシールマスクを貼り付けて、上部電極23形成後に剥がせば良い。又、本実施例では、端子形成用下部電極21の信号端子部22の幅を上部電極幅cよりも大きく取った。これは、単に上部電極端子の面積を大きくして、後述する信号回路との接触抵抗を下げるためばかりでなく、比較的長い信号配線23を導電性材料溶液で塗布形成するためのインク溜めに利用するためである。即ち、信号配線23形成用に幅cの間隙に沿って滴下した導電性材料溶液が多過ぎる場合は、この信号端子部22に導電性材料溶液が流れ込み、又、少な過ぎる場合は、この信号端子22から導電性材料溶液が供給され、適量の導電性材料溶液で上部電極23が形成されるように作用する(上面図:図32A、断面図:図32B)。この電極基板上に、半導体膜9を実施例3と同様の方法、同様な材料で形成して、m本のゲート配線2とn本の信号配線23の交差部にm×n個の薄膜トランジスタが形成される(上面図:図33A、断面図:図33B)。さらにこの上に、保護膜26を形成する。このとき、スルーホール25を形成し、配線を行う。このようにして、自己整合配置されたアクティブマトリクス型薄膜トランジスタ基板を形成できる(上面図:図34A、断面図:図34B)。このようにして、トランジスタのマトリックスを作成し、それぞれのトランジスタの性能を比較したところ、ばらつきが無く、まったく同じ性能のものが作成できたことが分かった。
図1は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図2は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図3は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図4は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図5は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図6は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図7は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図8は、本発明の実施例1のトランジスタの製造工程順に示した平面図及び断面図である。 図9は、本発明の実施例2のトランジスタを有する半導体装置の製造工程順に示した平面図及び断面図である。 図10は、本発明の実施例2のトランジスタを有する半導体装置の製造工程順に示した平面図及び断面図である。 図11は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図12は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図13は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図14は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図15は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図16は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図17は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図18は、本発明の実施例3のトランジスタの製造工程順に示した平面図及び断面図である。 図19は、本発明の実施例4のトランジスタの製造工程順に示した平面図及び断面図である。 図20は、本発明の実施例4のトランジスタの製造工程順に示した平面図及び断面図である。 図21は、本発明の実施例4のトランジスタの製造工程順に示した平面図及び断面図である。 図22は、本発明の実施例4のトランジスタの製造工程順に示した平面図及び断面図である。 図23は、本発明の実施例4のトランジスタの製造工程順に示した平面図及び断面図である。 図24は、本発明の実施例4のトランジスタの製造工程順に示した平面図及び断面図である。 図25は、本発明の実施例5のトランジスタの製造工程順に示した平面図及び断面図である。 図26は、本発明の実施例5のトランジスタの製造工程順に示した平面図及び断面図である。 図27は、本発明の実施例5のトランジスタの製造工程順に示した平面図及び断面図である。 図28は、本発明の実施例5のトランジスタの製造工程順に示した平面図及び断面図である。 図29は、本発明の実施例5のトランジスタの製造工程順に示した平面図及び断面図である。 図30は、本発明の実施例5のトランジスタの製造工程順に示した平面図及び断面図である。 図31Aは、本発明の実施例6のトランジスタの製造工程順に示した平面図である。 図31Bは、本発明の実施例6のトランジスタの製造工程順に示した部分断面図である。 図32Aは、本発明の実施例6のトランジスタの製造工程順に示した平面図である。 図32Bは、本発明の実施例6のトランジスタの製造工程順に示した部分断面図である。 図33Aは、本発明の実施例6のトランジスタの製造工程順に示した平面図である。 図33Bは、本発明の実施例6のトランジスタの製造工程順に示した部分断面図である。 図34Aは、本発明の実施例6のトランジスタの製造工程順に示した平面図である。 図34Bは、本発明の実施例6のトランジスタの製造工程順に示した部分断面図である。
符号の説明
1…基板、2…下部電極、ゲート配線/電極、3…ゲート絶縁膜、4…導電性材料溶液、5…露光光、6…上部電極、ソース及びドレイン電極、7…配線、8…配線、9…有機半導体、10…配線、11…保護膜、パッシベーション膜、12…有機高分子薄膜、13…アルミニウム、14…高分子材料、15…酸化アルミニウム、アルミナ、16…自己組織化膜(SAM膜)、17…ゲート配線の接続部、18…隣接するゲート配線/電極間の間隙、19…有機薄膜トランジスタ、20…有機薄膜トランジスタ、21…信号端子形成用下部電極、22…信号端子、23…ソース電極、24…ドレイン電極、25…スルーホール、26…保護膜。

Claims (20)

  1. 不透光性ゲート電極とこの上部にゲート絶縁膜とを少なくとも有する透光性基板を準備する工程、
    前記準備された透光性基板に、ソース電極及びドレイン電極用導電層として、金属のナノ微粒子を含有する層を形成する工程、
    前記透光性基板の前記不透光性ゲート電極が搭載されない面側より、露光する工程、
    前記露光後、前記金属のナノ微粒子を含有する層における、前記ソース電極及びドレイン電極以外の部分を洗い流す工程、
    チャネル部を形成する有機半導体層を形成する工程、を有することを特徴とする有機半導体膜を有する半導体装置の製造方法。
  2. 前記金属のナノ微粒子を含有する層が、印刷法により形成されることを特徴とする請求項1に記載の有機半導体膜を有する半導体装置の製造方法。
  3. チャネル部を有する前記有機半導体層、及び透光性基板上に形成された前記ゲート絶縁膜及び前記不透光性ゲート電極の各々が、印刷法によって形成されることを特徴とすることを特徴とする請求項1に記載の有機半導体膜を有する半導体装置の製造方法。
  4. 不透光性ゲート電極とこの上部にゲート絶縁膜とを少なくとも有する前記透光性基板が、
    透光性基板上部に、不透光性ゲート電極を形成する工程、
    前記不透光性ゲート電極を少なくとも覆って、ゲート絶縁膜を形成する工程、を有して形成されることを特徴とする請求項1に記載の有機半導体膜を有する半導体装置の製造方法。
  5. 前記透光性基板が、フレキシブルな基板であることを特徴とする請求項1に記載の有機半導体膜を有する半導体装置の製造方法。
  6. 前記透光性基板からの露光光が、当該金属のナノ微粒子の光吸収波長であることを特徴とする請求項1に記載の有機半導体膜を有する半導体装置の製造方法。
  7. 基板上にゲート電極を形成する工程、
    前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
    こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、金属のナノ微粒子を含有する層を形成する工程、
    前記金属のナノ微粒子を含有する層を固化する工程、
    少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有し、且つ
    前記ソース電極及びドレイン電極領域と当該ソース電極及びドレイン電極領域以外の領域の性質が、親水性と疎水性に関して、相互に相反する性質の状態を実現して後、前記金属のナノ微粒子を含有する層を形成する工程を実施し、
    前記金属のナノ微粒子を含有する層を形成するに際し、前記基板表面が親水性の場合は、水溶性の金属のナノ微粒子溶液を、前記基板表面が疎水性の場合は、非水溶性の金属のナノ微粒子溶液を、用いることを特徴とする有機半導体膜を有する半導体装置の製造方法。
  8. 前記疎水性と前記親水性との各領域の表面の性質の差が、前記各領域における、水による接触角の差が30度以上であることを特徴とする請求項7に記載の有機半導体膜を有する半導体装置の製造方法。
  9. 表面がSiOである基板上にゲート電極を形成する工程、
    前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
    前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程、
    こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
    少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする請求項7に記載の有機半導体膜を有する半導体装置の製造方法。
  10. 前記SiO膜の疎水性処理後の特性が、前記ゲート絶縁膜に覆われる領域の水による接触角と前記ゲート絶縁膜に覆われる領域以外の前記SiO膜における水による接触角の差が、30度以上であることを特徴とする請求項9に記載の有機半導体膜を有する半導体装置の製造方法。
  11. 前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程は、前記SiO膜の当該領域に疎水性の有機物薄膜を形成する工程であることを特徴とする請求項8に記載の有機半導体膜を有する半導体装置の製造方法。
  12. 前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程は、前記SiO膜の当該領域に自己組織化膜(Self−Assembled Monolayer)を形成する工程であることを特徴とする請求項8に記載の有機半導体膜を有する半導体装置の製造方法。
  13. 前記ゲート絶縁膜に覆われる領域以外の領域の前記SiO膜を疎水性となす工程が、
    基板上にゲート電極を形成する工程の前に、前記基板にSAM膜を形成する工程を有し、
    且つ前記ソース電極及びドレイン電極領域に、金属のナノ微粒子を含有する層を形成する工程が印刷法によることを特徴とする請求項8に記載の有機半導体膜を有する半導体装置の製造方法。
  14. 前記SiO膜の当該領域に自己組織化膜(Self−Assembled Monolayer)を形成する工程が、印刷法によることを特徴とする請求項12に記載の有機半導体膜を有する半導体装置の製造方法。
  15. 表面が親水性の有機物薄膜である基板上にゲート電極を形成する工程、
    前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
    前記ゲート絶縁膜に覆われる領域以外の領域を疎水性となす工程、
    こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
    前記金属のナノ微粒子を含有する層を固化する工程、
    少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする請求項7に記載の有機半導体膜を有する半導体装置の製造方法。
  16. 前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性となす工程は、前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性有機物薄膜を形成することであることを特徴とする請求項15に記載の有機半導体膜を有する半導体装置の製造方法。
  17. 前記ゲート絶縁膜に覆われる領域以外の領域に、疎水性となす工程は、前記ゲート絶縁膜に覆われる領域以外の領域に、自己組織化膜(Self−Assembled Monolayer)を形成することであることを特徴とする請求項15に記載の有機半導体膜を有する半導体装置の製造方法。
  18. 表面が親水性の有機物薄膜である基板上にゲート電極を形成する工程、
    前記ゲート電極を覆ってゲート絶縁膜を形成する工程、
    前記ゲート絶縁膜に覆われる領域を疎水性となす工程、
    こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、水溶性の金属のナノ微粒子を含有する層を形成する工程、
    前記金属のナノ微粒子を含有する層を固化する工程、
    少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする請求項7に記載の有機半導体膜を有する半導体装置の製造方法。
  19. 表面が疎水性の有機化合物である基板上にゲート電極を形成する工程、
    前記ゲート電極を覆って親水性のゲート絶縁膜を形成する工程、
    こうして準備された前記基板上に、ソース電極及びドレイン電極領域に、非水溶性の金属のナノ微粒子を含有する層を形成する工程、
    前記金属のナノ微粒子を含有する層を固化する工程、
    少なくとも前記ゲート絶縁膜を覆って有機半導体層を形成する工程、を有することを特徴とする請求項7に記載の有機半導体膜を有する半導体装置の製造方法。
  20. 前記金属のナノ微粒子を含有する層を固化する工程が、前記基板のゲート電極の搭載された面上からの露光によることを特徴とする請求項7に記載の有機半導体膜を有する半導体装置の製造方法。
JP2005319244A 2005-11-02 2005-11-02 有機半導体膜を有する半導体装置の製造方法 Pending JP2007129007A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005319244A JP2007129007A (ja) 2005-11-02 2005-11-02 有機半導体膜を有する半導体装置の製造方法
US11/591,564 US20070178616A1 (en) 2005-11-02 2006-11-02 Manufacturing method of semiconductor device having organic semiconductor film
US11/797,419 US7575952B2 (en) 2005-11-02 2007-05-03 Manufacturing method of semiconductor device having organic semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005319244A JP2007129007A (ja) 2005-11-02 2005-11-02 有機半導体膜を有する半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007129007A true JP2007129007A (ja) 2007-05-24

Family

ID=38151408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005319244A Pending JP2007129007A (ja) 2005-11-02 2005-11-02 有機半導体膜を有する半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20070178616A1 (ja)
JP (1) JP2007129007A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135731A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
EP2165370A1 (en) * 2007-07-02 2010-03-24 Korea Institute Of Machinery & Materials Self-aligned organic thin film transistor and fabrication method thereof
JP2010264625A (ja) * 2009-05-13 2010-11-25 Riso Kagaku Corp インクジェットヘッド及びインクジェットヘッドの保護膜形成方法
JP2012186475A (ja) * 2011-03-03 2012-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2016066716A (ja) * 2014-09-25 2016-04-28 富士フイルム株式会社 トランジスタ、トランジスタアレイ、および、トランジスタの製造方法
WO2018051860A1 (ja) * 2016-09-16 2018-03-22 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法
CN107850834A (zh) * 2015-07-03 2018-03-27 加拿大国家研究委员会 基于金属纳米粒子光子烧结的自对准金属图案化
US10249733B2 (en) 2015-03-25 2019-04-02 Fujifilm Corporation Transistor and manufacturing method of transistor
EP3929967A4 (en) * 2019-02-21 2022-11-30 Toray Industries, Inc. FIELD EFFECT TRANSISTOR, METHOD FOR ITS MANUFACTURE AND WIRELESS COMMUNICATION DEVICE

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094413A (ja) * 2007-10-11 2009-04-30 Sumitomo Chemical Co Ltd 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法
JP5380831B2 (ja) * 2007-12-07 2014-01-08 株式会社リコー 有機トランジスタ及びその製造方法
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
JP2010039166A (ja) * 2008-08-05 2010-02-18 Hitachi Ltd 露光装置およびそれを用いたデバイスの製造方法
WO2010034815A1 (en) * 2008-09-25 2010-04-01 Imec Method for forming self-aligned electrodes
KR20100045675A (ko) 2008-10-24 2010-05-04 삼성전자주식회사 표시 장치
GB2466495B (en) * 2008-12-23 2013-09-04 Cambridge Display Tech Ltd Method of fabricating a self-aligned top-gate organic transistor
WO2014162287A2 (en) * 2013-04-06 2014-10-09 Indian Institute Of Technology Kanpur Organic thin film transistors and methods for their manufacturing and use
WO2016042924A1 (ja) * 2014-09-18 2016-03-24 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
JP6473361B2 (ja) * 2015-03-25 2019-02-20 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP6630053B2 (ja) 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
WO2020142656A1 (en) 2019-01-04 2020-07-09 Engent, Inc. Systems and methods for precision placement of components

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2004031933A (ja) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
WO2004055920A2 (en) * 2002-12-14 2004-07-01 Plastic Logic Limited Electronic devices
JP2005005675A (ja) * 2003-05-21 2005-01-06 Ube Ind Ltd 熱電変換材料
JP2005503026A (ja) * 2001-09-06 2005-01-27 スリーエム イノベイティブ プロパティズ カンパニー 有機薄膜トランジスタ用の表面改質層
WO2005024956A1 (ja) * 2003-09-04 2005-03-17 Hitachi, Ltd. 電極基板、薄膜トランジスタ、表示装置、及びその製造方法
JP2005167226A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光表示装置及びその作製方法、並びにテレビ受像機
JP2005244204A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP2005303283A (ja) * 2004-03-19 2005-10-27 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100379048C (zh) * 1999-12-21 2008-04-02 造型逻辑有限公司 形成互连
DE10116876B4 (de) * 2001-04-04 2004-09-23 Infineon Technologies Ag Verfahren zur Dotierung elektrisch leitfähiger organischer Verbindungen, organischer Feldeffekttransistor sowie Verfahren zu dessen Herstellung
JP3742872B2 (ja) 2001-07-05 2006-02-08 独立行政法人科学技術振興機構 光固定された微粒子を触媒とする無電解メッキ法
DE10153656A1 (de) * 2001-10-31 2003-05-22 Infineon Technologies Ag Verfahren zur Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Aufbringen einer reaktiven, die organische Halbleiterschicht im Kontaktbereich regio-selektiv dotierenden Zwischenschicht
JP3970583B2 (ja) 2001-11-22 2007-09-05 株式会社東芝 半導体装置及びその製造方法
JP4042098B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法
DE10228772A1 (de) * 2002-06-27 2004-01-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Nitrilen und Isonitrilen
JP4878429B2 (ja) * 2002-07-22 2012-02-15 株式会社リコー 能動素子及びそれを有するel表示素子
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
US7169883B2 (en) * 2003-08-22 2007-01-30 Xerox Corporation Polymers
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
US20050129843A1 (en) * 2003-12-11 2005-06-16 Xerox Corporation Nanoparticle deposition process
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
TWI228833B (en) * 2004-05-04 2005-03-01 Ind Tech Res Inst Method for enhancing the electrical characteristics of organic electronic devices
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR20060064987A (ko) * 2004-12-09 2006-06-14 한국전자통신연구원 전도성 잉크와 이를 이용한 유기 반도체 트랜지스터 및 그제작 방법
US20060128165A1 (en) * 2004-12-13 2006-06-15 3M Innovative Properties Company Method for patterning surface modification
US20060273303A1 (en) * 2005-06-07 2006-12-07 Xerox Corporation. Organic thin film transistors with multilayer electrodes
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2005503026A (ja) * 2001-09-06 2005-01-27 スリーエム イノベイティブ プロパティズ カンパニー 有機薄膜トランジスタ用の表面改質層
JP2004031933A (ja) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
WO2004055920A2 (en) * 2002-12-14 2004-07-01 Plastic Logic Limited Electronic devices
JP2005005675A (ja) * 2003-05-21 2005-01-06 Ube Ind Ltd 熱電変換材料
WO2005024956A1 (ja) * 2003-09-04 2005-03-17 Hitachi, Ltd. 電極基板、薄膜トランジスタ、表示装置、及びその製造方法
JP2005167226A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光表示装置及びその作製方法、並びにテレビ受像機
JP2005244204A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP2005303283A (ja) * 2004-03-19 2005-10-27 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135731A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
EP2165370A1 (en) * 2007-07-02 2010-03-24 Korea Institute Of Machinery & Materials Self-aligned organic thin film transistor and fabrication method thereof
JP2010532559A (ja) * 2007-07-02 2010-10-07 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズ 自己整合型有機薄膜トランジスタ及びその製造方法
EP2165370A4 (en) * 2007-07-02 2011-11-02 Korea Mach & Materials Inst SELF-ALIGNED ORGANIC THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THEREOF
JP2010264625A (ja) * 2009-05-13 2010-11-25 Riso Kagaku Corp インクジェットヘッド及びインクジェットヘッドの保護膜形成方法
JP2012186475A (ja) * 2011-03-03 2012-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9385147B2 (en) 2011-03-03 2016-07-05 Samsung Electronics Co., Ltd. Electronic systems, thin film transistors, methods of manufacturing thin film transistors and thin film transistor arrays
JP2016066716A (ja) * 2014-09-25 2016-04-28 富士フイルム株式会社 トランジスタ、トランジスタアレイ、および、トランジスタの製造方法
US10249733B2 (en) 2015-03-25 2019-04-02 Fujifilm Corporation Transistor and manufacturing method of transistor
CN107850834A (zh) * 2015-07-03 2018-03-27 加拿大国家研究委员会 基于金属纳米粒子光子烧结的自对准金属图案化
JP2018528454A (ja) * 2015-07-03 2018-09-27 ナショナル リサーチ カウンシル オブ カナダ 金属ナノ粒子の光焼結に基づく自己整合金属パターニング
US11185918B2 (en) 2015-07-03 2021-11-30 National Research Council Of Canada Self-aligning metal patterning based on photonic sintering of metal nanoparticles
JP6358402B1 (ja) * 2016-09-16 2018-07-18 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法
WO2018051860A1 (ja) * 2016-09-16 2018-03-22 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法
TWI692036B (zh) * 2016-09-16 2020-04-21 日商東麗股份有限公司 場效型電晶體的製造方法及無線通信裝置的製造方法
US11094899B2 (en) 2016-09-16 2021-08-17 Toray Industries, Inc. Method for manufacturing field effect transistor and method for manufacturing wireless communication device
EP3929967A4 (en) * 2019-02-21 2022-11-30 Toray Industries, Inc. FIELD EFFECT TRANSISTOR, METHOD FOR ITS MANUFACTURE AND WIRELESS COMMUNICATION DEVICE
US11711929B2 (en) 2019-02-21 2023-07-25 Toray Industries, Inc. Field-effect transistor, method for manufacturing same, and wireless communication device

Also Published As

Publication number Publication date
US20070259478A1 (en) 2007-11-08
US20070178616A1 (en) 2007-08-02
US7575952B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
JP2007129007A (ja) 有機半導体膜を有する半導体装置の製造方法
JP5036219B2 (ja) 有機薄膜トランジスタを有する半導体装置の製造方法
JP2006269709A (ja) 有機薄膜トランジスタを有する半導体装置の製造方法
CN101295139B (zh) 感光性sam膜的曝光方法及半导体器件的制造方法
US7700403B2 (en) Manufacturing method of semiconductor device
US8748242B2 (en) Electronic circuit structure and method for forming same
US20100308318A1 (en) Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
US20090050879A1 (en) Organic thin film transistor and active matrix display
WO2005024956A1 (ja) 電極基板、薄膜トランジスタ、表示装置、及びその製造方法
JP2008066567A (ja) 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP2008112962A (ja) 薄膜トランジスタ、電気光学装置および電子機器
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP4984416B2 (ja) 薄膜トランジスタの製造方法
JP5380831B2 (ja) 有機トランジスタ及びその製造方法
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
JP4691545B2 (ja) 半導体装置の製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JPWO2016170770A1 (ja) 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法
JP5458296B2 (ja) 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
JP2010157532A (ja) 半導体装置の製造方法および半導体装置
JP2007150030A (ja) 薄膜トランジスタ及びその製造方法
JP2010039166A (ja) 露光装置およびそれを用いたデバイスの製造方法
US20080230771A1 (en) Thin film transistor and method for manufacturing the same
JP2005223033A (ja) 積層構造の形成方法及び電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321