JP2005079560A - 薄膜トランジスタ,表示装置、およびその製造方法 - Google Patents

薄膜トランジスタ,表示装置、およびその製造方法 Download PDF

Info

Publication number
JP2005079560A
JP2005079560A JP2003312080A JP2003312080A JP2005079560A JP 2005079560 A JP2005079560 A JP 2005079560A JP 2003312080 A JP2003312080 A JP 2003312080A JP 2003312080 A JP2003312080 A JP 2003312080A JP 2005079560 A JP2005079560 A JP 2005079560A
Authority
JP
Japan
Prior art keywords
gate electrode
thin film
film transistor
film
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003312080A
Other languages
English (en)
Other versions
JP2005079560A5 (ja
Inventor
Masahiko Ando
正彦 安藤
Masatoshi Wakagi
政利 若木
Hiroshi Sasaki
佐々木  洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003312080A priority Critical patent/JP2005079560A/ja
Priority to US10/786,888 priority patent/US6828582B1/en
Priority to US10/970,224 priority patent/US7202496B2/en
Publication of JP2005079560A publication Critical patent/JP2005079560A/ja
Publication of JP2005079560A5 publication Critical patent/JP2005079560A5/ja
Priority to US11/672,908 priority patent/US7407846B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115Polyfluorene; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】
従来の有機薄膜トランジスタでは、絶縁膜表面に自己組織化単分子膜を配置して有機半導体膜全体の配向秩序を向上して、オン電流を増加してスイッチング性能を向上させた。一方、光リーク電流が増加して、光照射される環境下で薄膜トランジスタを利用する、液晶表示装置用アクティブマトリクス型薄膜トランジスタ基板などに適用した場合、光リーク電流に起因したスイッチング動作不良が生じ、表示不良を起こす問題があった。
【解決手段】
自己組織化単分子膜を絶縁膜表面のゲート電極投影領域に選択的に且つ高精細に配置させ、有機半導体膜の配向秩序を、ゲート電極投影領域外の光照射部分では向上せず、ゲート電極投影領域内のみ選択的に向上する。
【選択図】図1


Description

本発明は有機半導体分子の集合体で構成された半導体膜を用いる薄膜トランジスタおよびその製造方法に係わり、特に選択的に配置された自己組織化単分子膜を用いて、半導体膜を構成する有機半導体分子の配向秩序を向上し、電極のパターン形状を制御することを特徴とする薄膜トランジスタとその製造方法、およびこれを用いた表示装置に関する。
近年、薄膜トランジスタ(TFT)に代表されるアクティブ素子を用いたアクティブマトリクス型表示装置は、CRT同等の高画質と、CRTよりも低消費電力で省スペースである利点を生かして、ノートパソコンや携帯電話だけでなく、ワークステーションやテレビ等のモニタにも利用され、市場が拡大している。しかし、一般的にアクティブマトリクス型表示装置は、CRTよりも値段が高く、より普及するためには、一層の低価格化が求められている。低価格化の方法の一つとして、簡便な方法で作成できる有機薄膜トランジスタ(TFT)をアクティブ素子に適用することが検討されている。現行のアモルファスシリコンTFTの絶縁膜および半導体膜の製造に用いるプラズマ化学気相成長(CVD)装置,電極の製造に用いるスパッタ装置は高額である。また、CVD法は膜形成温度が
250〜300℃と高く、クリーニング等の保守に時間を要するため、スループットが低い。一方、有機TFTの製造に用いる真空蒸着装置,塗布装置はCVD装置やスパッタ装置と較べて安価であり、膜形成温度が低く、保守が簡単である。このため、アクティブマトリクス液晶表示装置に有機TFTを適用できれば、コストの大幅な削減が期待できる。
一般的な有機TFTは、基板,ゲート電極,絶縁膜,ドレイン電極,ソース電極、および有機半導体膜、から構成される。ゲート電極への印加電圧により、絶縁膜と有機半導体膜の界面に蓄積されるキャリア量を過剰状態から不足状態に変調して、ドレイン電極とソース電極の間を流れる電流量を変化させて、スイッチング動作を行う。有機半導体膜は低分子または高分子からなる有機半導体分子の集合体からなり、低分子系としては、ペンタセン,チオフェンオリゴマーに代表されるアセン系材料,高分子系としては、ポリチオフェン系で高度に規則的なナノ構造であるレジオレギュラー(regioregular)(鎖全体が同じ方向に並んで、頭と尻がくっつく配列をしている)構造を有するポリ−3,ヘキシルチオフェン(P3HT),ポリフルオレン系ではフルオレン−バイチオフェン(F8T2)の共重合体、またポリフェニレンビニレン(PPV)などが知られている。
これらの有機半導体膜で高いスイッチング動作を得るには、絶縁膜表面に形成される有機半導体膜において、有機半導体分子同士が互い向きを揃えて周密に配置した膜を形成する必要がある。
このような高い配向秩序を有する有機半導体膜を形成する方法として、絶縁膜表面を予め自己組織化単分子膜(SAM:Self Assembled Monolayer)で被覆する方法が知られている。例えば、A, Salleo他、Applied Physics Letters 81(23), pp.4383−4385(2002).に記載されるように、シリコン熱酸化膜からなる絶縁膜表面をオクタデシルトリクロロシラン(OTS)等のSAMで被覆すると、F8T2半導体高分子からなる有機半導体膜の配向秩序が向上してスイッチング性能が向上する。また、Y. Y. Lin他、IEEE Trans.
Electron. Devices, 44, pp.1325-1331(1997).に記載されるように、シリコン熱酸化膜からなる絶縁膜表面をOTSで被覆すると、ペンタセン半導体低分子を真空蒸着法で堆積した有機半導体膜の配向秩序が向上し、配向秩序が高い領域である結晶粒径がOTS被覆しない場合より増大して、TFTのスイッチング性能が向上することが報告されている。また、H. Sirringhaus他、SCIENCE Vol.280, pp.1741-1743(1998).に記載されるように、絶縁膜表面を予めヘキサメチルジシラザンからなるSAMで被覆してから、その上にP3HTを塗布形成した有機半導体膜した電界効果移動度が0.01〜0.1cm/Vsまで向上することが知られている。
以上のように、予めSAMで修飾した絶縁膜表面に有機半導体膜を形成すると、有機半導体膜の配向秩序が向上してスイッチング性能が向上し、アモルファスシリコン無機半導体を半導体膜とする現行のTFTと同等以上の性能を有する有機TFTが報告されるようになっている。
一方、液晶表示装置のようにバックライトを利用する表示装置に薄膜トランジスタを用いる場合、薄膜トランジスタのスイッチング性能として、基板裏面からの光照射に対して光リーク電流が小さいことが求められる。この光リーク電流は、半導体膜/絶縁膜界面にキャリアが不足状態になる電圧がゲート電極に印加された状態において、基板裏面から照射された光を半導体膜が吸収して光キャリアが発生し、この光キャリアがドレイン/ソース電極への印加電圧によって走行するために発生する。この光リーク電流の大きさは、ゲート電極に遮光されず基板裏面からの照射光を直接吸収する、絶縁膜表面のゲート電極投影領域外に形成された半導体膜、特にドレイン/ソース電極領域にも含まれない電位浮遊部のキャリア走行性が高いほど大きいことが知られており、例えば、若木他、ディスプレイ アンド イメージング Vol.7、pp.129-135(1998). に詳しく記載されている。
上記のように、下地となる絶縁膜表面を予めSAMで被覆することによって、有機半導体膜中の有機半導体分子の配向秩序が向上して、電界効果移動度や電流オン/オフ比といったスイッチング性能が向上する一方で、同時に光リーク電流が増加する問題が生じてしまった。これは、SAMによって電界効果移動度や電流オン/オフ比といったスイッチング性能を支配する絶縁膜表面のゲート電極投影領域内に形成された有機半導体膜部分だけでなく、光リーク電流を支配するゲート電極投影領域外に形成された有機半導体膜部分においても、有機半導体分子の配向秩序が向上してしまったためである。
絶縁膜表面をSAM修飾することに起因した他の問題として、電極の塗布プロセスに対する悪影響がある。絶縁膜表面に導電性インクを塗布焼成して電極を形成する場合、絶縁膜表面に対する導電性インクの濡れ性が電極のパターン精度に影響するが、一般的に撥液性を有するSAMが導電性インクを弾くため、電極のパターン精度が低く、薄膜トランジスタを微細形成できない問題があった。
以上のように、有機薄膜トランジスタにおいて、有機半導体分子の配向秩序を向上してスイッチング性能を向上するために、自己組織化単分子膜を用いて絶縁膜表面を修飾すると、光リーク電流が増加し、その上に塗布プロセスで電極を微細形成できないという問題があった。
上記課題を解決する手段として、基板上に積層された、ゲート電極,ゲート絶縁膜,ソース電極,ドレイン電極,半導体膜,保護膜からなる薄膜トランジスタにおいて、半導体膜が有機半導体分子の集合体で構成されており、絶縁膜表面のゲート電極投影領域内に形成された前記半導体膜部分の有機半導体分子の配向秩序が、前記領域外に形成された前記半導体膜部分の配向秩序よりも高いことを特徴とする、薄膜トランジスタを用いる。特に、上記のような特徴を備えた有機半導体膜の構成および形成方法として、自己組織化単分子膜上に形成される有機半導体膜の配向秩序が向上する性質を利用し、絶縁膜表面に選択的に自己組織化単分子膜を配置してから、その上に有機半導体膜を形成する。すなわち、上記の薄膜トランジスタとして、絶縁膜表面のゲート電極投影領域内に形成された半導体膜と絶縁膜の界面には自己組織化単分子膜が介在し、前記領域外に形成された半導体膜と絶縁膜の界面には自己組織化単分子膜が介在しないことを特徴とする薄膜トランジスタを用いる。また、自己組織化単分子膜として一部がフッ素または水素で終端された炭素鎖を含む撥液性単分子膜を用いる。
また、ソース/ドレイン電極が、超微粒子,錯体、または高分子の形態を取り、溶媒中に分散して液体材料を構成できる金属,金属酸化物、または導電性高分子から導電性インクを塗布焼成して構成されることを特徴とする薄膜トランジスタを用いる。また、基板上にゲート電極,ゲート絶縁膜,自己組織化単分子膜を順次積層し、自己組織化単分子膜はゲート電極投影領域に選択的に配置され、前記自己組織化単分子膜パターンの両端近傍に金属超微粒子,金属錯体、または導電性高分子を少なくとも一つ含んだ導電性インクを塗布/焼成してソース/ドレイン電極が形成された薄膜トランジスタを用いる。
上記の薄膜トランジスタの製造方法として、絶縁膜表面に形成した自己組織化単分子膜に、フォトマスクを介して基板表面から光照射して、ゲート電極投影領域外の半導体膜が形成される領域から自己組織化単分子膜を除去する製造方法を用いる。また、絶縁膜表面に形成した自己組織化単分子膜に、ゲート電極をフォトマスクとして基板裏面から光照射して、ゲート電極投影領域外の半導体膜が形成される領域から自己組織化単分子膜を除去する製造方法を用いる。また、絶縁膜表面のゲート電極投影領域とそれ以外の領域の段差を利用して、平滑基板に塗布した自己組織化単分子膜を前記絶縁膜表面に押し付けて、前記ゲート電極投影領域のみに選択的に自己組織化単分子膜を転写する製造方法を用いる。
また、複数のゲート配線,絶縁膜、前記ゲート配線に交差してマトリクス状に配置された複数の信号配線,保護膜,画素電極を有し、前記複数のゲート配線と信号配線の交差部に本発明の薄膜トランジスタが配置され、前記ゲート配線とゲート電極が接続され、前記信号配線とドレイン電極が接続され、前記画素電極とソース電極が接続された、アクティブマトリクス型薄膜トランジスタ基板を構成する。また、液晶素子または電気泳動素子の駆動に、上記アクティブマトリクス型薄膜トランジスタ基板を用いてアクティブマトリクス駆動表示装置を構成する。
本発明によれば、自己組織化単分子膜を用いて有機半導体膜全体の配向秩序を向上するのではなく、絶縁膜表面のゲート電極投影領域内のみに自己組織化単分子膜を配置して、前記領域内の有機半導体膜部分のみ選択的に配向秩序を向上する。このため光照射される有機半導体膜部分の配向秩序は向上されることがなく、光リーク電流を増加せずにオン電流を増加でき、スイッチング性能を向上することができる。また、上記のように絶縁膜表面のゲート電極投影領域内のみに選択的且つ高精細に配置された自己組織化単分子膜の撥液作用を利用して、ゲート電極に対して自己整合的に配置されたドレイン/ソース電極を塗布プロセスで高精細に形成できる。このようにして、生産性が高く製造コストが低い高性能・高精細な有機薄膜トランジスタの製造が可能になり、液晶表示装置などのアクティブマトリクス型薄膜トランジスタ基板への応用が可能になる。
以下に本発明に実施形態について図面を参照しながら説明する。
本発明の一実施例となる薄膜トランジスタの平面図と断面図を図1に示す。本図には、薄膜トランジスタの平面図と図中の直線A−A′における断面図(図1(a))が、従来例(図1(b))と比較する形で示されている。コーニング1737または石英からなる基板1上に膜厚140nmのCrからなるゲート電極2、膜厚400nmの酸化シリコン膜からなる絶縁膜3が順次積層され、絶縁膜表面のゲート電極投影領域に、ゲート電極と概略同一パターン形状を有するオクタデシルトリクロロシラン(OTS)からなる自己組織化単分子膜4が配置され、さらにその上に低分子系の有機半導体分子として代表的なペンタセンからなる有機半導体膜5が積層される。ここで、有機半導体膜のゲート電極領域内に配置された部分を5−1、前記領域外に配置された部分を5−2として区別する。本実施例では、前記有機半導体膜5上に、ゲート電極2に一部が重なるように、膜厚100nmのAuからなるドレイン電極6とソース電極7が配置され、薄膜トランジスタが完成する。本発明(図1(a))と従来(図1(b))の薄膜トランジスタの違いは、絶縁膜表面での自己組織化単分子膜4の配置領域であり、本発明がゲート電極投影領域に限られるのに対して、本図に示した従来例では絶縁膜表面の全領域に渡っている。このため、本発明では、ゲート電極投影領域内に配置された有機半導体膜部分5−1のみが自己組織化単分子膜4上に形成され、ゲート電極投影領域外に配置された有機半導体膜部分5−2は自己組織化単分子膜4がない絶縁膜表面に直接形成される。これに対して従来例では、全ての有機半導体膜5が自己組織化単分子膜4の上に形成される。
本発明の薄膜トランジスタの暗状態および明状態でのドレイン電流(Id)のゲート電圧(Vg)依存性(Id−Vg特性)を、図2に示す。ここで、明状態では、照度3000ルクスの蛍光管からなる液晶バックライト光を基板裏面から照射した。25,26は暗状態での本発明と従来のId−Vg特性であり、両者に違いは表われない。25は、負のゲート電圧によってゲート電極投影領域の有機半導体膜5−1と絶縁膜3の界面に正孔電荷が蓄積して生じるオン電流特性であり、26は正のゲート電圧によって同界面に正孔電荷が不足して生じるオフ電流特性である。27と29は、従来と本発明の薄膜トランジスタの明状態におけるオフ電流特性、すなわち光リーク電流特性であり、従来では暗状態よりも約3桁増加するのに対して本発明では約1桁の増加に留まり、光リーク電流が約2桁減少しており、本発明の効果は明らかである。同図に示した29,30,31は、自己組織化単分子膜4がなく、有機半導体膜が直接絶縁膜表面に形成された薄膜トランジスタにおける、オン電流,オフ電流、および光リーク電流を示す。これと比較すれば、オン電流を増加するには絶縁膜表面のゲート電極投影領域内に自己組織化単分子膜4を配置し(オン電流25)、オフ電流を減少するにはゲート電極投影領域外に自己組織化単分子膜4を配置しない(オフ電流特性26,29)ことが有効なことがわかる。ペンタセン分子の集合体からなる有機半導体膜5の配向秩序は、次の方法で確認した。まず、原子間力顕微鏡
(AFM)を用いて有機半導体膜5の表面形状を測定した結果、有機半導体膜5の結晶粒径は、自己組織化単分子膜4の上に形成された部分5−1が約2〜3μmであり、自己組織化単分子膜4がない絶縁膜表面に直接形成され部分5−2の約0.5μm より大きいことがわかった。結晶粒内では有機分子が規則配向しており、これが大きい5−1の部分が5−2の部分より配向秩序が高いことがわかった。また、X線回折を測定すると、5−1部分ではいわゆる薄膜結晶相のピークが大きく生じるのに対して、5−2部分では結晶ピークが生じても小さく、配向秩序がさらに低く非晶質の場合は結晶ピークが現れない。これからも自己組織化単分子膜4があるゲート電極投影領域内の有機半導体膜部分5−1の方が、自己組織化単分子膜4がないゲート電極投影領域外の有機半導体膜部分5−2よりも配向秩序が高いことがわかった。
また、有機半導体膜5にP3HT,F8T2などの高分子材料を用いた場合は、配向秩序は以下の方法で確認できる。高分子材料の場合も配向秩序が高い場合は、膜中に粒径約10nmの微結晶相が形成されており、これはX線回折で測定できる。また、走査トンネル顕微鏡で有機半導体膜5の表面形状を観察すれば、実際に半導体高分子が秩序配向している微結晶相の大きさを測定することもできる。また、配向秩序が高く分子同士が稠密に集合している方が、分子間のπ−π軌道相互作用に起因した振動吸収ピークが増大する。有機半導体膜部分5−1と5−2の光学吸収スペクトル測定から、このπ−π軌道相互作用吸収ピークを測定したところ、前者の方がピーク強度は高かった。このようにして高分子半導体材料の場合も、有機半導体膜5の配向秩序の違いを確認することができる。
また、自己組織化単分子膜(SAM)4が、ゲート電極投影領域内の有機半導体膜5−1の下に配置され、ゲート電極投影領域外の有機半導体膜5−2の下には配置されないことは、以下の方法で確認できる。溶媒に素子を浸漬して有機半導体膜5を除去して、窒素温度(77K)以下の低温でSTMまたはAFMで絶縁膜3の表面形状を観察する。SAMがあるゲート電極投影領域内では、SAMを構成する棒状分子またはその集合体の形状を直接観察される。一方、SAMがないゲート電極投影領域外では、このような形状が観察されない。また、少なくとも一部がフッ素で終端された炭素鎖をふくむ分子からSAMが構成される場合、高分解能な光電子分光法を用いて、両領域でフッ素元素の有無を確認することができる。
本発明の薄膜トランジスタの製造方法を表す平面図と断面図を、図3に示す。まず、コーニング1737、合成石英などからなるガラス基板1上に、膜厚140nmのCr薄膜を、DCマグネトロンスパッタ装置を用いて基板温度200℃で堆積後、フォトリソグラフィー法においてエッチング液に硝酸第2セリウムアンモニウム溶液を用いて加工して、ゲート電極2を形成した。その上に膜厚400nmの酸化シリコン膜を、テトラエトキシシラン(TEOS)と酸素(O)を原料ガスとして、プラズマ化学気相成長法(プラズマCVD法)を用いて基板温度350℃で堆積して、絶縁膜3を形成した(図2(a))。自己組織化単分子膜4は、ヘキサデカンまたはヘプタンを溶媒とした5〜10ミリモル%濃度のオクタデシルトリクロロシラン(OTS)溶液に30分浸漬して、OTSを絶縁膜表面に稠密に付着させて形成した。この自己組織化単分子膜4を、ゲート電極2と概略同一パターン形状に形成する。この方法は複数あり、後述する。この上に、ペンタセン分子を室温〜100℃の基板温度で真空蒸着法を用いて形成し、マスク蒸着または酸素をエッチングガスとしたフォトリソグラフィー法で島状に加工して、有機半導体膜5を形成した。上記では真空蒸着法を用いてペンタセン低分子からなる有機半導体膜5を形成したが、可溶性のペンタセン前駆体乃至は誘導体材料を用いることもできる。この場合は、P3HT,F8T2といった半導体高分子材料と同様に、トルエン,クロロフォルム等を溶媒として、キャスト,スピンコート,ディップコート等の塗布法で有機半導体膜5を形成することができる。
この上に、膜厚100nmのAuからなるドレイン電極6およびソース電極7をマスク蒸着して、薄膜トランジスタが完成する。
本発明の薄膜トランジスタにおいて、自己組織化単分子膜(SAM)4を絶縁膜3表面のゲート電極投影領域内に選択的に形成する複数の方法を、図4〜図8に示す。図4は、フォトリソグラフィー法を用いる最も一般的な方法を示す。ゲート電極2,絶縁膜3,
SAM4が積層された基板1の上にポジ型フォトレジスト22を塗布して、基板に良く位置合せされたフォトマスク23を介して紫外光を照射して、フォトレジスト22を露光する(図4(a))。この際、ゲート電極投影領域内を遮光して、ゲート電極投影領域外の有機半導体膜が形成される部分を透光する、Cr等からなる金属膜パターンが表面に形成された石英基板からなるフォトマスクを用いる。これを現像,焼成して、ゲート電極投影領域内に配置され、ゲート電極投影領域外の有機半導体膜形成部分には配置されないフォトレジストパターンを形成する(図4(b))。このフォトレジストパターンをマスクにして、酸素プラズマ処理で自己組織化単分子膜4をエッチング除去した後、フォトレジストを除去することで、SAM4が絶縁膜3表面のゲート電極投影領域に選択的に形成された基板が得られる。
図5は、裏面露光法を用いたSAMの選択的形成方法を示す。図4と同じく用意された基板((図5(a))に対して、本法では基板裏面からゲート電極2をフォトマスクとしてフォトレジストを露光する。ゲート電極と概略同一形状に加工されたフォトレジスト
22をマスクにしてSAM4をエッチング除去してからフォトレジスト22を除去すれば、SAM4が絶縁膜3表面のゲート電極投影領域に選択的に形成された基板が得られる。
図6は、リフトオフ法を用いたSAMの選択的形成方法を示す。本方法では、絶縁膜3表面のゲート電極投影領域に、まずフォトレジスト22を形成してから、その上にSAM4を形成する(図6(a)−(b))。図には、裏面露光法でフォトレジスト22を形成する例を示すが、この場合はネガ型フォトレジスト26を用い、絶縁膜3表面のゲート電極投影領域外のフォトレジスト22を形成する。この上にSAM4を形成してからフォトレジスト22を除去すると、フォトレジスト表面に形成されたSAM4が一緒に除去(リフトオフ)されて、ゲート電極投影領域内に選択的にSAM4が形成される。
図7は、直接裏面露光法を用いたSAMの選択的形成方法を示す。この場合は、SAM4の材料として基板1および絶縁膜3を透過する波長の光で分解除去される光分解性の材料を用い、裏面露光によってゲート電極2と概略同一パターン形状に直接加工する。具体的な材料としては、波長300nm〜700nmの光を吸収して熱分解する色素骨格を持った分子からなる感光性撥液膜があり、具体的には下記化合物1,2が挙げられる。
Figure 2005079560
Figure 2005079560
これらの化合物の合成方法を以下に示す。
(化合物1の合成)
化合物1は下記の(i)〜(iii)の反応により合成される。
(i)撥水材料の還元
デュポン社製クライトックス157FS−L(平均分子量2500)(50重量部)を3M社製PF−5080(100重量部)に溶解し、これに水素化リチウムアルミニウム(2重量部)を加え、48時間80℃で加熱・攪拌する。反応液を氷水に注ぎ、下層を分取して1%塩酸で洗った後、洗浄液の液性が中性になるまで水洗する。ろ紙でろ過することで洗浄後の液中の水分を除いた後、PF−5080をエバポレーターで揮発させクライトックス157FS−Lの末端がCHOHに変換された化合物3(45重量部)を得る。
Figure 2005079560
(ii)色素骨格の導入反応
化合物3(45重量部)を3M社製HFE−7200(100重量部)に溶解し、これにリアクティブ・イエロー3(別名プロシオン・イエローHA)(12重量部),エタノール(100重量部),炭酸ナトリウム(2重量部)を加え、30時間還流する。なおリアクティブ・イエロー3の構造を下記に示す。
Figure 2005079560
反応液中の溶媒(HFE−7200とエタノール)をエバポレーターで揮発させ、残渣にHFE−7200(100重量部),35重量%の塩酸(100重量部)に氷水(100重量部)を合わせたものを加え、激しく攪拌した後静置する。下層を分取し、洗浄液の液性が中性になるまで水洗する。ろ紙でろ過することで洗浄後の液中の水分を除いた後、
HFE−7200をエバポレーターで揮発させ化合物28にリアクティブ・イエロー3が結合した化合物4(45重量部)を得る。
Figure 2005079560
(iii)結合部位の導入反応
化合物4(45重量部)をHFE−7200(100重量部)に溶解後、0℃前後に冷却時、チッソ(株)製サイラエースS330(10重量部)、N,N−ジシクロヘキシルカルボジイミド(10重量部),ジクロルメタン(20重量部)を加え、3時間攪拌する。更に反応液を常温に戻し、30時間攪拌する。反応液を静置後、反応液がおおよそ2層に分かれたら下層を分取する。なお上層と下層の間に濁りを生じるがこれは下層に加えない。下層をジクロルメタン(20重量部)で数回洗った後、ろ紙でろ過する。この後液中の溶媒(HFE−7200)をエバポレーターで揮発させ目的の化合物1(40重量部)を得た。
(化合物2の合成)
リアクティブ・イエロー3(12重量部)の代わりにミカシオン・ブリリアント・ブルーRS(7重量部)を用いる以外は化合物1の合成と同様にして化合物2(40重量部)を得た。
なおミカシオン・ブリリアント・ブルーRSの化学構造は下記の通りである。
Figure 2005079560
場合によってスルホン酸ナトリウムの部分がスルホン酸になっているものもあるので、その場合は水酸化ナトリウム等でスルホン酸ナトリウムに変換した後に使用する。
上記化合物1,2を感光性撥液膜に用いた場合、基板1と絶縁膜3は300〜700
nmの波長範囲のいずれかの波長を透過すれば良い。従って、絶縁膜3には、無機材料としては、酸化シリコン(SiO)以外に、酸化タンタル(Ta),酸化ジルコニウム(ZrO),酸化ランタン(La)からなる膜厚300nmの薄膜を、プラズマ化学気相成長法またはゾルゲル法で形成したものを用いても良い。また、有機材料としては、ポリビニルフェノール(PVP),ポリメチルメタクリレート(PMMA)のスピンコート膜を用いても良い。基板1には、コーニング1737等の一般的なガラス基板、各種プラスチック基板が使用できる。
図8に、マイクロコンタクトプリント法を用いたSAMの選択的形成方法を示す。本方法では、ゲート電極投影領域がゲート電極2の厚み分だけ他の領域より高く、絶縁膜3表面が凸版になっていることを利用する。表面にSAM4が塗布されたAl等からなる平滑な支持基板24を、絶縁膜3まで積層された基板1に密着して、120℃,10分程度加熱する(図8(a))。この際、SAMは絶縁膜3表面で凸部を形成するゲート電極投影領域内のみに選択的に接触する。平滑な支持基板24をゆっくり引き離すと、ゲート電極投影領域内のみ選択的にSAMが付着形成される。
図4〜図8の方法で、特に図4と図8に挙げた方法は、基板と絶縁膜は透光性である必要がない。従って、これらの方法を用いる場合は、基板に表面が絶縁膜で被覆された金属基板などを用いることもできる。
本発明の2番目の実施例となる薄膜トランジスタの平面図と断面図を、図9に示す。本実施例では、ドレイン/ソース電極6,7を形成してから有機半導体膜5を形成する、いわゆるボトムコンタクト構造を用い、ドレイン/ソース電極6,7を、金属超微粒子,金属錯体、または導電性高分子を少なくとも一つ含んだ液体材料からなる導電性インクを塗布焼成して形成する。導電性インクの性質として、SAM4の撥液性によって弾かれて、ゲート電極投影領域外に塗布されたインクがゲート電極投影領域内に浸透しないことが求められ、焼成後に十分低い抵抗値を示す液体材料であれば良い。具体的な材料として、
Au,Ag,Pd,Pt,Cu,Ni、等を主成分とする直径約10nm以下の金属超微粒子または金属錯体が、水,トルエン,キシレン等の溶媒に分散した溶液を使用できる。また、透明電極材料のITO(インジウム錫酸化物)形成には、In(O−i−C)とSn(O−i−C)等の金属アルコキシドが水,アルコール溶媒に分散した溶液が使用できる。また、これ以外の透明電極材料として、導電性高分子であるPSS(ポリスチレンスルホン酸)をドープしたPEDOT(ポリ−3,4−エチレンジオキシチオフェン),ポリアニリン(PAn),ポリピロール(PPy)等の水溶液が使用できる。何れの材料でも、絶縁膜3表面のSAM4で被覆されたゲート電極投影領域近傍に塗布後、約80〜500℃の適性温度で真空中または大気中で焼成すると、膜厚約100nmの図に示すようなドレイン/ソース電極6,7が形成できた。これ以外の製法は、実施例1と同じであり説明を省略する。本実施例では、絶縁膜3表面のゲート電極投影領域内に選択的に配置されたSAM4は、同領域上に形成された有機半導体膜5−1の配向秩序のみを選択的に向上して、光リーク電流を増加することなく暗状態でのスイッチング性能を向上する作用だけでなく、ドレイン/ソース電極6,7がゲート電極に対して自己整合的に配置させる作用がある。すなわち、SAM4の撥液作用で導電性インクがゲート電極投影領域内に浸透せず、ゲート電極と端部が整合したドレイン/ソース電極が形成される。一般的に塗布プロセスで形成した電極はパターンおよび位置精度が低いために、両電極間が短絡しないように電極を形成した場合の電極間隔、チャネル長は約30μm程度と大きく、十分な電流が得られなかった。これに対して、本実施例では、チャネル長はゲート電極投影領域内に配置されたSAM4の幅、すなわちゲート電極2の幅で決まる。従って、位置精度が高いフォトリソグラフィー法でゲート電極を形成すれば、3μm幅程度のゲート電極幅すなわちチャネル長のドレイン/ソース電極6,7が塗布プロセスで形成できる。
また、液体材料の塗布プロセスで形成したドレイン/ソース電極6,7では、図に示すように矩形状に形成した電極の角が丸まる傾向がある。この場合、ゲート電極と両電極の整合部の両隅では、接線のなす角度が90度以下で電極端同士が対峙するため、通常90度で電極同士が対峙する場合より高電界が有機半導体膜部分5−2に印加される。この場合、有機半導体膜部分5−2への光照射に起因する光リーク電流は一層増大するが、本実施例のようにゲート電極投影領域外にSAM4を配置せずに有機半導体膜部分5−2の配向秩序を向上させなかった結果、光リーク電流の増大を抑制することができた。
本発明の3番目の実施例となる薄膜トランジスタの平面図と断面図を、図10に示す。本実施例では、実施例2の薄膜トランジスタにおいて絶縁膜3をゲート電極の陽極酸化により形成する例が示される。ガラス基板1上に、膜厚200nmのTaまたAlからなる金属薄膜をDCマグネトロンスパッタ法で形成後、フォトリソグラフィー法で加工して、ゲート電極2を形成する。直流電圧を印加する陽極酸化法で、膜厚400nmの酸化膜からなる絶縁膜3を形成する。この絶縁膜3上に実施例1に挙げた方法を用いて、SAM4をゲート電極投影領域内に選択的に形成し、実施例2と同様な塗布材料プロセスを用いて、ゲート電極2に対して自己整合的に配置されたドレイン/ソース電極6,7を形成する。最後に、実施例1と同様にして有機半導体膜5を形成して、薄膜トランジスタが完成する。
本実施例の構成を用いれば、フォトリソグラフィー法の加工精度の限界以上に微細なチャネル長を有する薄膜トランジスタが得られる。ゲート電極2の幅(図中のa)を加工精度の最小寸法5μmで形成した場合を示す。まず、陽極酸化によりゲート電極2の表面部分が酸化膜に化成されるため、陽極酸化後のゲート電極2の幅(図中b)は約1μm減少して約4μmになる。この上に形成したSAM4を裏面露光で加工すると、SAM4の幅(図中c)は陽極酸化後のゲート電極2の幅(図中b)よりさらに減少する。これは、ゲート電極2端部での光回折効果に加えて、ゲート電極2を被覆する比較的高屈折率な陽極酸化膜(Al:ε=1.6,Ta:ε=2.4〜2.6)による光屈折効果によって、裏面露光時に光がゲート電極2の遮光領域の内側に廻り込み、フォトレジストまたはSAM4自身の幅を陽極酸化後のゲート電極2の幅(図中b)以下に加工するためである。実際、SAM4の幅cは約3μmとなった。塗布プロセスで形成したドレイン/ソース電極6,7はSAM4の両端に自己整合的に配置されるため、両電極間隔で決まるチャネル長は約3μmとなり、フォトリソグラフィー加工限界以上の値が達成できた。
図11には、ドレイン/ソース電極を塗布プロセスで形成する場合の、本実施例と従来の薄膜トランジスタにおける平面図と直線A−A′,B−B′で切断した断面図を示す。本図では、有機半導体膜5の上に保護膜8が形成され、各電極を露出するためのスルーホール9が開口され、このスルーホールを介してソース電極7に画素電極10が接続されている。保護膜8は、膜厚500nmの酸化シリコンまたは酸窒化シリコンを室温でDCスパッタ法を用いて形成した。これに、フォトリソグラフィー法を用いてスルーホール9を開口した。画素電極10は、膜厚100nmのITOを室温でDCマグネトロンスパッタ法を用いて形成し、フォトリソグラフィー法を用いて加工した。本実施例の場合(図11(a))、上述の効果によってフォトリソグラフィー法の加工精度の限界以上に微細なチャネル長を有し、陽極酸化膜からなる絶縁膜3のゲート電極投影領域に選択的にSAM4が配置され、その上に有機半導体膜5が形成され、特にゲート電極投影領域内の有機半導体膜部分5−1のみ選択的に有機半導体分子の配向秩序が向上される。このチャネル長の短縮効果と有機半導体膜の選択的な配向秩序向上効果によって、光リーク電流を増加することなくオン電流を増加してスイッチング性能が高い有機薄膜トランジスタを得ることができた。これに対して、絶縁膜3およびSAM4を基板1の全面に配置する従来例の場合(図11(b))、塗布プロセスの精度のみで決まるドレイン/ソース電極6,7の間隔(チャネル長)は約30μmと長いため、オン電流を十分高くすることができない。また、位置ずれを見込んでゲート電極2の幅は予め大きく設定する必要があり、薄膜トランジスタ占有面積が大きく高精細化・微細化に対応できない。また、ゲート電極投影領域外に形成された有機半導体膜部分5−2の配向秩序も向上して光リーク電流が増加することは言うまでもない。以上より、本実施例による薄膜トランジスタのスイッチング性能向上効果は明らかである。図12に、本実施例の薄膜トランジスタの製法を表わす断面図を示す。本図では、SAM4を直接裏面露光法で加工する例が示されている(A2〜3,B2〜3)。陽極酸化法による絶縁膜3形成の(A2,B2)、塗布プロセスによる自己整合的なドレイン/ソース電極6,7の形成(A4)、その他製法の詳細はすでに述べたので省略する。
本発明の薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタ基板の平面図を、図13に示す。
特に本図では、絶縁膜3を陽極酸化法で形成した実施例3の薄膜トランジスタを適用した事例が示されている。基板1上に、水平方向にm本のゲート走査配線11が配置され、垂直方向にn本の信号配線12が配置され、マトリクス状に配置された前記の交差部に本発明の薄膜トランジスタが配置され、各薄膜トランジスタのゲート電極2はゲート走査配線11に接続され、ドレイン電極6は信号配線12に接続され、ソース電極7は保護膜8に開口されたスルーホール9を介して画素電極10と接続される。ゲート走査配線11はゲート電極2と同時に形成され、信号配線12はドレイン/ソース電極6,7と同時に形成される。保護膜8のスルーホールは、ソース電極7以外に、各ゲート走査配線11の端子部13と各信号配線12の端子部14にも開口する。その他の製法は、実施例3と同じであり説明は省略する。
図14に、本実施例のアクティブマトリクス型薄膜トランジスタ基板を用いた液晶表示装置の主要部品構成の平面図と断面図を示す。アクティブマトリクス型薄膜トランジスタ基板15のゲート走査配線の端子部13にはゲート走査回路16が、信号配線の端子部
14には信号回路17が、TAB(Tape Automated Bonding)法またはCOG(Chip on Glass)法によって接続され、さらに両回路はコントロール回路18に接続される。捩れネマチック(TN)液晶が配向膜に挟持された液晶素子19がアクティブマトリクス型薄膜トランジスタ基板15の各画素電極と対向電極20の間に挟持される。冷陰極管と導光体からなるバックライト21はアクティブマトリクス型薄膜トランジスタ基板15の背部に配置される。本実施例の液晶表示装置は以下のように動作する。ゲート走査回路16から出力される走査電圧が印加されたゲート配線/電極に接続された薄膜トランジスタが動作して、この薄膜トランジスタに接続された画素電極に、走査電圧と同期して信号回路17から供給される信号電圧が加わり、液晶素子がいわゆる線順次駆動されて、各画素のバックライト光透過率が変化して表示装置が動作する。本実施例では、縦電界方式の液晶表示装置の基板構成が示されているが、横電界方式の液晶表示装置の場合は、周知のように対向電極20が薄膜トランジスタ基板内に構成されるため、本図と異なるが、基本的には同様に適用できる。この表示装置は携帯電話,フラットテレビ,ノートPC等のフラットディスプレイに適用できる。
本実施例の薄膜トランジスタは、前述のように光リーク電流を増加することなくスイッチング性能を向上させているため、高輝度のバックライト光に対しても動作不良なく、液晶表示装置を駆動することができる。
本発明の一実施例となる薄膜トランジスタの平面図と断面図。 本発明の薄膜トランジスタの電流―電圧(Id−Vg)特性。 本発明の薄膜トランジスタの製造方法を表す平面図と断面図。 本発明の一番目の実施例となる自己組織化単分子膜(SAM)の選択的形成法。 本発明の二番目の実施例となる自己組織化単分子膜(SAM)の選択的形成法。 本発明の三番目の実施例となる自己組織化単分子膜(SAM)の選択的形成法。 本発明の四番目の実施例となる自己組織化単分子膜(SAM)の選択的形成法。 本発明の五番目の実施例となる自己組織化単分子膜(SAM)の選択的形成法。 本発明の実施例2となる薄膜トランジスタの平面図と断面図。 本発明の実施例3となる薄膜トランジスタの平面図と断面図。 本発明の実施例3となる薄膜トランジスタと従来の薄膜トランジスタを比較する平面図と断面図。 本発明の実施例3となる薄膜トランジスタの製造方法を表わす断面図。 本発明の薄膜トランジスタを用いたアクティブマトリクス型薄膜トランジスタ基板の平面図。 本発明の薄膜トランジスタを用いたアクティブマトリクス型薄膜トランジスタ基板を適用した液晶表示装置の構成を示す平面図と断面図。
符号の説明
1…基板、2…ゲート電極、3…絶縁膜、4…自己組織化単分子膜(SAM)、5…有機半導体膜、5−1…ゲート電極投影領域内に配置された有機半導体膜部分、5−2…ゲート電極投影領域外に配置された有機半導体膜部分、6…ドレイン電極、7…ソース電極、8…保護膜、9…スルーホール、10…画素電極、11…ゲート走査配線、12…信号配線、13…ゲート走査配線の端子部、14…信号配線の端子部、15…アクティブマトリクス型薄膜トランジスタ基板、16…ゲート走査回路、17…信号回路、18…コントロール回路、19…液晶素子、20…対向電極、21…バックライト、22…フォトレジスト、23…フォトマスク、24…支持基板、25…SAMを用いない薄膜トランジスタのオン電流特性、26…SAMを用いない薄膜トランジスタのオフ電流特性、27…SAMを用いない薄膜トランジスタの光リーク電流特性、28…本発明の薄膜トランジスタのオン電流特性、29…本発明の薄膜トランジスタのオフ電流特性、30…ゲート電極投影領域外にSAMを配置した薄膜トランジスタの光リーク電流特性、31…本発明の薄膜トランジスタの光リーク電流特性。


Claims (12)

  1. 基板上に積層された、ゲート電極,ゲート絶縁膜,ソース電極,ドレイン電極,半導体膜,保護膜から構成される薄膜トランジスタにおいて、半導体膜が有機半導体分子の集合体で構成されており、絶縁膜表面のゲート電極投影領域内に形成された前記半導体膜部分の有機半導体分子の配向秩序が、前記領域外に形成された半導体膜部分の配向秩序よりも高いことを特徴とする薄膜トランジスタ。
  2. 請求項1において、絶縁膜表面のゲート電極投影領域内に形成された半導体膜と絶縁膜の界面には自己組織化単分子膜が介在し、前記領域外に形成された半導体膜と絶縁膜の界面には自己組織化単分子膜が介在しないことを特徴とする薄膜トランジスタ。
  3. 請求項1〜2において、ドレイン/ソース電極が、超微粒子,錯体、または高分子の形態を取り、溶媒中に分散して液体材料を構成できる金属,金属酸化物、または導電性高分子から構成され、ゲート電極に対してドレイン/ソース電極が自己整合的に配置されていることを特徴とする薄膜トランジスタ。
  4. 請求項1〜3において、絶縁膜としてゲート電極の陽極酸化膜が用いられ、ゲート電極幅よりもドレイン/ソース電極間隔の方が狭いことを特徴とする薄膜トランジスタ。
  5. 請求項1〜3において、自己組織化単分子膜として、一部がフッ素または水素で終端された炭素鎖を含む単分子膜を用いたことを特徴とする薄膜トランジスタ。
  6. 請求項1〜3の薄膜トランジスタの製造方法として、絶縁膜表面に形成した自己組織化単分子膜に、フォトマスクを介して基板表面から光照射して、ゲート電極投影領域外の半導体膜が形成される領域から自己組織化単分子膜を除去することを特徴とする、薄膜トランジスタの製造方法。
  7. 請求項1〜3の薄膜トランジスタの製造方法として、絶縁膜表面に形成した自己組織化単分子膜に、ゲート電極をフォトマスクとして基板裏面から光照射して、ゲート電極投影領域外の半導体膜が形成される領域から自己組織化単分子膜を除去することを特徴とする、薄膜トランジスタの製造方法。
  8. 請求項1〜3の薄膜トランジスタの製造方法として、絶縁膜表面のゲート電極投影領域とそれ以外の領域の段差を利用して、平滑基板に塗布した自己組織化単分子膜を前記絶縁膜表面に押し付けて、前記ゲート電極投影領域のみに選択的に自己組織化単分子膜を転写する、薄膜トランジスタの製造方法。
  9. 絶縁膜表面のゲート電極投影領域内に形成された自己組織化単分子膜の近傍に金属超微粒子,金属錯体、または導電性高分子を少なくとも一つ含んだ液体材料である導電性インクを塗布/焼成してソース/ドレイン電極を形成し、その上に半導体膜および保護膜を順次積層することを特徴とする、請求項2〜5の薄膜トランジスタの製造方法。
  10. 基板,絶縁膜を透過し、半導体膜が吸収する波長の光を基板裏面から照射して、絶縁膜表面のゲート電極投影領域外に形成された半導体膜の配向秩序を低下する、請求項1の薄膜トランジスタの製造方法。
  11. 複数のゲート配線,絶縁膜、前記ゲート配線に対してマトリクス状に交差した複数の信号配線,保護膜,画素電極を有し、前記複数のゲート配線と信号配線の交差部に請求項1〜3の薄膜トランジスタが配置され、前記ゲート配線とゲート電極が接続され、前記信号配線とドレイン電極が接続され、前記画素電極とソース電極が接続された、アクティブマトリクス型薄膜トランジスタ基板。
  12. 請求項7のアクティブマトリクス型薄膜トランジスタ基板を用い、液晶素子を表示素子に用いたことを特徴とするアクティブマトリクス駆動表示装置。
JP2003312080A 2003-09-04 2003-09-04 薄膜トランジスタ,表示装置、およびその製造方法 Withdrawn JP2005079560A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003312080A JP2005079560A (ja) 2003-09-04 2003-09-04 薄膜トランジスタ,表示装置、およびその製造方法
US10/786,888 US6828582B1 (en) 2003-09-04 2004-02-25 Thin film transistor, display device and their production
US10/970,224 US7202496B2 (en) 2003-09-04 2004-10-21 Thin film transistor, display device and their production
US11/672,908 US7407846B2 (en) 2003-09-04 2007-02-08 Thin film transistor, display device and their production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003312080A JP2005079560A (ja) 2003-09-04 2003-09-04 薄膜トランジスタ,表示装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005079560A true JP2005079560A (ja) 2005-03-24
JP2005079560A5 JP2005079560A5 (ja) 2005-09-08

Family

ID=33475597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003312080A Withdrawn JP2005079560A (ja) 2003-09-04 2003-09-04 薄膜トランジスタ,表示装置、およびその製造方法

Country Status (2)

Country Link
US (3) US6828582B1 (ja)
JP (1) JP2005079560A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067390A (ja) * 2005-08-05 2007-03-15 Sony Corp 半導体装置の製造方法および半導体装置の製造装置
JP2007067320A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd 有機トランジスタ及びその作製方法並びに有機トランジスタシート
JP2007243133A (ja) * 2006-02-10 2007-09-20 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2007294704A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2008170515A (ja) * 2007-01-09 2008-07-24 Konica Minolta Holdings Inc 表面処理材料、基板、基板表面の処理方法、薄膜トランジスタ及び半導体デバイスの製造方法
KR100858928B1 (ko) 2007-02-20 2008-09-17 고려대학교 산학협력단 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
KR100858930B1 (ko) * 2006-02-24 2008-09-17 고려대학교 산학협력단 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
KR100881966B1 (ko) 2006-07-11 2009-02-04 가부시키가이샤 히타치세이사쿠쇼 패턴형성장치 및 유기박막 트랜지스터의 제조방법 및유기박막 트랜지스터
JP2009060032A (ja) * 2007-09-03 2009-03-19 National Institute Of Advanced Industrial & Technology 塗布法による有機トランジスタ及びその製造方法
WO2009057514A1 (en) 2007-10-29 2009-05-07 Ricoh Company, Ltd. Organic transistor, organic transistor array, and display device
US7635860B2 (en) 2006-02-02 2009-12-22 Hitachi, Ltd. Manufacturing method of organic thin-film transistors and equipment for manufacturing the same
JP2010141141A (ja) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2010239143A (ja) * 2005-04-22 2010-10-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ,および薄膜トランジスタを具備した平板ディスプレイ装置
WO2010137664A1 (ja) 2009-05-28 2010-12-02 帝人株式会社 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
JP2011077283A (ja) * 2009-09-30 2011-04-14 Sony Corp 半導体デバイスおよび表示装置
JP2011165947A (ja) * 2010-02-10 2011-08-25 Sony Corp 薄膜トランジスタおよび電子機器
US8349672B2 (en) 2008-06-30 2013-01-08 Nikon Corporation Display element manufacturing method and manufacturing apparatus, thin film transistor manufacturing method and manufacturing apparatus, and circuit forming apparatus
JP2015056551A (ja) * 2013-09-12 2015-03-23 株式会社リコー パターン形成方法、圧電膜及び圧電素子の製造方法
WO2019044481A1 (ja) * 2017-08-28 2019-03-07 Agc株式会社 積層体およびその製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
JP4194436B2 (ja) * 2003-07-14 2008-12-10 キヤノン株式会社 電界効果型有機トランジスタ
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법
JP4221314B2 (ja) 2004-02-10 2009-02-12 Nec液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
DE102004022603A1 (de) * 2004-05-07 2005-12-15 Infineon Technologies Ag Ultradünne Dielektrika und deren Anwendung in organischen Feldeffekt-Transistoren
KR100544145B1 (ko) * 2004-05-24 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
KR101039024B1 (ko) 2004-06-14 2011-06-03 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US20070178658A1 (en) * 2004-06-21 2007-08-02 Kelley Tommie W Patterning and aligning semiconducting nanoparticles
JP4431081B2 (ja) * 2004-08-30 2010-03-10 エルジー ディスプレイ カンパニー リミテッド 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
KR100691319B1 (ko) * 2004-09-15 2007-03-12 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 및 그의 제조 방법
KR20060116534A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
JP2006352083A (ja) * 2005-05-18 2006-12-28 Ricoh Co Ltd 有機薄膜トランジスタ及びアクティブマトリックス表示装置
KR100658286B1 (ko) * 2005-08-11 2006-12-14 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 이용한 평판표시장치
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
KR100730159B1 (ko) * 2005-11-10 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
US7397086B2 (en) * 2005-12-23 2008-07-08 Xerox Corporation Top-gate thin-film transistor
US7795145B2 (en) * 2006-02-15 2010-09-14 Basf Aktiengesellschaft Patterning crystalline compounds on surfaces
US7608679B2 (en) * 2006-03-31 2009-10-27 3M Innovative Properties Company Acene-thiophene copolymers
US7667230B2 (en) * 2006-03-31 2010-02-23 3M Innovative Properties Company Electronic devices containing acene-thiophene copolymers
US7666968B2 (en) * 2006-04-21 2010-02-23 3M Innovative Properties Company Acene-thiophene copolymers with silethynly groups
US7495251B2 (en) * 2006-04-21 2009-02-24 3M Innovative Properties Company Electronic devices containing acene-thiophene copolymers with silylethynyl groups
US20070264747A1 (en) * 2006-05-15 2007-11-15 Kuo-Hsi Yen Patterning process and method of manufacturing organic thin film transistor using the same
JP5036219B2 (ja) * 2006-05-30 2012-09-26 株式会社日立製作所 有機薄膜トランジスタを有する半導体装置の製造方法
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
JP2008066567A (ja) 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP5091449B2 (ja) * 2006-10-03 2012-12-05 株式会社日立製作所 単分子を利用した有機トランジスタ及びfet
DE102006047388A1 (de) * 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
US20080142793A1 (en) * 2006-11-10 2008-06-19 Tang Ming L Organic Semiconductors
TWI345835B (en) * 2007-01-02 2011-07-21 Chunghwa Picture Tubes Ltd Organic thin film transistor and method for manufacturing thereof
KR100960492B1 (ko) * 2007-02-13 2010-06-01 주식회사 엘지화학 유기 트랜지스터 및 이의 제조방법
US20080303037A1 (en) * 2007-06-04 2008-12-11 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20080299771A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
GB2450381B (en) * 2007-06-22 2009-11-11 Cambridge Display Tech Ltd Organic thin film transistors
KR100832873B1 (ko) * 2007-07-02 2008-06-02 한국기계연구원 자기정렬 유기박막 트랜지스터 및 그 제조 방법
US8542850B2 (en) * 2007-09-12 2013-09-24 Epcos Pte Ltd Miniature microphone assembly with hydrophobic surface coating
US9520563B2 (en) * 2007-11-21 2016-12-13 The Board Of Trustees Of The Leland Stanford Junior University Patterning of organic semiconductor materials
KR101367129B1 (ko) 2008-07-08 2014-02-25 삼성전자주식회사 씬 필름 트랜지스터 및 그 제조 방법
GB2469507B (en) 2009-04-16 2011-05-04 Cambridge Display Tech Ltd Organic thin film transistors
KR101182441B1 (ko) * 2010-01-13 2012-09-12 삼성디스플레이 주식회사 유기 박막 패턴 형성 방법 및 유기 발광 디스플레이 장치의 제조 방법
WO2013104514A1 (en) * 2012-01-11 2013-07-18 Imec Patterned organic semiconductor layers
CN105355590B (zh) * 2015-10-12 2018-04-20 武汉华星光电技术有限公司 阵列基板及其制作方法
CN107236927B (zh) * 2017-06-16 2019-03-15 京东方科技集团股份有限公司 掩膜板模组、有机电致发光显示面板及其制作方法
CN109301067B (zh) * 2018-08-01 2020-12-22 华南师范大学 一种六甲基二硅氮烷修饰有机薄膜晶体管及其制备方法
KR20210013508A (ko) 2019-07-26 2021-02-04 삼성디스플레이 주식회사 광 센서, 광 센서의 제조 방법 및 광 센서를 포함하는 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092261B2 (ja) * 2002-08-02 2008-05-28 三星エスディアイ株式会社 基板の製造方法及び有機エレクトロルミネッセンス素子の製造方法
US6803262B2 (en) * 2002-10-17 2004-10-12 Xerox Corporation Process using self-organizable polymer
US6869821B2 (en) * 2002-12-30 2005-03-22 Xerox Corporation Method for producing organic electronic devices on deposited dielectric materials
US7122828B2 (en) * 2003-09-24 2006-10-17 Lucent Technologies, Inc. Semiconductor devices having regions of induced high and low conductivity, and methods of making the same

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239143A (ja) * 2005-04-22 2010-10-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ,および薄膜トランジスタを具備した平板ディスプレイ装置
JP2007067390A (ja) * 2005-08-05 2007-03-15 Sony Corp 半導体装置の製造方法および半導体装置の製造装置
JP2007067320A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd 有機トランジスタ及びその作製方法並びに有機トランジスタシート
US7635860B2 (en) 2006-02-02 2009-12-22 Hitachi, Ltd. Manufacturing method of organic thin-film transistors and equipment for manufacturing the same
JP2007243133A (ja) * 2006-02-10 2007-09-20 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、及び薄膜トランジスタ
KR100858930B1 (ko) * 2006-02-24 2008-09-17 고려대학교 산학협력단 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
JP2007294704A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 電界効果トランジスタ及びその製造方法
KR100881966B1 (ko) 2006-07-11 2009-02-04 가부시키가이샤 히타치세이사쿠쇼 패턴형성장치 및 유기박막 트랜지스터의 제조방법 및유기박막 트랜지스터
US7993820B2 (en) 2006-07-11 2011-08-09 Hitachi, Ltd. Pattern manufacturing equipments, organic thin-film transistors and manufacturing methods for organic thin-film transistor
JP2008170515A (ja) * 2007-01-09 2008-07-24 Konica Minolta Holdings Inc 表面処理材料、基板、基板表面の処理方法、薄膜トランジスタ及び半導体デバイスの製造方法
KR100858928B1 (ko) 2007-02-20 2008-09-17 고려대학교 산학협력단 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
JP2009060032A (ja) * 2007-09-03 2009-03-19 National Institute Of Advanced Industrial & Technology 塗布法による有機トランジスタ及びその製造方法
US8207528B2 (en) 2007-10-29 2012-06-26 Ricoh Company, Ltd. Organic transistor, organic transistor array, and display device
WO2009057514A1 (en) 2007-10-29 2009-05-07 Ricoh Company, Ltd. Organic transistor, organic transistor array, and display device
US8349672B2 (en) 2008-06-30 2013-01-08 Nikon Corporation Display element manufacturing method and manufacturing apparatus, thin film transistor manufacturing method and manufacturing apparatus, and circuit forming apparatus
TWI485497B (zh) * 2008-06-30 2015-05-21 尼康股份有限公司 Manufacturing method and manufacturing apparatus of display element, manufacturing method and manufacturing apparatus of thin film transistor, and circuit forming apparatus
JP2010141141A (ja) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2010137664A1 (ja) 2009-05-28 2010-12-02 帝人株式会社 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
KR20120031000A (ko) 2009-05-28 2012-03-29 데이진 가부시키가이샤 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
US8614445B2 (en) 2009-05-28 2013-12-24 Teijin Limited Alkylsilane laminate, production method thereof and thin-film transistor
JP2011077283A (ja) * 2009-09-30 2011-04-14 Sony Corp 半導体デバイスおよび表示装置
JP2011165947A (ja) * 2010-02-10 2011-08-25 Sony Corp 薄膜トランジスタおよび電子機器
JP2015056551A (ja) * 2013-09-12 2015-03-23 株式会社リコー パターン形成方法、圧電膜及び圧電素子の製造方法
WO2019044481A1 (ja) * 2017-08-28 2019-03-07 Agc株式会社 積層体およびその製造方法
JPWO2019044481A1 (ja) * 2017-08-28 2020-10-22 Agc株式会社 積層体およびその製造方法

Also Published As

Publication number Publication date
US20070126003A1 (en) 2007-06-07
US6828582B1 (en) 2004-12-07
US20050051780A1 (en) 2005-03-10
US7202496B2 (en) 2007-04-10
US7407846B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
JP2005079560A (ja) 薄膜トランジスタ,表示装置、およびその製造方法
US7521716B2 (en) Electrode substrate, thin-film transistor, display and its production method
US7504709B2 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
TWI222223B (en) Transistor and display device including the transistor
US8207528B2 (en) Organic transistor, organic transistor array, and display device
JP6268162B2 (ja) 薄膜トランジスタ
US7601279B2 (en) Organic semiconductor composition containing cis-decalin
JP2005310962A (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP2006261517A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP5380831B2 (ja) 有機トランジスタ及びその製造方法
US20140183516A1 (en) Electronic device
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
JP2006245559A (ja) 電界効果トランジスタ及びその製造方法
JP2007227595A (ja) 有機薄膜トランジスタの製造方法
JP5103735B2 (ja) 有機半導体層用組成物、薄膜トランジスタの製造方法、アクティブマトリクス装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
GB2435717A (en) Organic active matrix display device
JP2010153883A (ja) 積層構造体、電子素子及び電子素子アレイ
JP2006059936A (ja) 積層構造体及びその製造方法、電子素子、表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050519

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090317

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090402