KR101367129B1 - 씬 필름 트랜지스터 및 그 제조 방법 - Google Patents

씬 필름 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101367129B1
KR101367129B1 KR1020080066255A KR20080066255A KR101367129B1 KR 101367129 B1 KR101367129 B1 KR 101367129B1 KR 1020080066255 A KR1020080066255 A KR 1020080066255A KR 20080066255 A KR20080066255 A KR 20080066255A KR 101367129 B1 KR101367129 B1 KR 101367129B1
Authority
KR
South Korea
Prior art keywords
gate electrode
source line
line
thin film
drain line
Prior art date
Application number
KR1020080066255A
Other languages
English (en)
Other versions
KR20100006081A (ko
Inventor
전상훈
이문숙
조병옥
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080066255A priority Critical patent/KR101367129B1/ko
Priority to US12/497,852 priority patent/US8022410B2/en
Priority to JP2009161162A priority patent/JP2010021548A/ja
Publication of KR20100006081A publication Critical patent/KR20100006081A/ko
Priority to US13/204,785 priority patent/US8586427B2/en
Application granted granted Critical
Publication of KR101367129B1 publication Critical patent/KR101367129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Abstract

씬 필름 트랜지스터 및 그 제조 방법에서, 씬 필름 트랜지스터는 게이트 전극, 게이트 절연막 및 채널막이 적층된 구조물이 구비된다. 상기 채널막과 접하도록 위치하고, 상기 게이트 전극을 가로지르는 방향으로 연장되고, 양 측벽은 하부에 위치하는 게이트 전극 일 측 가장자리 내에 배치되는 소오스 라인이 구비된다. 또한, 상기 채널막과 접하도록 위치하고, 채널 길이만큼 상기 소오스 라인과 이격되면서, 상기 소오스 라인과 대칭되는 형상을 갖도록 드레인 라인이 배치된다. 상기 씬 필름 트랜지스터는 게이트와 소오스 라인 및 드레인 라인 간의 오버랩 면적이 작아서 컷-오프 주파수가 높다.

Description

씬 필름 트랜지스터 및 그 제조 방법{Thin film transistor and method of manufacturing the same}
본 발명은 씬 필름 트랜지스터 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 무선 주파수 식별 카드 분야에 사용되는 씬 필름 트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로, 무선 주파수 식별(radio frequency identification: RFID), 전자 상품 감시(electronic articlesurveillance: EAS) 태그 및 감지기들의 분야 및 상기 제품들에서의 칩들은 낮은 비용으로 제조되어야 한다.
또한, 상기 칩들은 리더기와 접촉에 의해 리더기로부터 전원을 공급받아 동작되어야 한다. 때문에, 상기 칩이 동작되기 위해서는 상기 칩들 내에 포함되어 있는 씬 필름 트랜지스터가 높은 컷-오프 주파수를 가져야 한다.
그러나, 낮은 비용으로 높은 컷-오프 주파수를 갖는 씬 필름 트랜지스터를 제조하는 것이 용이하지 않다.
본 발명의 목적은 낮은 비용으로 제조될 수 있고, 높은 컷-오프 주파수를 갖는 씬 필름 트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 상기한 씬 필름 트랜지스터의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 씬 필름 트랜지스터는, 게이트 전극, 게이트 절연막 및 채널막이 적층된 구조물이 구비된다. 상기 채널막과 접하고, 상기 게이트 전극을 가로지르는 방향으로 연장되고, 양 측벽은 하부에 위치하는 게이트 전극 일 측 가장자리 내에 배치되는 소오스 라인이 구비된다. 상기 채널막과 접하고, 채널 길이만큼 상기 소오스 라인과 이격되면서, 상기 소오스 라인과 대칭되는 형상을 갖도록 배치되는 드레인 라인을 포함한다.
상기 드레인 라인의 양 측벽은 하부에 위치하는 게이트 전극의 일 측 가장자리 내에 배치되는 것이 바람직하다.
일 실시예로, 상기 소오스 라인 및 드레인 라인은 상기 채널 길이와 동일한 선폭을 가질 수 있다.
일 실시예로, 상기 채널 길이는 상기 소오스 라인 및 드레인 라인을 형성하기 위한 공정에서의 최소 선폭일 수 있다.
일 실시예로, 상기 소오스 라인은 상기 게이트 전극의 가장자리와 이격되면서 상기 게이트 전극의 가장자리 일부를 둘러싸는 형상을 갖도록 연장되고, 상기 드레인 라인은 상기 게이트 전극의 가장자리와 이격되면서 상기 소오스 라인과 대 칭되도록 연장될 수 있다.
상기 소오스 라인은 상기 게이트 전극을 가로지르는 제1 부분, 상기 제1 부분의 일 단부와 연결되고 상기 게이트 전극의 제1 측 가장자리와 이격되는 제2 부분 및 상기 제2 부분의 일 단부와 연결되고 상기 게이트 전극의 제2 측 가장자리와 이격되는 제3 부분을 포함한다.
이와는 달리, 상기 소오스 라인은 상기 게이트 전극을 가로지르는 제1 부분, 상기 제1 부분의 일 단부와 연결되고 상기 게이트 전극 제1 측 가장자리와 이격되는 제2 부분, 상기 제1 부분의 타 단부와 연결되고 상기 게이트 전극에서 제1 측과 대향하는 제3 측 가장자리와 이격되는 제3 부분 및 상기 제2 및 제3 부분의 일 단부와 각각 연결되고 상기 게이트 전극의 제2 측벽과 이격되는 제4 부분을 포함한다.
이와는 달리, 상기 소오스 라인은 상기 게이트 전극을 가로지르는 제1 부분, 상기 제1 부분과 대향하면서 상기 게이트 전극의 제2 측 가장자리와 이격되도록 배치된 제2 부분 및 상기 제1 및 제2 부분의 중심부를 연결시키고 상기 게이트 전극 위에 배치되는 제3 부분을 포함한다.
상기 소오스 라인 및 드레인 라인의 연장된 부위에는 콘택이 구비될 수 있다.
일 실시예로, 상기 콘택이 형성되는 소오스 라인 부위에서 게이트 전극의 가장자리의 거리와, 상기 콘택이 형성되는 드레인 라인 부위에서 게이트 전극의 가장자리의 거리의 합은 상기 채널 길이의 2배보다 더 크다.
일 실시예로, 상기 게이트 전극과 오버랩되지 않는 소오스 라인 부위와 게이트 전극의 가장자리의 X축 방향 거리 및 상기 게이트 전극과 오버랩되지 않는 드레인 라인 부위와 게이트 전극의 가장자리의 X축 방향 거리의 합은 상기 소오스 및 드레인 라인 형성 공정 시의 X축 방향 최대 미스얼라인 마진의 2배 값보다 더 크다.
또한, 상기 게이트 전극을 가로지르는 부위의 소오스 라인의 제1 단부와 상기 게이트 전극의 가장자리의 Y축 방향 거리 및 상기 게이트 전극을 가로지르는 부위의 소오스 라인의 제2 단부와 상기 게이트 전극의 가장자리의 Y축 방향 거리의 합은 상기 소오스 및 드레인 라인 형성 공정 시의 Y축 방향 최대 미스얼라인 마진의 2배 값보다 더 크다.
또한, 상기 게이트 전극을 가로지르는 부위의 소오스 라인의 양 단부로부터 상기 소오스 라인의 양 단부의 연장선 상에 위치하면서 상기 소오스 라인의 양 단부와 가장 인접하는 패턴들은 서로 이격된다.
일 실시예로, 상기 채널층은 나노와이어, 나노파티클, 나노튜브, 유기물 등으로 이루어질 수 있다. 상기 채널층은 상기 물질들 중 어느 하나의 물질로 이루어지는 것이 바람직하다.
일 실시예로, 상기 구조물은 기판의 절연 영역 상에 위치하고, 상기 게이트 전극이 기판 상부면과 접촉하도록 배치될 수 있다.
이와는 다른 실시예로, 상기 소오스 라인 및 드레인 라인은 기판의 절연 영역 표면과 접촉하도록 배치되고, 상기 구조물에 포함된 채널막이 상기 소오스 라 인, 드레인 라인 및 기판과 접촉하도록 배치될 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 씬 필름 트랜지스터의 제조 방법으로, 게이트 전극, 게이트 절연막 및 채널막이 적층된 구조물을 형성한다. 다음에, 상기 채널막과 접하고, 상기 게이트 전극을 가로지르는 방향으로 연장되고, 양 측벽이 하부에 위치하는 게이트 전극 일 측 가장자리 내에 위치하는 소오스 라인과, 채널 길이만큼 상기 소오스 라인과 이격되면서 상기 소오스 라인과 대칭되는 드레인 라인을 형성한다.
일 실시예로, 상기 드레인 라인의 양 측벽은 하부에 위치하는 게이트 전극의 일 측 가장자리 내에 위치하도록 형성될 수 있다.
일 실시예로, 상기 소오스 및 드레인 라인은 프린팅 공정을 통해 형성될 수 있다.
일 실시예로, 상기 소오스 라인은 상기 게이트 전극의 가장자리와 이격되면서 상기 게이트 전극의 가장자리 일부를 둘러싸는 형상을 갖도록 연장되고, 상기 드레인 라인은 상기 게이트 전극의 가장자리와 이격되면서 상기 소오스 라인과 대칭되도록 연장되도록 형성될 수 있다.
일 실시예로, 상기 게이트 전극과 오버랩되지 않는 소오스 라인 부위와 게이트 전극의 가장자리의 X축 방향 거리 및 상기 게이트 전극과 오버랩되지 않는 드레인 라인 부위와 게이트 전극의 가장자리의 X축 방향 거리의 합은 상기 소오스 및 드레인 라인 형성 공정 시의 X축 방향 최대 미스 얼라인 마진의 2배보다 더 크다.
또한, 상기 게이트 전극을 가로지르는 부위의 소오스 라인의 제1 단부와 상 기 게이트 전극의 가장자리의 Y축 방향 거리 및 상기 게이트 전극을 가로지르는 부위의 소오스 라인의 제2 단부와 상기 게이트 전극의 가장자리의 Y축 방향 거리의 합은 상기 소오스 및 드레인 라인 형성 공정 시의 Y축 방향 최대 미스얼라인 마진의 2배 값보다 더 크다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 씬 필름 트랜지스터의 제조 방법으로, 기판 상에 게이트 전극을 형성한다. 상기 게이트 전극을 덮도록 게이트 절연막을 형성한다. 상기 게이트 절연막을 덮도록 채널막을 형성한다. 다음에, 상기 채널막 상에 구비되고, 하부에 위치하는 상기 게이트 전극을 가로지르는 방향으로 연장되고, 양 측벽이 상기 게이트 전극의 가장자리 안 쪽으로 배치되는 소오스 라인 및 채널 길이만큼 상기 소오스 라인과 이격되면서 상기 소오스 라인과 대칭되는 드레인 라인을 형성한다.
일 실시예로, 상기 드레인 라인의 양 측벽은 하부에 위치하는 게이트 전극의 일 측 가장자리 내에 위치하도록 형성될 수 있다.
일 실시예로, 상기 소오스 및 드레인 라인은 프린팅 공정을 통해 형성될 수 있다.
상기 프린팅 공정은 상기 프린팅 공정 시의 최소 선폭이 최대 미스얼라인 폭에 비해 좁은 공정일 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 씬 필름 트랜지스터의 제조 방법으로, 기판 상에 채널 길이만큼 서로 이격되도록 배치되는 소오스 라인 및 드레인 라인을 형성한다. 상기 기판, 소오스 및 드레인 라인을 덮는 채 널막을 형성한다. 상기 채널막을 덮는 게이트 절연막을 형성한다. 다음에, 상기 게이트 절연막 상에 상기 소오스 라인 및 드레인 라인을 덮는 게이트 전극을 형성한다.
일 실시예로, 상기 게이트 전극의 양 측 가장자리는 상기 소오스 라인 및 드레인 라인의 양 측벽 내에 위치할 수 있다.
일 실시예로, 상기 소오스 라인은 상기 게이트 전극의 가장자리와 이격되면서 상기 게이트 전극의 가장자리 일부를 둘러싸는 형상을 갖도록 연장되고, 상기 드레인 라인은 상기 게이트 전극의 가장자리와 이격되면서 상기 소오스 라인과 대칭되도록 연장되도록 형성될 수 있다.
설명한 것과 같이, 본 발명에 따른 씬 필름 트랜지스터는 게이트 전극과 소오스/드레인 라인 간의 오버랩이 감소되어 상기 게이트 전극 및 소오스/드레인 사이의 기생 커패시턴스가 감소된다. 따라서, 본 발명에 따른 씬 필름 트랜지스터는 컷-오프 주파수가 높다. 또한, 본 발명에 따른 씬 필름 트랜지스터는 프린팅에 의해 소오스 라인 및 드레인 라인이 형성되므로, 저비용으로 트랜지스터를 구현할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명에서, 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
게이트 오버랩 길이에 따른 컷-오프 주파수 고찰
무선 주파수 식별(radio frequency identification: RFID)을 위한 칩에서, RFID 패시브 테그의 경우 원활한 데이터 통신을 위해서는 태그와 리더기가 약 10㎝이하의 거리가 되어야 하며, 이 때의 컷-오프 주파수는 13.56MHz가 되어야 한다.
일반적으로 채널 길이에 따른 컷-오프 주파수는 다음과 같은 식으로 구해질 수 있다.
<수식 1>
Figure 112008049273951-pat00001
그런데, 채널막을 유기물로 사용한 씬 필름 트랜지스터의 경우에, 실재로 측정된 컷-오프 주파수는 수식에 따라 계산된 컷-오프 주파수에 비해 매우 낮다. 구체적으로, 상기 실재로 측정된 컷-오프 주파수는 계산된 컷-오프 주파수의 약 1/8 값을 가짐을 알 수 있다.
상기 컷-오프 주파수를 구하는 다른 식을 살펴보면,
<수식 2>
Figure 112008049273951-pat00002
상기 수식 2로부터 수식 1을 유도해보면, 상기 수식 1에 따른 컷-오프 주파수는 게이트와 소오스 간의 커패시턴스와 게이트와 드레인 간의 커패시턴스의 합이 게이트 절연막 사이의 커패시턴스, 게이트 길이 및 게이트 폭의 곱과 동일하다는 가정 하에 구해진 것임을 알 수 있다.
즉, 게이트와 소오스의 오버랩 및 게이트와 드레인의 오버랩이 매우 작아 이들 간의 커패시턴스가 무시할만한 경우에는 수식 1에 따른 컷-오프 주파수 값이 실제의 컷-오프 주파수 값과 거의 일치한다. 그러나, 게이트와 소오스의 오버랩 및 게이트와 드레인의 오버랩이 큰 경우에는 수식 1이 맞지 않음을 알 수 있다.
도 1은 소오스 및 드레인과 게이트 간의 오버랩 길이가 짧은 씬 필름 트랜지스터의 단면도이다. 도 2는 소오스 및 드레인과 게이트 간의 오버랩 길이가 채널 길이와 동일한 씬 필름 트랜지스터의 단면도이다.
도 1에 도시된 것과 같이, 상기 게이트(100)와 소오스(102)의 오버랩 길이(D1) 및 게이트(100)와 드레인(104)의 오버랩 길이(D2)가 채널 길이(L)에 비해 매우 짧을 경우에는 Cgs(gate to source capacitance), Cgb(gate to bulk capacitance), Cgd(gate to drain capacitance)가 기여하는 전체 게이트 절연막 커패시턴스의 최대값이 Cox×W×L 이 된다. 때문에, 식 1을 사용하여 컷-오프 주파수를 실재의 값과 거의 동일하게 계산할 수 있다.
그러나, 도 2에 도시된 것과 같이, 게이트(100a)와 소오스(102a)의 오버랩 길이(LD1)및 게이트(100a)와 드레인(104a)의 오버랩 길이(LD2)가 채널 길이(L) 정도로 길어지면 전체 게이트 절연막 커패시턴스는 오버랩이 거의 없는 경우에 비해 약 3배로 증가하게 된다. 이 경우, 식 2에서 보여지듯이, 상기 컷-오프 주파수는 1/3로 감소하게 됨을 알 수 있다.
이와같이, 상기 트랜지스터의 컷-오프 주파수를 높이기 위해서는 게이트와 소오스의 오버랩 및 게이트와 드레인의 오버랩을 감소시켜야 한다. 이하에서 설명하는 본 발명의 실시예에 따른 씬 필름 트랜지스터들은 게이트와 소오스의 오버랩 및 게이트와 드레인의 오버랩이 감소되어 높은 컷-오프 주파수를 갖는다.
실시예 1
도 3은 본 발명의 실시예 1에 따른 씬 필름 트랜지스터의 평면도이다.
도 3을 참조하면, 기판 상에 게이트 전극(12)이 구비된다. 상기 기판은 실리 콘 기판이 아니어도 상관없으며, 플라스틱과 같은 절연 물질로 이루어질 수도 있다. 예를들어, 상기 게이트 전극은 기판의 절연 영역에 구비된다. 상기 게이트 전극(12)의 일 측에는 제2 콘택(26)이 구비되어 있다.
상기 게이트 전극(12) 상에는 게이트 절연막이 덮혀 있다. 상기 게이트 절연막은 유기물, 무기물 또는 하이브리드 물질로 이루어질 수 있다.
상기 게이트 절연막 상에는 채널막이 구비된다. 상기 채널막으로 사용될 수 있는 물질의 예로서는 나노와이어, 나노 파티클, 유기물, 하이브리드 물질 등을 들 수 있다. 이들은 단독으로 사용되는 것이 바람직하다. 상기 채널막으로 사용될 수 있는 물질의 예로서는 ZnO, GaN, Si, SiGe, CdS, V2O5, NiO, C, GaAs, SiC, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgSe, HgTe, CuAls, AlInP, AlGaAs, AlInAs, AlGaSb, AlInSb, GaInP, GaInAs, GaInSb, GaPAs, GaAsSb, InPAs, InAsSb 등을 들 수 있다. 상기 씬 필름 트랜지스터의 제조 원가를 감소시키기 위해서, 상기 채널막은 프린팅 공정을 통해 형성 할 수 있는 물질이 적합하다. 구체적으로, 상기 채널막은 ZnO으로 이루어질 수 있다.
상기 채널막 상에는 게이트 전극 상부를 가로지르는 방향으로 연장되는 소오스 라인(20) 및 드레인 라인(22)이 구비된다. 상기 소오스 라인(20) 및 드레인 라인(22)은 상기 게이트 전극(12)과 겹쳐지는 부위에서 채널 길이(L1)만큼 서로 이격되어 있다.
본 실시예에서, 상기 소오스 라인(20)은 제1 내지 제3 부분(20a~20c)을 포함한다. 또한, 상기 게이트 전극은 제1 내지 제4 측벽이 구비된다. 본 실시예에서, 제1 측벽 및 제2 측벽은 서로 연결되는 형상을 갖는다. 또한, 상기 소오스 라인은 상기 제1 및 제3 측벽을 지나가게 된다.
도시된 것과 같이, 상기 소오스 라인(20)은 상기 게이트 전극(12)을 가로지르는 제1 부분(20a)과, 상기 제1 부분(20a)과 연결되고, 상기 게이트 전극(12) 제1 측 가장자리와 이격되는 제2 부분(20b) 및 상기 제3 부분(20c)과 연결되고 상기 게이트 전극(12)의 제2 측 가장자리와 이격되는 제3 부분(20c)을 포함한다. 상기 소오스 라인(20)에서 실질적으로 소오스의 역할을 하는 부분은 상기 제1 부분(20a)이다. 상기 제2 및 제3 부분(20b, 20c)은 상기 제1 부분(20a)과 전기적으로 연결되기 위하여 제공된다.
상기 드레인 라인(22)은 상기 소오스 라인(20)과 대칭된 형상을 갖는다. 즉, 상기 드레인 라인(22)은 상기 소오스 라인(20)과 대칭되는 제1 내지 제3 부분(22a, 22b, 22c)을 갖는다.
상기 소오스 라인(20) 및 드레인 라인(22) 각각의 제1 부분(20a, 22a)의 양 측벽은 상기 게이트 전극(12)의 양 측 가장자리를 벗어나지 않고 상기 양 측 가장자리 내에 위치한다. 때문에, 상기 소오스 라인(20) 및 드레인 라인(22)의 선폭(L2, L3) 만큼만 상기 게이트 전극(12)과 겹쳐지게 된다. 따라서, 상기 소오스 라인(20)과 게이트 전극(12)의 오버랩 및 드레인 라인(22)과 게이트 전극(12)의 오버랩 면적이 감소된다.
상기 소오스 라인(20) 및 드레인 라인(22)은 이들을 형성하기 위한 프린팅 공정에서의 최소 선폭(minimum feature size)을 가질 수 있다. 이 경우, 상기 소오 스 라인(20)과 게이트 전극(12)의 오버랩 및 드레인 라인(22)과 게이트 전극(12)의 오버랩 면적이 최소화된다. 또한, 상기 채널 길이(L1)도 상기 프린팅 공정에서의 최소 선폭을 가질 수 있다. 따라서, 도시된 것과 같이, 상기 소오스 라인(20) 및 드레인 라인(22)의 선폭(L2, L3)와 채널 길이(L1)는 동일하게 될 수 있다.
상기 소오스 라인(20) 및 드레인 라인(22)의 제3 부분에는 각각 제1 콘택(24)들이 구비된다. 또한, 상기 게이트 전극의 일부 영역에는 제2 콘택(26)들이 구비된다.
상기 소오스 라인 및 드레인 라인을 형성할 때 미스얼라인이 발생되더라도 상기 소오스 라인 및 드레인 라인과 게이트 전극과의 오버랩 면적은 동일하게 되도록 하여야 한다.
이를 위하여, 상기 제1 콘택(24) 및 소오스 라인(20)이 X축 방향으로 미스얼라인되지 않고 정상적으로 배치되었을 때, 상기 제3 부분의 소오스 라인(20c)과 게이트 전극(12)의 가장자리의 거리(x1)는 X축 방향의 최대 미스얼라인 마진과 동일하거나 더 넓은 것이 바람직하다. 또한, 상기 제3 부분의 드레인 라인(22c)과 게이트 전극(12)의 가장자리의 거리(x2)는 X축 방향의 최대 미스얼라인 마진과 동일하거나 더 넓은 것이 바람직하다.
그러므로, 상기 미스얼라인 발생과 상관없이, 상기 제3 부분의 소오스 라인(20c)과 게이트 전극(12)의 가장자리의 거리(x1)와 상기 제3 부분의 드레인 라인(22) 부위와 게이트 전극(12)의 가장자리의 거리(x2)의 합은 상기 X방향 최대 미스얼라인 마진의 2배 값보다 더 넓게 된다.
이 경우, 최대 미스얼라인 마진까지 X 방향으로 미스얼라인이 발생하더라도, 상기 게이트 전극(12)과 소오스 라인(20) 간의 오버랩 면적 및 게이트 전극(12)과 드레인 라인(22) 간의 오버랩 면적이 변하지 않는다.
여기서, 상기 X축 방향 최대 미스얼라인 마진은 상기 최소 선폭보다 더 큰 값이 될 수도 있다.
한편, 상기 소오스 라인(20) 및 소오스 라인이 Y축 방향으로 미스얼라인 되지 않고 정상적으로 배치되었을 때, 상기 제2 부분의 소오스 라인(20c)과 게이트 전극(12)의 가장자리의 거리(y1)는 Y축 방향 최대 미스얼라인 마진과 동일하거나 더 넓은 것이 바람직하다. 동일하게, 상기 제2 부분의 드레인 라인(22c)과 게이트 전극(12)의 가장자리의 거리(y2)는 Y축 방향최대 미스얼라인 마진과 동일하거나 더 넓은 것이 바람직하다. 또한, 상기 제2 부분의 소오스 라인(20c)과 게이트 전극(12)의 가장자리의 거리(y1) 및 상기 제2 부분의 드레인 라인(22c)과 게이트 전극(12)의 가장자리의 거리(y2)는 동일하다.
상기 게이트 전극(12)을 가로지르는 소오스 라인(20)의 끝부분으로부터 상기 게이트 전극(12)의 가장자리의 거리(y3) 및 상기 게이트 전극(12)을 가로지르는 드레인 라인(22)의 끝부분으로부터 상기 게이트 전극(12)의 가장자리의 거리(y4)는 각각 Y축 방향 최대 미스얼라인과 동일하거나 더 넓은 것이 바람직하다.
그러므로, 상기 미스얼라인 발생과 상관없이, 상기 제2 부분의 소오스 라인(20b)과 게이트 전극(12)의 가장자리의 거리(y1)와 상기 게이트 전극(12)을 가로지르는 제3 부분의 끝부분으로부터 상기 게이트 전극의 가장자리의 거리(y3)의 합 은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓게 된다. 마찬가지로, 상기 제2 부분의 드레인 라인(22b)과 게이트 전극(12)의 가장자리의 거리(y2)와 상기 게이트 전극(12)을 가로지르는 제3 부분의 끝부분으로부터 상기 게이트 전극(12)의 가장자리의 거리(y3)의 합은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓게된다.
이 경우, 최대 미스얼라인 마진까지 Y방향으로 미스얼라인이 발생하더라도, 상기 게이트 전극(12)과 소오스 라인(20) 간의 오버랩 면적 및 게이트 전극(12)과 드레인 라인(22) 간의 오버랩 면적이 변하지 않는다.
또한, 상기 소오스 라인(20) 및 드레인 라인(22)의 미스얼라인과 상관없이, 상기 게이트 전극(12)을 가로지르는 부위의 소오스 라인(20)의 양 단부로부터 상기 소오스 라인의 양 단부의 연장선 상에 위치하면서 상기 소오스 라인(20)의 양 단부와 가장 인접하는 패턴들은 서로 이격되어야 한다. 즉, 도 3의 경우에는 y5로 표시된 부위의 거리는 Y축 방향 최대 미스얼라인 마진과 동일하거나 더 넓어야 한다. 이와 동일하게, 상기 게이트 전극(12)을 가로지르는 부위의 드레인 라인(22)의 양 단부로부터 상기 드레인 라인(22)의 양 단부의 연장선 상에 위치하면서 상기 드레인 라인(22)의 양 단부와 가장 인접하는 패턴들은 서로 이격되어야 한다.
도시된 것과 같이, 본 실시예에 따른 씬 필름 트랜지스터는 상기 소오스 라인(20) 및 드레인 라인(22)의 선폭(L2, L3)이 감소됨에 따라, 상기 게이트 전극(12)과 소오스 라인(20) 간의 오버랩 면적 및 게이트 전극(12)과 드레인 라인(22) 간의 오버랩 면적이 감소된다. 또한, 상기 소오스 라인(20) 및 드레인 라인(22)이 미스얼라인되더라도 오버랩 면적이 변하지 않는다. 이와같이, 상기 게이 트 전극과의 오버랩 면적이 감소됨에 따라, 씬 필름 트랜지스터의 컷-오프 주파수가 높아지게 된다.
도 4 내지 도 6은 도 3에 도시된 씬 필름 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 4를 참조하면, 기판(10) 상에 게이트 전극(12)을 형성한다. 상기 게이트 전극(12)은 기판(10)의 절연 영역 상에 형성되는 것이 바람직하다. 상기 게이트 전극(12)은 프린팅 방식으로 형성할 수 있다. 이와는 달리, 상기 게이트 전극(12)은 증착 및 식각 공정을 통해 형성할 수도 있다.
상기 게이트 전극(12)을 덮는 게이트 절연막(14)을 형성한다. 상기 게이트 절연막(14)은 프린팅 방식으로 형성할 수 있다. 상기 게이트 절연막(14)은 유기물, 무기물 또는 하이브리드 물질로 이루어질 수 있다.
상기 게이트 절연막(14)을 덮는 채널막(16)을 형성한다. 상기 채널막(16)은 나노와이어, 나노 파티클, 나노튜브, 유기물, 하이브리드 물질 중 어느 하나를 프린팅 방식으로 증착시켜 형성할 수 있다. 상기 채널막으로 사용될 수 있는 물질의 예는 ZnO, GaN, Si, SiGe, CdS, V2O5, NiO, C, GaAs, SiC, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgSe, HgTe, CuAls, AlInP, AlGaAs, AlInAs, AlGaSb, AlInSb, GaInP, GaInAs, GaInSb, GaPAs, GaAsSb, InPAs, InAsSb 등을 들 수 있다. 구체적으로, 상기 채널막은 ZnO으로 형성할 수 있다.
다음에, 상기 채널막(16) 상에 프린팅 몰드 툴(30)에 금속 물질(18)을 도포 한다. 또한, 상기 게이트 전극(12)과 상기 프린팅 몰드 툴(30)을 얼라인 한다. 상기 프린팅 몰드 툴(30)은 상기 소오스 라인(20) 및 드레인 라인(22) 형성 부위가 선택적으로 돌출된 형상을 갖는다. 상기 소오스 라인 (20)및 드레인 라인(22)은 프린팅 공정에서의 최소 선폭을 가지고, 상기 소오스 라인(20) 및 드레인 라인(22)의 간격(즉, 채널 길이)도 상기 프린팅 공정에서의 최소 선폭을 가지는 것이 바람직하다.
도 5를 참조하면, 상기 프린팅 몰드 툴(30)을 상기 채널막(16)에 압착시킴으로써, 상기 채널막(16) 상에 상기 소오스 라인(20) 및 드레인 라인(22)을 형성한다. 상기 소오스 라인(20) 및 드레인 라인(22)은 도 3에 도시된 것과 같은 형상을 갖는다.
상기 소오스 라인(20) 및 드레인 라인(22)을 형성할 수 있는 프린팅 공정의 예로는 플랫-배드 스크린 방식, 로터리 스크린 방식, Gravnure 프린팅 방식, Flexography 프린팅 방식, 오프셋 방식, 잉크 제트 방식 등을 들 수 있다. 이들 중 어느 한가지 방식으로 상기 소오스 및 드레인 라인(20, 22)을 형성한다.
그런데, 본 실시예에 따른 씬 필름 트랜지스터를 단 시간 내에 대량으로 생산해내기 위해서, 상기 소오스 라인(20) 및 드레인 라인(22)은 매우 빠른 속도로 프린팅되어야 한다. 따라서, 상기 프린팅 공정들 중에서 상기 소오스 라인(20) 및 드레인 라인(22)을 형성하기에 가장 적합한 고속 프린팅 공정은 Gravnure 프린팅 방식 및 Flexography 프린팅 방식이라 할 수 있다.
그런데, 상기 고속 프린팅 공정의 경우, 프린팅 공정을 통해 형성할 수 있 는 최소 선폭보다 최대 미스얼라인 폭(registration)이 더 크다. 예를들어, 상기 Gravnure 프린팅 방식의 경우 최소 선폭이 약 80㎛이고, 최대 미스얼라인 폭은 약 200㎛이다. 또한, 상기 Flexography 프린팅 방식의 경우 최소 선폭이 약 75㎛이고, 최대 미스얼라인폭은 10 내지 300㎛이다. 때문에, 상기 고속 프린팅 공정에 의해 형성된 소오스 라인(20) 및 드레인 라인(22)은 상기 최소 선폭 이상으로 미스얼라인이 발생될 수 있다.
종래에는, 상기 고속 프린팅 공정에서 발생되는 미스얼라인에 의한 불량을 방지하기 위하여 소오스 라인과 게이트 전극 및 드레인 라인과 게이트 전극을 상기 최대 미스얼라인 폭 이상으로 겹쳐지도록 하였다. 때문에, 소오스 라인 및 드레인 라인의 외측벽은 상기 게이트 전극 가장자리를 충분히 벗어나도록 형성되었다. 그러므로, 소오스 라인과 게이트 전극 간의 커패시턴스 및 드레인 라인과 게이트 전극 간의 커패시턴스가 매우 클 수 밖에 없었다.
그러나, 본 발명의 방법에 의하면, 상기 미스얼라인에 따른 불량을 방지하기 위하여 소오스 라인(20)과 게이트 전극(12) 및 드레인 라인(22)과 게이트 전극(12) 간의 오버랩을 증가시키지 않아도 된다. 또한, 상기 미스얼라인이 발생되더라도 소오스 라인(20)과 게이트 전극(12) 및 드레인 라인(22)과 게이트 전극(12)간의 오버랩 면적은 증가하지 않는다. 따라서, 상기 소오스 라인(20)과 게이트 전극(12) 간의 커패시턴스 및 드레인 라인(22)과 게이트 전극(12) 간의 커패시턴스가 감소된다.
설명한 것과 같이, 상기 소오스 라인(20) 및 드레인 라인(22)을 형성할 때 미스얼라인이 발생되더라도 상기 소오스 라인(20) 및 드레인 라인(22)과 게이트 전극(12)과의 오버랩 면적은 변하지 않게 되도록 하기 위하여 게이트 전극(12)과 소오스 라인(20) 및 게이트 전극(12)과 드레인 라인(22)의 간격을 맞추어야 한다.
구체적으로, 상기 제3 부분의 소오스 라인(20c)과 게이트 전극(12)의 가장자리의 거리(x1)와 상기 제3 부분의 드레인 라인(22) 부위와 게이트 전극(12)의 가장자리의 거리(x2)의 합은 상기 X방향 최대 미스얼라인 마진의 2배 값보다 더 넓게 되도록 한다.
또한, 상기 제2 부분의 소오스 라인(20b)과 게이트 전극(12)의 가장자리의 거리(y1)와 상기 게이트 전극(12)을 가로지르는 제3 부분의 끝부분으로부터 상기 게이트 전극의 가장자리의 거리(y3)의 합은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓은 것이 바람직하다.
마찬가지로, 상기 제2 부분의 드레인 라인(22b)과 게이트 전극(12)의 가장자리의 거리(y2)와 상기 게이트 전극(12)을 가로지르는 제3 부분의 끝부분으로부터 상기 게이트 전극(12)의 가장자리의 거리(y3)의 합은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓은 것이 바람직하다.
이 경우, 상기 소오스 및 드레인 라인(20, 22)을 형성하기 위한 프린팅 공정 시에 상기 X축 및 Y축 방향으로 최대의 미스얼라인이 발생되더라도, 상기 게이트 전극(12)과 드레인 라인(22) 간의 오버랩 면적 및 게이트 전극(12) 및 소오스 라인(20) 간의 오버랩 면적은 변하지 않는다.
도 6을 참조하면, 상기 프린팅 몰드 툴(30)을 상기 채널막(16)으로부터 탈락 시킨다. 이로써, 게이트 전극(12)을 부분적으로 덮는 상기 소오스 라인(20) 및 드레인 라인(22)을 포함하는 씬 필름 트랜지스터가 완성된다.
상기 공정을 통해, 저 비용 및 높은 생산율(throughput)로 높은 컷-오프 주파수를 갖는 씬 필름 트랜지스터를 형성할 수 있다.
실시예 2
도 7은 본 발명의 실시예 2에 따른 씬 필름 트랜지스터의 평면도이다.
이하에서 설명하는 실시예 2의 씬 필름 트랜지스터는 탑 게이트 구조를 갖는 것을 제외하고는 실시예 1의 씬 필름 트랜지스터와 동일한 구조를 갖는다.
도 7을 참조하면, 기판 상에 소오스 라인(20) 및 드레인 라인(22)이 구비된다. 상기 소오스 라인 및 드레인 라인은 기판의 절연 영역 상에 위치할 수 있다. 상기 소오스 라인(20) 및 드레인 라인(22)은 서로 대칭되는 형상을 갖는다. 상기 소오스 라인(20) 및 드레인 라인(22)은 상기 실시예 1에서 설명한 것과 동일한 형상을 가지며, 제1 내지 제3 부분을 포함한다.
상기 소오스 라인(20) 및 드레인 라인(22)은 채널 길이(L1)만큼 서로 이격되어 있다. 상기 소오스 라인(20) 및 드레인 라인(22)은 상기 채널 길이(L1)와 동일한 선폭(L2, L3)을 갖는다. 또한, 상기 채널 길이(L1)는 상기 소오스 라인(20) 및 드레인 라인(22)을 형성하기 위한 프린팅 공정에서의 최소 선폭일 수 있다.
상기 소오스 라인(20) 및 드레인 라인(22)을 덮는 채널막이 구비된다. 즉, 상기 소오스 라인(20) 및 드레인 라인(22)의 표면은 채널막과 접촉하게 된다. 상기 채널막으로 사용될 수 있는 물질의 예로서는 나노와이어, 나노 파티클, 유기물, 하이브리드 물질 등을 들 수 있다. 이들은 단독으로 사용되는 것이 바람직하다.
상기 채널막 상에는 게이트 절연막이 덮혀 있다. 상기 게이트 절연막은 유기물, 무기물, 또는 하이브리드 물질로 이루어질 수 있다.
상기 채널막 상에는 게이트 전극(12)이 구비된다. 상기 게이트 전극(12)은 상기 소오스 라인 및 드레인 라인의 제1 부분(20a, 22a)을 덮도록 위치한다.
상기 실시예 2에 따른 씬 필름 트랜지스터는 실시예 1의 씬 필름 트랜지스터와 동일하게 게이트 전극과 소오스 라인 간의 오버랩 면적 및 게이트 전극과 드레인 라인 간의 오버랩 면적이 감소된다. 따라서, 상기 씬 필름 트랜지스터의 컷-오프 주파수가 높다.
도 8 내지 도 10은 도 7에 도시된 씬 필름 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 8을 참조하면, 기판(10) 상에 소오스 라인(20) 및 드레인 라인(22)을 형성한다. 상기 소오스 라인(20) 및 드레인 라인(22)은 기판의 절연 영역 상에 형성될 수 있다. 상기 소오스 라인(20) 및 드레인 라인(22)은 프린팅 방식으로 형성할 수 있다. 상기 소오스 라인(20) 및 드레인 라인(22)을 형성하기에 적합한 고속 프린팅 공정의 예로서는 Gravnure 프린팅, Flexography 프린팅 등을 들 수 있다. 이와는 달리, 상기 소오스 라인(20) 및 드레인 라인(22)은 플랫-배드 스크린 방식, 로터리 스크린 방식, 오프셋 방식, 잉크 제트 방식 등을 통해 프린팅 될 수도 있 다.
도 9를 참조하면, 상기 소오스 라인(20) 및 드레인 라인(22)을 덮는 채널막(16)을 형성한다. 상기 채널막(16)은 나노와이어, 나노 파티클, 유기물, 하이브리드 물질 중 어느 하나를 프린팅 방식으로 증착시켜 형성할 수 있다.
이 후, 상기 채널막(16) 상에 게이트 절연막(14)을 형성한다. 상기 게이트 절연막(14)은 프린팅 방식으로 형성할 수 있다. 상기 게이트 절연막(14)은 유기물, 무기물 또는 하이브리드 물질로 이루어질 수 있다.
도 10을 참조하면, 상기 게이트 절연막(14) 상에 게이트 전극(12)을 형성한다. 상기 게이트 전극(12)은 프린팅 방식으로 형성할 수 있다. 이와는 달리 상기 게이트 전극(12)은 증착 및 식각 공정을 통해 형성할 수도 있다.
상기 공정을 통해 탑 게이트 구조의 씬 필름 트랜지스터가 완성된다.
실시예 3
도 11은 본 발명의 실시예 3에 따른 씬 필름 트랜지스터의 평면도이다.
실시예 3에 따른 씬 필름 트랜지스터는 소오스 라인 및 드레인 라인의 형상을 제외하고는 실시예 1과 동일하다. 그러므로, 상기 소오스 라인 및 드레인 라인의 형상에 대해서 주로 설명한다.
도 11을 참조하면, 기판 상에 게이트 전극(12), 게이트 절연막 및 채널막이 구비된다. 상기 게이트 전극(12)은 상기 기판의 절연 영역 상에 구비될 수 있다.
상기 채널막 상에는 게이트 전극(12) 상부를 가로지르는 방향으로 연장되는 소오스 라인(40) 및 드레인 라인(42)이 구비된다. 상기 소오스 라인(40) 및 드레인 라인(42)은 상기 게이트 전극(12)과 겹쳐지는 부위에서 채널 길이(L1)만큼 서로 이격되어 있다.
도시된 것과 같이, 상기 소오스 라인(40)은 상기 게이트 전극(12)을 가로지르는 제1 부분(40a)과, 상기 게이트 전극(12) 제1 측 가장자리와 이격되는 제2 부분(40b), 상기 제1 측 가장자리와 대향하는 게이트 전극(12)의 제3 측 가장자리와 이격되는 제3 부분(40c), 상기 게이트 전극(12)의 제2 측 가장자리와 이격되는 제4 부분(40d)이 서로 연결된 형상을 갖는다. 상기 소오스 라인(40)에서 실질적으로 소오스의 역할을 하는 부분은 상기 제1 부분(40a)이며, 상기 제2 내지 제4 부분(40b~40d)은 콘택을 형성하기 위하여 전기적으로 연결되는 부분이다.
상기 드레인 라인(42)은 상기 소오스 라인(40)과 대칭된 형상을 갖는다. 즉, 상기 드레인 라인(42)은 상기 소오스 라인(40)과 대칭되는 제1 내지 제4 부분(42a~42d)을 갖는다.
상기 소오스 라인(40) 및 드레인 라인(42)에서 상기 제1 부분(40a, 42a)의 양 측벽은 상기 게이트 전극(12)의 양 측 가장자리 내에 위치한다. 상기 소오스 라인 및 드레인 라인(40, 42)은 이들을 형성하기 위한 프린팅 공정에서의 최소 선폭을 가질 수 있다. 또한, 상기 채널 길이(L1)도 상기 프린팅 공정에서의 최소 선폭과 동일할 수 있다.
상기 소오스 라인(40) 및 드레인 라인(42)을 형성할 때 미스얼라인이 발생되더라도 상기 소오스 라인(40) 및 드레인 라인(42)과 게이트 전극(12)과의 오버랩 면적은 변하지 않게 되도록 하기 위하여 게이트 전극(12)과 소오스 라인(40) 및 게이트 전극(12)과 드레인 라인(42)의 간격을 맞추어야 한다.
구체적으로, 상기 제4 부분의 소오스 라인(40d)과 게이트 전극(12)의 가장자리의 거리(x1)와 상기 제4 부분의 드레인 라인(42d) 부위와 게이트 전극(12)의 가장자리의 거리(x2)의 합은 상기 X방향 최대 미스얼라인 마진의 2배 값보다 더 넓게 되도록 한다.
또한, 상기 제2 부분의 소오스 라인(40b)과 게이트 전극(12)의 가장자리의 거리(y1)와 상기 제3 부분의 소오스 라인(40c)과 게이트 전극(12)의 가장자리의 거리(y3)의 합은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓은 것이 바람직하다.
마찬가지로, 상기 제2 부분의 드레인 라인(42b)과 게이트 전극(12)의 가장자리의 거리(y2)와 상기 제3 부분의 드레인 라인(42c)과 게이트 전극(12)의 가장자리의 거리(y4)의 합은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓은 것이 바람직하다.
이 경우, 상기 소오스 및 드레인 라인(40, 42)을 형성하기 위한 프린팅 공정 시에 상기 X축 및 Y축 방향으로 최대의 미스얼라인이 발생되더라도, 상기 게이트 전극(12)과 드레인 라인(42) 간의 오버랩 면적 및 게이트 전극(12) 및 소오스 라인(40) 간의 오버랩 면적은 변하지 않는다.
또한, 도 11의 경우에는 y5로 표시된 부위의 거리는 Y축 방향 최대 미스얼라인 마진과 동일하거나 더 넓어야 한다.
상기와 같이 간격을 조절하는 경우, 상기 소오스 및 드레인 라인 형성 공정 시에 상기 X축 및 Y축 방향으로 최대의 미스얼라인이 발생되더라도 상기 게이트 전극과 드레인 라인 및 게이트 전극과 소오스 라인 간의 오버랩 면적은 변하지 않는다.
상기 소오스 라인(40) 및 드레인 라인(42)의 제4 부분에는 각각 제1 콘택(24)들이 구비된다. 또한, 상기 게이트 전극(12)의 일부 영역에는 제2 콘택(26)들이 구비된다.
본 실시예에서는 기판 상에 게이트가 구비되는 바텀 게이트 구조의 씬 필름 트랜지스터를 설명하였다. 그러나, 이와는 다른 실시예로, 기판 상에 실시예 3과 동일한 형상의 소오스 라인 및 드레인 라인을 갖는 탑 게이트 구조의 씬 필름 트랜지스터를 구현할 수도 있다.
실시예 3에 따른 씬 필름 트랜지스터는 실시예 1에서 설명한 것과 동일한 공정을 통해 형성될 수 있다. 다만, 상기 소오스 라인 및 드레인 라인의 형상이 실시예 1과 다르므로, 상기 소오스 라인 및 드레인 라인을 형성하기 위한 프린팅 공정 시에 상기 실시예 3의 소오스 라인 및 드레인 라인을 형성할 수 있도록 성형된 프린팅 몰드 툴을 사용한다.
도 12는 본 발명의 실시예 4에 따른 씬 필름 트랜지스터의 평면도이다.
실시예 4에 따른 씬 필름 트랜지스터는 소오스 라인 및 드레인 라인의 형상을 제외하고는 실시예 1과 동일하다. 그러므로, 상기 소오스 라인 및 드레인 라인의 형상에 대해서 주로 설명한다.
도 12을 참조하면, 기판 상에 게이트 전극(12), 게이트 절연막 및 채널막이 구비된다. 상기 게이트 전극(12)은 기판의 절연 영역 상에 구비될 수 있다.
상기 채널막 상에는 게이트 전극(12) 상부를 가로지르는 방향으로 연장되는 소오스 라인(50) 및 드레인 라인(52)이 구비된다. 상기 소오스 라인(50) 및 드레인 라인(52)은 상기 게이트 전극(12)과 겹쳐지는 부위에서 채널 길이(L1)만큼 서로 이격되어 있다.
도시된 것과 같이, 상기 소오스 라인(50)은 상기 게이트 전극(12)을 가로지르는 제1 부분(50a)과, 상기 게이트 전극(12)의 제2 측 가장자리와 이격되는 제2 부분(50b) 및 상기 소오스 라인(50)의 제1 부분(50a)과 제2 부분(50b)의 중심부를 연결시키고 상기 게이트 전극 위에 배치되는 제3 부분(50c)을 포함한다. 상기 소오스 라인(50)에서 실질적으로 소오스의 역할을 하는 부분은 상기 제1 부분(50a)이며, 상기 제2 및 제3 부분(50b, 50c)은 콘택을 형성하기 위하여 전기적으로 연결되는 부분이다.
상기 드레인 라인(52)은 상기 소오스 라인(50)과 대칭된 형상을 갖는다. 즉, 상기 드레인 라인(52)은 상기 소오스 라인(50)과 대칭되는 제1 내지 제3 부분(52a~52c)을 갖는다.
상기 소오스 라인(50) 및 드레인 라인(52)에서 상기 제1 부분(50a, 52a)의 양 측벽은 상기 게이트 전극(12)의 양 측 가장자리 내에 위치한다. 상기 소오스 라인(50) 및 드레인 라인(52)은 이들을 형성하기 위한 프린팅 공정에서의 최소 선폭을 가질 수 있다. 또한, 상기 채널 길이도 상기 프린팅 공정에서의 최소 선폭과 동 일할 수 있다.
상기 소오스 라인(50) 및 드레인 라인(52)을 형성할 때 미스얼라인이 발생되더라도 상기 소오스 라인(50) 및 드레인 라인(52)과 게이트 전극(12)과의 오버랩 면적은 변하지 않게 되도록 하기 위하여 게이트 전극(12)과 소오스 라인(50) 및 게이트 전극(12)과 드레인 라인(52)의 간격을 맞추어야 한다.
구체적으로, 상기 제4 부분의 소오스 라인(50d)과 게이트 전극(12)의 가장자리의 거리(x1)와 상기 제4 부분의 드레인 라인(52d) 부위와 게이트 전극(12)의 가장자리의 거리(x2)의 합은 상기 X방향 최대 미스얼라인 마진의 2배 값보다 더 넓게 되도록 한다.
또한, 상기 제1 부분의 소오스 라인(50a)의 제1 단부와 게이트 전극(12)의 가장자리의 거리(y1)와 상기 제1 부분의 소오스 라인(50a) 제2 단부와 게이트 전극(12)의 가장자리의 거리(y3)의 합은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓은 것이 바람직하다.
마찬가지로, 상기 제1 부분의 드레인 라인(52a)의 제1 단부와 게이트 전극(12)의 가장자리의 거리(y2)와 상기 제1 부분의 드레인 라인(52a)의 제2 단부와 게이트 전극(12)의 가장자리의 거리(y4)의 합은 Y방향 최대 미스얼라인 마진의 2배보다 더 넓은 것이 바람직하다.
이 경우, 상기 소오스 및 드레인 라인(50, 52)을 형성하기 위한 프린팅 공정 시에 상기 X축 및 Y축 방향으로 최대의 미스얼라인이 발생되더라도, 상기 게이트 전극(12)과 드레인 라인(52) 간의 오버랩 면적 및 게이트 전극(12) 및 소오스 라 인(50) 간의 오버랩 면적은 변하지 않는다.
또한, 도 12의 경우에는 y5로 표시된 부위의 거리는 Y축 방향 최대 미스얼라인 마진과 동일하거나 더 넓어야 한다.
상기와 같이 간격을 조절하는 경우, 상기 소오스 및 드레인 라인 형성 공정 시에 상기 X축 및 Y축 방향으로 최대의 미스얼라인이 발생되더라도 상기 게이트 전극과 드레인 라인 및 게이트 전극과 소오스 라인 간의 오버랩 면적은 변하지 않는다.
상기 소오스 라인(50) 및 드레인 라인(52)의 제2 부분(50b, 52b)에는 각각 제1 콘택(24)들이 구비된다. 또한, 상기 게이트 전극(12)의 일부분에도 제2 콘택(26)들이 구비된다.
본 실시예에서는 기판 상에 게이트가 구비되는 바텀 게이트 구조의 씬 필름 트랜지스터를 설명하였다. 그러나, 이와는 다른 실시예로, 기판 상에 실시예 4와 동일한 형상의 소오스 라인 및 드레인 라인이 구비되는 탑 게이트 구조의 씬 필름 트랜지스터를 구현할 수도 있다.
비교 샘플의 제조
비교 샘플 1 ~ 5
종래 기술에 따라 바텀 게이트 구조를 갖는 비교 샘플 1 내지 5의 씬 필름 트랜지스터를 각각 형성하였다. 비교 샘플 1 내지 5의 씬 필름 트랜지스터는 도 2에 도시된 것과 동일한 형상을 가진다. 다만, 비교 샘플 1 내지 5의 씬 필름 트랜 지스터는 게이트 전극과 소오스 라인의 오버랩 면적 및 게이트 전극과 드레인 라인의 오버랩 면적만이 서로 다르다.
상기 비교 샘플 1~5의 씬 필름 트랜지스터는 최소 선폭 및 최대 미스얼라인 폭이 서로 다른 각각의 프린팅 공정을 수행하여 형성된 것이다. 상기 비교 샘플 1~5의 씬 필름 트랜지스터를 형성하기 위하여 사용된 프린팅 공정의 미스얼라인 폭/최소 선폭과, 상기 비교 샘플 1~5의 씬 필름 트랜지스터의 오버랩 면적/ 채널길이는 아래의 표 1과 같다.
샘플의 제조
샘플 1 ~ 5
상기 비교 샘플들의 씬 필름 트랜지스터와 비교하기 위하여, 본 발명의 실시예 1에 따라 5개의 바텀 게이트 구조의 씬 필름 트랜지스터를 형성하였다. 각 샘플의 씬 필름 트랜지스터는 각 박막의 프린팅 공정 방법의 차이로 인해 프린팅 속도 및 프린팅 시의 최대 미스얼라인 폭에서만 차이가 있다. 그러나, 각 샘플의 씬 필름 트랜지스터들은 형상, 오버랩 면적 및 구조는 모두 동일하다. 샘플 1 내지 5의 씬 필름 트랜지스터는 비교 샘플 1~5의 씬 필름 트랜지스터와 동일한 채널 길이를 갖고, 소오스 라인 및 드레인 라인은 상기 채널 길이와 동일한 선폭을 갖는다.
상기 샘플 1~5과 비교 샘플 1~5의 씬 필름 트랜지스터를 형성할 때 사용된 프린팅 공정의 미스얼라인 폭/최소 선폭과, 상기 샘플 1~5과 비교 샘플 1~5의 씬 필름 트랜지스터의 오버랩 면적/ 채널길이는 아래의 표 1과 같다.
<표 1>
Figure 112008049273951-pat00003
비교 샘플 1~5의 씬 필름 트랜지스터는 프린팅 공정 시의 최소 선폭과 동일한 채널 길이를 갖는다. 또한, 프린팅 공정 시의 최대 미스얼라인 폭 만큼 게이트 전극과 소오스 라인이 오버랩되고, 상기 최대 미스얼라인 폭 만큼의 게이트 전극과 드레인 라인이 오버랩된다. 따라서, 상기 프린팅 공정 시의 최대 미스얼라인 폭이 증가하면 오버랩 면적도 증가된다.
반면에, 상기 샘플 1 내지 5의 씬 필름 트랜지스터는 프린팅 공정 시의 최대 미스얼라인 폭이 증가하더라도 게이트 전극과 소오스 라인 및 게이트 전극과 드레인 라인이 오버랩이 증가되지 않는다.
종래 기술에 따른 비교 샘플 1 내지 5의 씬 필름 트랜지스터와 본 발명에 따 른 샘플 1 내지 5의 씬 필름 트랜지스터의 노말라이즈드 주파수를 계산하였다.
도 13은 비교 샘플 1 내지 비교 샘플 5의 씬 필름 트랜지스터와 실시예1에 따른 샘플 1 내지 5의 씬 필름 트랜지스터의 노말라이즈드 주파수를 보여주는 그래프이다.
도 13에서, 최대 미스얼라인 폭과 최소 선폭이 동일한 경우의 씬 필름 트랜지스터의 주파수를 1이라 할 때, 비교 샘플 및 샘플들에서 측정된 상대적인 주파수를 나타낸 것이다.
도 13에 도시된 것과 같이, 상기 샘플 1 내지 5의 씬 필름 트랜지스터들은 프린팅 공정 시의 최대 미스얼라인 폭에 따른 주파수의 변화가 없다.(도면부호 60) 그러나, 종래 기술에 따른 비교 샘플 1 내지 비교 샘플 5의 씬 필름 트랜지스터들은 프린팅 공정 시의 최대 미스얼라인 폭이 증가될수록 주파수가 감소됨을 알 수 있다.(도면부호 62) 즉, 빠른 속도로 프린팅되는 공정을 사용하여 각 박막 패턴들을 형성하는 경우에는 씬 필름 트랜지스터의 컷 오프 주파수가 크게 감소됨을 알 수 있다.
따라서, 본 발명은 빠른 속도로 프린팅 되고 미스얼라인 폭이 큰 프린팅 방법을 통해 형성되는 씬 필름 트랜지스터에 더욱 효과적임을 알 수 있다.
도 14는 본 발명의 일 실시예에 따른 RFID 태그를 나타낸다.
도 14를 참조하면, RFID 태그(200)는 IC 칩(202)과 안테나(204)로 이루어지며, 상기 IC 칩(202)에는 RF 송수신 회로, 제어로직 및 메모리가 내장되어 있으며 안테나(204)를 통해 무선 주파수를 송수신한다. 상기 RF 송수신 회로 내에는 본 발명의 씬 필름 트랜지스터가 포함된다. 상기 RFID 태그(200)는 리더(미도시)에서 전송되는 울트라 하이 주파수(UHF)대역의 RF 대역의 신호를 반사함과 아울러 반사되는 RF 신호에 식별정보를 포함하는 정보를 변조시켜 리더로 송신한다.
도 15는 본 발명의 일 실시예에 따른 스마트 카드 메모리 모듈의 개략적인 블록도이다.
도 15를 참조하면, 스마트 카드 메모리 모듈(300)은 제어용 회로, 즉 마이크로제어기(μC; 301)에 의해 제어되는데, 상기 μC(301)는 데이터 저장기(302)에 연결된다. 데이터 저장기(302)는 디지털 정보, 데이터, 데이터 레코드 등을 저장하기 위해 제공된다. 데이터 저장기(302)는 판독 및 기록 접근을 가능하게 하는 플래시 임의 접근 메모리(RAM) 또는 판독 접근만 가능한 판독 전용 메모리일 수 있다. 일반적으로, 데이터 저장기(302)는 어떤 현재 또는 장래의 데이터 저장 기술에 따라서도 구현될 수 있다. 한편으로는, 데이터 저장기(302)는 데이터 판독 및/또는 데이터 기록을 위해 데이터 인터페이스(I/F) 커넥터(312)를 경유하여 액세스될 수 있는데, 데이터 인터페이스(I/F) 커넥터(312)는 바람직하게는 스마트 카드 메모리 모듈(300)을 휴대형 CE 기기의 데이터 인터페이스에 상응하는 커넥터에 연결한다. 다른 한편으로는, 데이터 저장기(302)는 또한 데이터 판독 및/또는 데이터 기록을 위해 RF 송수신 회로를 포함하는 RFID 로직(303)을 각각 경유하여 액세스된다. 상기 RF 송수신 회로 내에는 본 발명의 씬 필름 트랜지스터를 포함한다.
RFID 로직(303)에 의해 생성된 무선 주파수 신호는 안테나 커넥터(313)에 의하여 휴대형 CE 기기에 공급된다. 상기 RFID 로직(303)은 데이터 저장기(302)로부터 읽은 데이터를 나타내는 데이터 신호들을 스마트 카드 메모리 모듈(300)의 μC(301)로부터 수신하도록, 그리고 그 데이터 신호들을 무선주파수 기반 대역 주파수에 삽입하도록 배치 구성된다. 상기 데이터 신호는 μC(301)에 공급된다. 상기 데이터 신호들은 μC(301)에 명령하기 위한 명령어들 및/또는 데이터 저장기(302)에 기록될 데이터 정보를 나타낼 수 있다. μC(301) 및 RFID 로직(303) 각각의 동작을 위해 요구된 클록 신호는 클록 발생기(305)에 의해 제공될 수 있거나 또는 RFID 로직(303)에 공급된 무선 주파수 신호로부터 생성될 수 있다.
전력 공급 커넥터(311)가 스마트 카드 메모리 모듈(300)에 전기 에너지를 공급하기 위해 제공된다. 전력 공급 커넥터(311)는 바람직하게는 휴대형 CE 기기의 전력 공급기, 즉 배터리 및/또는 재충전가능 축전기에 연결된다. 상기 스마트 카드 메모리 모듈(300)에 인가되는 전력은 외부 전원으로부터 제공된다.
스마트 카드 메모리 모듈(300)에는 스마트 카드 모듈(306)이 구비될 수 있다. 상기 스마트 카드 모듈(306)에는 보안 관련한 데이터들이 저장될 수 있다. 그러므로, 상기 스마트 카드 모듈(306)은 보안 요건들이 충족되게 하는 암호 로직들, 인증 메커니즘 등을 포함할 수 있다.
상기 설명한 것과 같이, 본 발명은 저비용으로 제조될 수 있고 높은 컷 오프 주파수를 갖는 씬 필름 트랜지스터가 요구되는 다양한 소자에 적용할 수 있다. 특 히, 본 발명의 씬 필름 트랜지스터는 무선 주파수 식별(radio frequency identification: RFID), 전자 상품 감시(electronic articlesurveillance: EAS) 태그 및 감지기들의 분야 및 상기 제품들의 칩의 스위칭 소자로써 사용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 소오스 및 드레인과 게이트 간의 오버랩 길이가 짧은 씬 필름 트랜지스터의 단면도이다.
도 2는 소오스 및 드레인과 게이트 간의 오버랩 길이가 채널 길이와 동일한 씬 필름 트랜지스터의 단면도이다.
도 3은 본 발명의 실시예 1에 따른 씬 필름 트랜지스터의 평면도이다.
도 4 내지 도 6은 도 3에 도시된 씬 필름 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 7은 본 발명의 실시예 2에 따른 씬 필름 트랜지스터의 평면도이다.
도 8 내지 도 10은 도 7에 도시된 씬 필름 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 11은 본 발명의 실시예 3에 따른 씬 필름 트랜지스터의 평면도이다.
도 12는 본 발명의 실시예 4에 따른 씬 필름 트랜지스터의 평면도이다.
도 13은 비교 샘플 1 내지 비교 샘플 5의 씬 필름 트랜지스터와 실시예1에 따른 샘플 1 내지 5의 씬 필름 트랜지스터의 노말라이즈드 주파수를 보여주는 그래프이다.
도 14는 본 발명의 일 실시예에 따른 RFID 태그를 나타낸다.
도 15는 본 발명의 일 실시예에 따른 스마트 메모리 모듈의 개략적인 블록도이다.

Claims (31)

  1. 게이트 전극, 게이트 절연막 및 채널막이 적층된 구조물;
    상기 채널막과 접하도록 위치하고, 상기 게이트 전극을 가로지르는 방향으로 연장되고, 양 측벽은 하부에 위치하는 게이트 전극 일 측 가장자리 내에 배치되는 소오스 라인; 및
    상기 채널막과 접하도록 위치하고, 채널 길이만큼 상기 소오스 라인과 이격되면서, 상기 소오스 라인과 대칭되는 형상을 갖도록 배치되는 드레인 라인을 포함하는 것을 특징으로 하는 씬 필름 트랜지스터.
  2. 제1항에 있어서, 상기 드레인 라인의 양 측벽은 하부에 위치하는 게이트 전극의 일 측 가장자리 내에 배치되는 것을 특징으로 하는 씬 필름 트랜지스터.
  3. 제1항에 있어서, 상기 소오스 라인 및 드레인 라인은 상기 채널 길이와 동일한 선폭을 갖는 것을 특징으로 하는 씬 필름 트랜지스터.
  4. 삭제
  5. 제1항에 있어서, 상기 소오스 라인은 상기 게이트 전극의 가장자리와 이격되 면서 상기 게이트 전극의 가장자리 일부를 둘러싸는 형상을 갖도록 연장되고, 상기 드레인 라인은 상기 게이트 전극의 가장자리와 이격되면서 상기 소오스 라인과 대칭되도록 연장되는 것을 특징으로 하는 씬 필름 트랜지스터.
  6. 제5항에 있어서, 상기 소오스 라인은 상기 게이트 전극을 가로지르는 제1 부분, 상기 제1 부분의 일 단부와 연결되고 상기 게이트 전극의 제1 측 가장자리와 이격되는 제2 부분 및 상기 제2 부분의 일 단부와 연결되고 상기 게이트 전극의 제2 측 가장자리와 이격되는 제3 부분을 포함하는 것을 특징으로 하는 씬 필름 트랜지스터.
  7. 제5항에 있어서, 상기 소오스 라인은 상기 게이트 전극을 가로지르는 제1 부분, 상기 제1 부분의 일 단부와 연결되고 상기 게이트 전극 제1 측 가장자리와 이격되는 제2 부분, 상기 제1 부분의 타 단부와 연결되고 상기 게이트 전극에서 제1 측과 대향하는 제3 측 가장자리와 이격되는 제3 부분 및 상기 제2 및 제3 부분의 일 단부와 각각 연결되고 상기 게이트 전극의 제2 측벽과 이격되는 제4 부분을 포함하는 것을 특징으로 하는 씬 필름 트랜지스터.
  8. 제5항에 있어서, 상기 소오스 라인은 상기 게이트 전극을 가로지르는 제1 부분, 상기 제1 부분과 대향하면서 상기 게이트 전극의 제2 측 가장자리와 이격되도록 배치된 제2 부분 및 상기 제1 및 제2 부분의 중심부를 연결시키고 상기 게이트 전극 위에 배치되는 제3 부분을 포함하는 것을 특징으로 하는 씬 필름 트랜지스터.
  9. 삭제
  10. 삭제
  11. 제5항에 있어서, 상기 게이트 전극과 오버랩되지 않는 소오스 라인 부위와 게이트 전극의 가장자리의 X축 방향 거리 및 상기 게이트 전극과 오버랩되지 않는 드레인 라인 부위와 게이트 전극의 가장자리의 X축 방향 거리의 합은 상기 소오스 및 드레인 라인 형성 공정 시의 X축 방향 최대 미스얼라인 마진의 2배 값보다 더 넓은 것을 특징으로 하는 씬 필름 트랜지스터.
  12. 제5항에 있어서, 상기 게이트 전극을 가로지르는 부위의 소오스 라인의 제1 단부와 상기 게이트 전극의 가장자리의 Y축 방향 거리 및 상기 게이트 전극을 가로지르는 부위의 소오스 라인의 제2 단부와 상기 게이트 전극의 가장자리의 Y축 방향 거리의 합은 상기 소오스 및 드레인 라인 형성 공정 시의 Y축 방향 최대 미스얼라 인 마진의 2배 값보다 더 큰 것을 특징으로 하는 씬 필름 트랜지스터.
  13. 삭제
  14. 제1항에 있어서, 상기 구조물은 기판의 절연 영역 상에 위치하고, 상기 게이트 전극이 기판의 절연 영역 상부면과 접촉하도록 배치되는 것을 특징으로 하는 씬 필름 트랜지스터.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020080066255A 2008-07-08 2008-07-08 씬 필름 트랜지스터 및 그 제조 방법 KR101367129B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080066255A KR101367129B1 (ko) 2008-07-08 2008-07-08 씬 필름 트랜지스터 및 그 제조 방법
US12/497,852 US8022410B2 (en) 2008-07-08 2009-07-06 Thin film transistors
JP2009161162A JP2010021548A (ja) 2008-07-08 2009-07-07 薄膜トランジスタ及びその製造方法
US13/204,785 US8586427B2 (en) 2008-07-08 2011-08-08 Thin film transistors and methods of manufacturing thin film transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066255A KR101367129B1 (ko) 2008-07-08 2008-07-08 씬 필름 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100006081A KR20100006081A (ko) 2010-01-18
KR101367129B1 true KR101367129B1 (ko) 2014-02-25

Family

ID=41504331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066255A KR101367129B1 (ko) 2008-07-08 2008-07-08 씬 필름 트랜지스터 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8022410B2 (ko)
JP (1) JP2010021548A (ko)
KR (1) KR101367129B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367129B1 (ko) * 2008-07-08 2014-02-25 삼성전자주식회사 씬 필름 트랜지스터 및 그 제조 방법
KR101851567B1 (ko) * 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
US8673260B2 (en) 2012-01-04 2014-03-18 Franklin And Marshall College Development of earth-abundant mixed-metal sulfide nanoparticles for use in solar energy conversion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116062A (ja) * 1994-10-13 1996-05-07 Furontetsuku:Kk 薄膜トランジスタ
KR20060089144A (ko) * 2005-02-03 2006-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제작방법
JP2006294653A (ja) 2005-04-05 2006-10-26 Canon Inc 有機薄膜トランジスタおよびその製造方法
US7550767B2 (en) 2005-09-29 2009-06-23 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008455B1 (en) * 1988-03-18 1997-05-24 Seiko Epson Corp Thin film transistor
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法
GB0324189D0 (en) * 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors
KR100632525B1 (ko) 2004-07-29 2006-10-09 엘지전자 주식회사 유기 박막 트랜지스터 제조방법 및 트랜지스터의 소스/드레인 전극 형성 방법
JP4792781B2 (ja) 2004-12-06 2011-10-12 凸版印刷株式会社 薄膜トランジスタの製造方法
US7198977B2 (en) * 2004-12-21 2007-04-03 Eastman Kodak Company N,N′-di(phenylalky)-substituted perylene-based tetracarboxylic diimide compounds as n-type semiconductor materials for thin film transistors
KR101367129B1 (ko) * 2008-07-08 2014-02-25 삼성전자주식회사 씬 필름 트랜지스터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116062A (ja) * 1994-10-13 1996-05-07 Furontetsuku:Kk 薄膜トランジスタ
KR20060089144A (ko) * 2005-02-03 2006-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제작방법
JP2006294653A (ja) 2005-04-05 2006-10-26 Canon Inc 有機薄膜トランジスタおよびその製造方法
US7550767B2 (en) 2005-09-29 2009-06-23 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof

Also Published As

Publication number Publication date
US8022410B2 (en) 2011-09-20
US20110294268A1 (en) 2011-12-01
US8586427B2 (en) 2013-11-19
JP2010021548A (ja) 2010-01-28
US20100006849A1 (en) 2010-01-14
KR20100006081A (ko) 2010-01-18

Similar Documents

Publication Publication Date Title
US9154188B2 (en) RF identification device with near-field-coupled antenna
TWI474553B (zh) 天線電路以及傳輸器
US7688272B2 (en) Semiconductor device
JP4393228B2 (ja) 小型アンテナ及びそれを備えた無線タグ
US20150129665A1 (en) Connection bridges for dual interface transponder chip modules
US8814056B2 (en) Antenna device, RFID tag, and communication terminal apparatus
KR100470283B1 (ko) 비접촉형ic카드
US9460380B1 (en) RFID integrated circuits with large contact pads
US20020074666A1 (en) Semiconductor device having identification number, manufacturing method thereof and electronic device
US20140166764A1 (en) Wireless communication device
US11630981B2 (en) Connection bridges for dual interface transponder chip modules
JP2007013120A (ja) 半導体装置
CN101523611A (zh) 半导体器件及其制造方法
KR100820544B1 (ko) Ｒｆｉｄ 태그 및 그 안테나
JPWO2010047214A1 (ja) 無線ｉｃデバイス
EP3041087A1 (en) Wireless communication device
TW201140461A (en) Rrid tag and method of manufacturing the same
KR101367129B1 (ko) 씬 필름 트랜지스터 및 그 제조 방법
KR20100009869A (ko) 씨모스 트랜지스터 및 그 제조 방법
US8440487B2 (en) Methods for manufacturing radio frequency (RF) powder
JP4515218B2 (ja) メモリカード
KR100793525B1 (ko) Ｒｆｉｄ 태그
JP4685587B2 (ja) 認識番号を有する半導体装置
CN112530928B (zh) 天线装置及其制造方法
CN112434771B (zh) 可挠式无线通信芯片及无线通信标签

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee