CN101523611A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101523611A
CN101523611A CNA2007800374845A CN200780037484A CN101523611A CN 101523611 A CN101523611 A CN 101523611A CN A2007800374845 A CNA2007800374845 A CN A2007800374845A CN 200780037484 A CN200780037484 A CN 200780037484A CN 101523611 A CN101523611 A CN 101523611A
Authority
CN
China
Prior art keywords
electrode
film
semiconductor device
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800374845A
Other languages
English (en)
Other versions
CN101523611B (zh
Inventor
德永肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201210109887.9A priority Critical patent/CN102646681B/zh
Publication of CN101523611A publication Critical patent/CN101523611A/zh
Application granted granted Critical
Publication of CN101523611B publication Critical patent/CN101523611B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

目的是提供一种安装有存储器的半导体器件，该存储器可在由无线信号生成的电流值和电压值的范围内被驱动。另一个目的是提供一写多读存储器，可在制造半导体器件之后的任意时间将数据写入该存储器。天线、反熔丝型ROM和驱动器电路形成于绝缘衬底上。在反熔丝型ROM中包括的一对电极中，该对电极中的另一个与驱动器电路中所包括的晶体管的源电极和漏电极也通过同一步骤和相同的材料形成。

Description

半导体器件及其制造方法
技术领域
本发明涉及具有包括薄膜晶体管(在下文中，称为TFT)的电路的半导体器件及其制造方法。例如，本发明涉及其中以液晶显示面板或包括有机发光元件的发光显示器件为代表的电光器件安装为组件的电子设备。
注意，本说明书中的半导体器件指的是可通过利用半导体特性运行的一般器件，且电光器件、半导体电路和电子设备都是半导体器件。
背景技术
已经常规地提出了各种类型的存储器。作为典型的存储器，可列举以下：包括电磁带或电磁盘的存储器、能够写和读的RAM、只用于读的ROM(只读存储器)等。
作为常规的ROM，可列举以下：在IC制造工艺中利用掩模存储信息的掩模ROM、在制造IC芯片之后通过以电流熔化熔丝元件来存储信息的熔丝型ROM、在制造IC芯片之后通过以电流短路绝缘体来存储信息的反熔丝型ROM等。
因为掩模ROM在IC制造工艺中利用掩模存储信息，所以必需制备对应于待写入信息的掩模，因此制造成本增加。此外，熔丝型ROM可能由于在熔丝元件熔化时生成的灰尘而导致故障。
此外，反熔丝型ROM比其它ROM更有优势，因为反熔丝型ROM在制造时不需要对应于待写信息的掩模且在信息被写入存储器时不产生灰尘。注意，熔丝型ROM和反熔丝型ROM与掩模ROM的不同之处在于可添加数据。此外，还可将熔丝型ROM和反熔丝型ROM称为写一次读多次存储器。作为形成于硅衬底上的反熔丝型ROM的示例，给出专利文献1(：日本公开专利申请No.H7-297293)中描述的技术。
图15示出专利文献1中公开的反熔丝型ROM的横截面图。在图15中，其上形成nMOS晶体管的硅衬底50、非晶硅膜53、钨膜54、钨膜54′和Al-Si-Cu布线55被形成。尽管附图标记51和52在专利文献1中没有被清楚地标出，但附图标记51可能是n+漏区，且附图标记52可能是通过CVD法形成的SiO2膜。专利文献1的特征在于形成层叠膜的钨膜54′、非晶硅膜53和钨膜54利用多腔室系统在不暴露于空气的情况下连续形成。
近年来，已经预期具有无线通信功能的半导体器件——尤其是无线芯片——具有很大的市场，因此吸引了注意力。这种无线芯片根据用途被称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签和RFID(射频识别)。
无线芯片包括接口、存储器、控制部分等。作为存储器，使用能够写入和读取的RAM以及只用于读取的ROM，且根据用途分别使用它们。具体地，对每个指定的应用分配存储区域，且为每个应用和每个目录管理访问权。为了管理访问权，无线芯片具有：比较和验证应用的专用码的验证单元，以及控制单元，该控制单元根据验证单元的比较和验证给予用户关于专用码相同的应用的访问权。这种无线芯片利用硅晶片形成，且诸如存储器电路和运算电路的集成电路被集成在半导体衬底上。
当将安装有无线芯片的卡(所谓的IC卡)与磁卡作比较时，IC卡的优点是具有大的存储容量、运算功能、高认证精度和大的伪造难度。因此，IC卡适于个人信息的管理。只用于读取的ROM通常用作安装到IC的存储器，从而使伪造不可能。
发明内容
与类似于微处理器或半导体存储器相似，常规的无线芯片利用昂贵的硅晶片制造。因此，降低无线芯片的单位成本存在不可避免的限制。具体地，无线芯片所需的存储区在硅芯片中占据大的面积，且必需在不改变存储容量的情况下降低由存储区所占据的面积，以降低芯片的单位成本。此外，尽管可预期通过减小硅芯片的尺寸来降低成本，但如果硅芯片的大小继续减小，则硅芯片的安装成本增加。为了将芯片销售到市场，降低芯片的单位成本很重要，这是商品生产中的优先考虑因素之一。
在无线芯片中，在硅芯片的端子与天线利用ACF等彼此连接的情形中，温度变高时的热膨胀率或温度变低时的热收缩率根据组件而不同，因此在不同的组件之间生成高的热应力。因为无线芯片被附连到制品，考虑到被暴露于各种环境，硅芯片的端子和天线的连接部分可能会由于热应力而断开。
此外，常规的无线芯片不适于附连到制品的曲面，即使它是较小的片，因为它将硅用于结构。在硅芯片被安装到由柔性材料形成的衬底的情形中，当衬底根据制品的曲面而弯曲时硅芯片与衬底的天线的连接部分可能被破坏。尽管有将硅晶片本身研磨和抛光成薄硅晶片的方法，但步骤数目由于该步骤而增加，因此这与降低制造成本相矛盾。即使无线芯片被减薄，在使用附连至制品的IC标签的情形中，当无线芯片被附连至薄衬底时(例如，膜带或小纸片)，由于在衬底的表面上产生凸起而导致外形损毁。此外，因为在衬底的表面上产生凸起，所以在对诸如小纸片之类的衬底执行印刷时，高清晰度印刷变得困难。此外，作为伪造对象的硅芯片所处位置可被强调。另外，当硅芯片被减薄时，硅芯片的机械强度降低，且当衬底弯曲时硅芯片将破碎。
在将反熔丝型ROM安装到无线芯片时，考虑两个工艺步骤。一个工艺步骤是在制造形成ROM的硅芯片之后写入信息，然后将硅芯片与为衬底提供的天线安装在一起，使得完成无线芯片。当采用这一工艺步骤时，需要用于在无线芯片的制造工艺期间写入信息的制造器件。每个硅芯片是微小的，且为向形成于各个硅芯片中的ROM写入不同信息而供应电流的制造器件需要精确定位对准等，因此是昂贵的。因此，制造成本由于该制造器件而增加。
另一个工艺步骤是在硅芯片安装到具有天线的衬底之后，无线信号被发射到在硅芯片中形成的ROM，并利用无线信号写入信息，使得完成无线芯片。与前面的工艺步骤相比，当采用这一工艺步骤时能够利用无线信号抑制制造成本的增加。
然而，在采用后一工艺步骤的情形中，利用由无线信号生成的电流将信息写入ROM，因此对ROM的写入电流值和写入电压值受到限制。
本发明的目的是提供一种安装有存储器的半导体器件，该存储器可在由无线信号生成的电流值和电压值的范围内被驱动。另一个目的是提供一写多读存储器，可在制造半导体器件之后的任意时间将数据写入该存储器。
另一个目的是提供一种适于附连到制品的弯曲表面的无线芯片。另一个目的是在不增加制造步骤数目的情况下降低芯片的制造成本和单位成本。
因为需要无线芯片在短时间段内与读取器进行数据通信，因此，另一个目的是提供一种进行快速读取并具有较少故障的无线芯片。另一个目的是通过降低用于存储器的数据读取的电能来降低功耗并实现整个无线芯片的低功耗。
已经发现反熔丝型ROM与驱动器电路形成在同一衬底上——较佳地是绝缘衬底，以实现上述目的中的至少一个。此外，根据本发明，反熔丝型ROM和驱动器电路在同一衬底上形成，使得可降低噪声或接触电阻，且可实现整个无线芯片的较低功耗。更佳地，天线、反熔丝型ROM和驱动器电路形成于绝缘衬底上。当天线、反熔丝型ROM和驱动器电路形成于同一衬底上时，基于来自接收无线信号的天线的信号来形成电源信号，且能够无损耗地高效使用电源信号。
反熔丝型ROM包括各自由不同材料形成的一对电极以及置于该对电极之间的硅膜。只要该对电极的材料是与硅反应以形成硅化物的材料，它们就是可接受的。对于该材料，可使用诸如钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂或铁等单质或其合金或化合物。
此外，反熔丝型ROM中所包括的该对电极之一与驱动器电路中所包括的晶体管的栅电极通过相同步骤和相同材料来形成，以实现工艺的简化。根据本发明，反熔丝型ROM和驱动器电路在同一衬底上形成，使得可降低噪声或接触电阻，且可实现整个无线芯片的较低功耗。因为需要在短时间段内与读取器的数据通信，利用具有晶体结构的半导体膜——即多晶硅膜——的TFT较佳地用作驱动器电路的晶体管。为了获取具有较佳电特性的TFT，晶体管的栅电极的材料较佳地是高熔点金属。在高熔点金属中，与硅反应以形成硅化物的钨膜是一种具有相当高功函的材料；因此，p沟道晶体管和n沟道晶体管两者的阈值电压低，且两种晶体管大致彼此对称。即，可以说，钨膜适用于包括CMOS电路的驱动器电路且还适用于反熔丝型ROM的一对电极之一。
此外，同样反熔丝型ROM中所包括的该对电极中的另一个与驱动器电路中所包括的晶体管的源电极和漏电极通过相同步骤和相同材料来形成，以实现工艺的简化。因为晶体管的源电极和漏电极形成于层间绝缘膜上以便与层间绝缘膜接触，所以它们较佳地由对于层间绝缘膜具有高粘性的材料形成。此外，比重小于或等于5的轻金属被用于晶体管的源电极和漏电极。因为诸如铝或钛之类的轻金属具有低电阻，所以它用作集成电路的布线材料。此外，使用钛膜是较佳的，因为能够提高与绝缘膜或其它金属膜的粘性。此外，钛膜具有比高熔点金属低的材料成本和电阻。即，可以说，钛膜适用于晶体管的源电极和漏电极且还适用于反熔丝型ROM的一对电极之一。
如上所述，区分作为反熔丝型ROM的一对电极的第一电极和第二电极的材料是有用的，以便尽可能地降低制造成本。
此外，反熔丝型ROM中所包括的该对电极中的另一个与用于将天线电连接到驱动器电路的连接电极通过相同步骤和相同材料来形成，以实现工艺的简化。反熔丝型ROM、驱动器电路和天线在同一衬底上形成，使得可降低噪声或接触电阻，且可实现整个无线芯片的较低功耗。
非晶硅膜、微晶硅膜或多结晶硅膜(也称为多晶硅膜)可用作反熔丝型ROM的硅膜。此外，可特意将氧或氮包含在用于反熔丝型ROM的硅膜中。所包含的氧或氮的量大于或等于SIMS检测下限，较佳的是大于或等于1×1015/cm3且小于1×1020/cm3。特意包含氧或氮使得在反熔丝型ROM的写入之前和之后之间的电阻差异能够增加。写入之前和之后之间的电阻差异增加，使得能够提供故障较少的无线芯片。
因此，可将锗添加到用于反熔丝型ROM的硅膜中。因为锗与另一金属元素的反应能比硅低，所以可降低反熔丝型ROM的写入电压值。或者，可使用锗膜或含硅的锗膜来代替用于反熔丝型ROM的硅膜。
包括本发明的反熔丝型ROM的衬底的总体结构与专利文献1中描述的反熔丝型ROM的结构极为不同。在专利文献1描述的反熔丝型ROM中，使用硅衬底——即阻断无线信号的导体；因此，反熔丝型ROM不适合用于无线通信。在专利文献1中没有关于无线通信的描述，然而，即使将天线设置用于专利文献1所描述的反熔丝型ROM，电波只能被发射到形成天线的表面或从该表面接收。此外，由于硅衬底中生成的感应电流而使噪声增大，因此，会显著降低通信灵敏性。本发明的反熔丝型ROM与专利文献1所描述的反熔丝型ROM的极大不同之处在于使用绝缘衬底。诸如玻璃衬底或塑料衬底之类的绝缘衬底不会阻断无线信号，因此电波可被发射到各个方向或从各个方向接收，而不是形成天线的表面。此外，关于本发明的反熔丝型ROM，衬底中没有生成感应电流，因此不增大噪声且能够实现较佳的通信灵敏性。
在专利文献1所描述的技术中，如图15所示，钨膜54、非晶硅膜53和钨膜54′在不暴露于空气的情况下通过CVD法连续形成。因此，反熔丝型ROM的步骤被简单地添加到nMOS的常规步骤，因此步骤的总数很大。与专利文献1所述的半导体器件不同，在本发明的半导体器件中，驱动器电路的TFT的栅电极与反熔丝型ROM的电极之一通过同一步骤形成以减少步骤的数目。注意，因为专利文献1的主要特征在于钨膜54、非晶硅膜53和钨膜54′在不暴露于空气的情况下连续形成，根本没有设想如本发明的制造工艺的通过同一步骤形成晶体管的栅电极和反熔丝型ROM的电极之一；因此，专利文献1的半导体器件的制造工艺与本发明的半导体的制造工艺极为不同。
此外，本发明的反熔丝型ROM可形成于诸如玻璃衬底或塑料衬底的绝缘衬底上，从该绝缘衬底剥离，并转移到小纸片或膜带。在将小纸片用作衬底如此形成的无线芯片中，与利用硅芯片形成的无线芯片相比较，在表面上很难生成凸起。因此，即使在对将小纸片用作衬底的无线芯片进一步进行印刷，高清晰度印刷也是可能的。此外，在常规的无线芯片中，在衬底根据制品的曲面而弯曲时，硅芯片与衬底的天线的连接部分可能被破坏。然而，在本发明的无线芯片中，因为天线、反熔丝型ROM和驱动器电路形成于同一衬底上，所以可实现柔性无线芯片。
本发明的半导体器件的驱动器电路包括用于反熔丝型ROM的写入电路、用于反熔丝型ROM的读取电路、诸如升压器电路之类的电压生成电路、时钟生成电路、定时控制电路、读出放大器、输出电路以及诸如缓冲器之类的信号处理电路中至少一个。此外，本发明的半导体器件的驱动器电路可具有诸如电源电压限制器电路或只用于处理代码的硬件之类的其它组件添加其中的结构。
安装于本发明的半导体器件的反熔丝型ROM可以是有源矩阵存储器件或无源矩阵存储器件。在任一情况下，与反熔丝型ROM在同一衬底上形成驱动器电路使得实现本发明的目的中的至少一个成为可能。在有源矩阵存储器件的情形中，开关元件被设置成用于一个反熔丝型ROM，且各自设置有开关元件的反熔丝型ROM排列成矩阵。在无源矩阵(简单矩阵)存储器件的情况下，采用这样的结构：平行排列成条形(带形)的多个位行和平行排列成条形的多个字行被设置成彼此成直角，且将材料层置于各个交叉部分之间。因此，所选位行(被加电压的位行)和所选字行的交叉点处的存储元件的写入处理被执行，或其读取处理被执行。
能够实现安装有能够在由无线信号生成的电流值和电压值的范围被驱动的存储器的半导体器件，并且还能够降低芯片的单位成本。此外，通过降低写入电压值，能够降低由升压器电路等用从天线获取的信号来形成的电压值，并且能够实现存储器的驱动器电路的平面面积的减少。因此，在将反熔丝型ROM安装到芯片的情形中，驱动器电路所占据的芯片面积可被减少。
附图简述
在附图中：
图1A和1B是本发明的工艺的横截面图；
图2是示出恰好在反熔丝型ROM的短路之前的电流值与开口的直径之间的关系的曲线图；
图3是示出短路电压和反熔丝型ROM的硅膜的厚度之间的关系的曲线图；
图4是示出反熔丝型ROM的电特性的曲线图；
图5是反熔丝型ROM的横截面照片；
图6A和6B分别是反熔丝型ROM的特写横截面照片及其图案示图；
图7A至7E是示出天线的俯视图；
图8A至8D是示出无线芯片的制造步骤的横截面图；
图9A至9C是示出无线芯片的制造步骤的横截面图；
图10A至10D是示出无线芯片的制造步骤的横截面图；
图11A至11C是示出无线芯片的制造步骤的横截面图；
图12是框图；
图13A至13F是示出电子设备的示例的示图；
图14是示出电子设备的示例的示图；以及
图15是示出常规示例的示图。
本发明的最佳实施方式
实施方式
在下文中将解释本发明的实施方式。然而，本领域中的技术人员容易理解本发明不限于以下的描述，且本发明的方式和细节可在不背离本发明的目的和范围的情况下以各种方式修改。因此，本发明不应被解释为限于实施方式的描述。注意，在下文解释的本发明的接收中，指示相同部分的附图标记在不同的附图中被共用。
将参照图1A和1B说明本发明的半导体器件的制造工艺。图1A中所示的横截面结构是半导体器件的制造工艺中的工艺图。
首先，剥离层102和绝缘层103形成于具有绝缘表面的衬底101上。可将石英衬底、玻璃衬底等用作具有绝缘表面的衬底101。具体地，每一边都大于1m的大面积玻璃衬底适用于大规模生产。厚度为50至200nm的钨膜用于剥离层102，且氧化硅膜用于绝缘层103。注意，剥离层102不限于钨膜，且可使用氮化钨膜、钼膜、非晶硅膜等。此外，绝缘层103不限于氧化硅膜，且可使用氧氮化硅膜或氧化硅和氧氮化硅的层叠膜。
接下来，在绝缘层103上形成多个半导体层。可通过已知方法形成多个半导体层。这里，使用具有晶体结构的半导体膜，它以这样的方式形成：通过已知方法(例如溅射法、LPCVD法或等离子体CVD法)形成非晶硅膜，然后通过已知的结晶化处理(例如，使用诸如镍的催化剂的激光结晶化法、热结晶化法或热结晶化法)使非晶硅膜结晶。多个半导体层用作稍后制造的薄膜晶体管的活性层。较佳的是将具有晶体结构的半导体膜用于薄膜晶体管的活性层，以便实现驱动器电路的高速驱动。实现驱动器电路的高速驱动，使得能够实现存储器的高速读取。
接下来，形成覆盖多个半导体层的栅绝缘膜104。栅绝缘膜104由含硅绝缘膜的单层或叠层形成。通过等离子体CVD法或溅射法形成厚度为1至200nm的栅绝缘膜104。或者，栅绝缘膜104可按这种方式形成：形成薄至10-50nm的具有单层结构或叠层结构的含硅绝缘膜，对该绝缘膜进行利用微波等离子体的表面氮化处理。
接下来，在同一步骤中形成第一栅电极105和第二栅电极106以及反熔丝型ROM的电极之一，即第一栅电极107，第一栅电极105和第二栅电极106上与半导体层重叠且栅绝缘膜104置于其间。第一栅电极105、第二栅电极106和第一电极107可按这种方式形成：通过溅射法形成由诸如钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂或铁等单质、其合金或其化合物形成的导电膜，并将其处理成期望形状。选择具有适于TFT的栅电极的特性和适于反熔丝型ROM的电极之一的特性的材料。在本实施方式中，使用钨膜。钨膜与硅反应以形成硅化物，从而适用于反熔丝型ROM的电极之一。此外，因为钨膜是具有相当高的功函的材料，所以p沟道晶体管和n沟道晶体管两者的阈值电压都低，且p沟道晶体管和n沟道晶体管大致彼此对称，因此钨膜是用于栅电极的较佳材料之一。
接下来，为了添加赋予n型导电性的杂质元素，执行以下步骤：形成覆盖将成为p沟道TFT的区域的第一抗蚀剂掩模，利用第一抗蚀剂掩模和第一栅电极105作为掩模进行掺杂。赋予n型导电性的杂质元素被添加到半导体膜，使得以自对准方式形成n型杂质区。这些n型杂质区用作n沟道TFT的源区108或漏区109。此外，与第一栅电极105重叠的半导体层的区域用作沟道形成区112。掺杂的步骤可通过离子掺杂或离子注入来执行。作为添加到半导体层的赋予n型导电性的杂质元素，通常使用磷(P)或砷(As)。
然后，在去除第一抗蚀剂掩模之后，为了将赋予p型导电性的杂质元素添加到半导体层，执行以下步骤：形成覆盖将成为n沟道TFT的区域的第二抗蚀剂掩模并利用第二抗蚀剂掩模和第二栅电极106作为掩模进行掺杂。赋予p型导电性的杂质元素(通常是硼)被添加到半导体膜，使得以自对准方式形成p型杂质区。这些p型杂质区用作p沟道TFT的源区111或漏区110。此外，与第二栅电极106重叠的半导体层的区域用作沟道形成区113。
之后，去除第二抗蚀剂掩模。通过上述步骤，在各个半导体层中形成了具有n型或p型导电性的杂质区。注意，尽管这里描述了在添加赋予p型导电性的杂质元素之前添加赋予n型导电性的杂质元素的示例，但对掺杂顺序没有特定限制。
此外，在这些掺杂步骤之前，称为侧壁的绝缘体可形成于栅电极的侧壁上，并可形成与沟道形成区相邻的LDD区。可利用新的抗蚀剂掩模形成LDD区，但是掩模的数量增加。以低浓度添加杂质元素的区域设置在沟道形成区与通过高浓度的杂质元素的添加形成的源区或漏区之间，且该区被称为LDD区。当设置LDD区时，可减小TFT的截止电流。
此外，如果需要，可将少量的杂质元素(硼或磷)添加到半导体层以便控制TFT的阈值。
接下来，通过已知技术执行添加到半导体层的杂质元素的激活或半导体层的氢化。杂质元素的激活或半导体层的氢化通过炉中的高温热处理或利用灯光或激光的热处理来执行；因此，能够承受处理温度的材料被用于激活步骤或氢化步骤之前形成的第一栅电极105、第二栅电极106和第一电极107。不必说，在此处用于第一栅电极105、第二栅电极106和第一电极107的钨膜是高熔点金属，并且是可充分承受杂质元素的激活或半导体层的氢化的材料。
接下来，形成覆盖第一栅电极105、第二栅电极106和第一电极107的层间绝缘膜114。层间绝缘膜114通过溅射法、LPCVD法、等离子体CVD法等由无机绝缘膜形成。诸如氧化硅膜、氮化硅膜或氧氮化硅膜之类的绝缘膜的单层或叠层用于无机绝缘膜。这种层间绝缘膜114还起绝缘相邻的存储元件的隔壁的作用。因为将电压施加到反熔丝型ROM以生成硅化物反应，所以存储元件周围的区域即时具有高温。因此，层间绝缘膜114较佳地由能够承受硅化物反应所生成的温度的无机绝缘材料形成。
或者，作为一层无机绝缘膜，可使用通过应用方法获取的具有高耐热性的硅氧烷树脂。注意，硅氧烷树脂对应于含有Si-O-Si键的树脂。硅氧烷具有包括硅(Si)和氧(O)的键的骨架结构。作为取代基，使用至少含氢(烷基或芳烃)的有机基。或者，可将氟代基用作取代基。再或者，可将至少含氢和氟代基的有机基用作取代基。
接下来，利用光掩模形成抗蚀剂掩模，且选择性地蚀刻层间绝缘膜114和栅绝缘膜104或层间绝缘膜114以形成开口。作为蚀刻，可执行湿法蚀刻或干法蚀刻，或者可执行其组合。然后，去除抗蚀剂掩模。此处形成三种开口：达到半导体层的开口、达到TFT的栅电极的开口以及达到第一电极107的开口。此外，提供达到第一电极107的两种开口：第一开口用于稍后层叠硅膜，而第二开口用于形成电连接到第一电极107的布线。
在该蚀刻步骤中形成的达到第一电极107的第一开口的底面直径为约1至6μm。然而，如图2的曲线所示，第一开口较佳地较小，因为电流消耗随着第一开口的直径的变大而增加。注意，尽管开口的尺寸由直径指示，但开口顶面的形状不限于圆形，且还可采用长椭圆形或矩形。在图2的曲线中，垂直轴指示恰好在熔丝型ROM的短路之前的电流值，且水平轴指示第一开口的直径。注意，图2的数据是从利用通过溅射法形成为反熔丝型ROM的硅膜的厚度为200nm的非晶硅膜的测量中获取的。此外，即使当通过等离子体CVD法形成的非晶硅膜用作反熔丝型ROM的硅膜时，开口的直径和恰好在短路前的电流值之间的关系显示出与采用通过溅射法形成的非晶硅膜时相类似的趋势。
此外，为了减少步骤的数目，达到半导体层的开口、达到TFT的栅电极的开口以及达到第一电极107的第一开口和第二开口可通过蚀刻条件的调节经由一次蚀刻形成。
在上面的步骤中，反熔丝型ROM的部分与TFT的制造步骤是通过同一步骤形成的；因此，步骤的数目不会增加。
接下来，将硅膜115形成为与达到第一电极107的第一开口重叠。可通过溅射法、LPCVD法、等离子体CVD法等利用非晶硅膜、微晶硅膜或多晶硅膜形成硅膜115。在这里，使用通过等离子体CVD法获得的非晶硅膜。
硅膜115的厚度是10至200nm。反熔丝型ROM的短路电压与硅膜115的厚度成比例。图3的曲线示出具有2μm的第一开口直径的反熔丝型ROM的短路电压与硅膜的厚度之间的关系。注意，通过溅射法形成的非晶硅膜用作从其获取图3曲线的数据的反熔丝型ROM的硅膜。根据图3，能够了解到，当形成具有低短路电压的反熔丝型ROM时，较佳的是减小硅膜115的厚度。可通过控制硅膜115的厚度来自由设置反熔丝型ROM的短路电压。此外，当通过等离子体CVD法形成的非晶硅膜用作反熔丝型ROM的硅膜时，短路电压与硅膜的厚度之间的关系显示出与采用通过溅射法形成的非晶硅膜时相类似的趋势。
此外，可特意将氧或氮包含在用于反熔丝型ROM的硅膜中。在上述的蚀刻步骤和形成硅膜的步骤之间，进行了对空气的暴露，使得这些步骤不是连续执行的。在硅膜115和第一电极107之间的界面处所包括的氮和氧比硅膜115的其它区域多。在反熔丝型ROM中，至少硅膜115和第一电极107不是连续层叠的。氧或氮被包含在硅膜115中，使得反熔丝型ROM的写入之前和之后之间的电阻差异能够增加。此外，当开口在形成后暴露于空气中时，薄的自然氧化物膜有时在暴露的钨膜表面上形成。此外，也通过自然氧化物在钨膜表面上的形成，自然氧化物膜可起缓冲层的作用，因此反熔丝型ROM可充分地起作用。
因为使该硅膜115图案化需要一个掩模，所以由于其膜形成步骤和图案化步骤而使步骤的数目增加。
注意，如果通过诸如喷墨法之类的微滴排放法利用其中由氢和硅形成的高阶硅烷化合物溶解在有机溶剂中的液体选择性地形成硅膜115，则可减少由于硅膜115的形成而增加的步骤数目。
接下来，利用含氢氟酸的蚀刻剂在与半导体层表面上的氧化物膜的去除同时清洗半导体层的暴露表面。注意，必须小心，使得硅膜115不被该清洗步骤所蚀刻或去除。
接下来，通过溅射法层叠金属膜。然后，利用光掩模形成抗蚀剂掩模，并选择性地蚀刻金属层叠膜，使得TFT的源电极116和118及漏电极117形成于驱动器电路部分140中；反熔丝型ROM的第二电极120和第三电极119形成于存储器部分130中；且连接电极121形成于天线部分150中。连接电极121电连接至天线和稍后形成的电源形成电路。
此外，第三电极119电连接至第一电极107，使得布线被引导；因此，实现功耗的降低。在有源矩阵存储器的情形中，第三电极119将开关元件电连接至第一电极107。在无源矩阵存储器的情形中，第一电极107可平行排列成条形(带形)，且第二电极120可平行排列成条形以便与第一电极107成直角。在无源矩阵存储器的情形中，第三电极119被设置在端部以用作引导电极。
注意，金属层叠膜在此处是厚度为50至200nm的钛膜、厚度为100至400nm的纯铝膜和厚度为50至200nm的钛膜的三层层叠结构。与硅膜115接触的至少一层金属层叠膜利用与硅反应以形成硅化物的材料形成。
此外，因为钛膜用于该金属层叠膜，所以与其它导电材料的接触电阻低，此外，因为使用纯铝膜且布线电阻值低，所以将金属层叠膜用于驱动器电路部分的引线、存储器部分的引线以及天线部分的连接部分是有效的。
如此，如图1A所示，在具有绝缘表面的衬底101上，设置剥离层102和绝缘层103，且在其上，反熔丝型ROM被设置在存储器部分130中，而包括n沟道TFT和p沟道TFT的CMOS电路被设置在驱动器电路部分140中。反熔丝型ROM的第二电极120与TFT的源电极116和118及漏电极117通过同一步骤形成，使得步骤的数目被减少。此外，天线部分的连接电极121与源电极116和118及漏电极117通过同一步骤形成，使得天线和电源形成电路之间的连接部分的接触电阻和噪声能够减小。
在此处，图4示出反熔丝型ROM的电特性的曲线图。在图4中，垂直轴指示电流且水平轴指示所施加的电压。通过等离子体CVD法形成的厚度为50nm的非晶硅膜用作被测量的反熔丝型ROM的硅膜。此外，图4示出具有2μm的第一开口直径的反熔丝型ROM的测量结果。对25个元件进行该测量，且恰好在短路之前的电流值在1至10μA的范围中。反熔丝型ROM的短路被确认在4至6V施加电压的范围中。根据图4的结果，能够了解到，该反熔丝型ROM是能够以低电流值和低电压写入的存储元件。
根据图4所示的反熔丝型ROM的电特性，可以说能够实现在由无线信号生成的电流值和电压值的范围内驱动的存储器。即，图4所示的反熔丝型ROM可降低写入数据的电能。此外，通过降低写入电压值，能够降低由升压器电路等用从天线获取的信号来形成的电压值，并且能够实现存储器的驱动器电路的平面面积的减少。因此，在将反熔丝型ROM安装到芯片的情形中，由驱动器电路所占据的芯片面积可被减少。此外，图4所示的反熔丝型ROM可降低读取数据的电能，使得存储器的功耗能够降低，且能够实现整个无线芯片的低功耗。
图5示出反熔丝型ROM形成于玻璃衬底上且施加电压以获取短路状态(上电极和下电极之间的导电状态)之后的状态的横截面照片。通过等离子体CVD法形成的厚度为50nm的非晶硅膜用作获取其照片的反熔丝型ROM的硅膜。图5示出硅膜和第一电极相互接触的整个区域上的硅化物反应。注意，硅化物反应不需要在反熔丝型ROM中硅膜与第一电极相互接触的整个区域上发生，而是只要部分区域通过硅化物反应导电即可接受。发明人已经确认了数个存储元件在硅膜与第一电极相互接触的区域的部分中导电。
图6A示出图5的横截面照片的左侧的放大图。图6B示出其示意图。根据通过EDX测量对图6B的横截面结构的各部分的成分检查，分别在第一电极207、硅膜215和第二电极220中检测到大量的钨、硅和钛。此外，从第一电极207和第二电极220两者发生硅化物反应。钛硅化物层201形成于与第二电极220接触的硅膜215的区域的整个表面上。与第一电极207接触的区域202是钛硅化物和钨硅化物混合的区域。区域202中包含的钛硅化物或钨硅化物部分地电连接到钛硅化物层201，使得生成短路状态(导电状态)。
然后，形成覆盖源电极116和118、漏电极117、第二电极120、第三电极119和连接电极121的绝缘膜122。该绝缘膜122可以是无机绝缘膜或无机绝缘膜和有机绝缘膜的层叠层。
接下来，形成抗蚀剂掩模，并选择性地蚀刻绝缘膜122，使得形成达到第三电极119的开口和达到连接电极121的开口。注意，为了确保与稍后形成的天线的电连接，达到连接电极121的开口的大小被形成得比较大，或设置多个开口。
然后，去除抗蚀剂掩模，且形成用于提高天线和第四电极123的粘性的金属层124。利用钛膜、铜膜、铝膜等通过同一步骤形成金属层124和第四电极123。金属层124和第四电极123通过溅射法或喷墨法形成。在采用溅射法的情形中，在形成金属层之后，形成抗蚀剂掩模，执行选择性蚀刻，并去除抗蚀剂掩模。
接下来，通过溅射法或印刷法形成天线125。在通过丝网印刷法或喷墨法形成天线125的情形中，其中颗粒直径为几nm至几十μm的导电微粒溶解或分散在有机树脂中的导电膏被选择性地印刷，然后进行烘焙以降低电阻。
作为导电微粒，可使用来自银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)等的一种或多种的金属微粒、卤化银的细粒、或分散纳米微粒。此外，作为导电膏中包含的有机树脂，可使用选自用作粘合剂、溶剂、分散剂和金属微粒的涂覆成分的有机树脂的有机树脂中的一种或多种。通常，可使用诸如环氧树脂或硅酮树脂之类的有机树脂。此外，当形成导电膜时，在涂覆导电膏之后较佳地执行烘焙。例如，在含银细粒作为其主要成分(颗粒大小大于或等于1nm且小于或等于100nm)用于导电膏的材料的情形中，可通过在150至300℃的温度烘焙膏以使其固化来获得导电膜。或者，可使用含焊料或无铅焊料的细粒作为其主要成分。在这种情形中，较佳地使用颗粒大小小于或等于20μm的细粒。焊料和无铅焊料具有低成本的优点。
在通过丝网印刷法形成天线125的情形中，当天线125和绝缘膜122的粘性低时提供金属层124作为基底膜是有效的。反熔丝型ROM、驱动器电路和天线形成于同一衬底上，使得可去除安装步骤。安装在此处意思是将设置有天线的衬底通过焊料电连接到驱动器电路、热压接合、引线接合、凸点接合等工作。例如，在硅芯片附连至设置于衬底的天线时进行安装。
对天线125的形状没有特别限制。作为施加到天线的信号的传输方法，可采用电磁耦合法、电磁感应法、微波法等。可由专业人员考虑应用来适当选择传输方法，且可根据传输方法设置具有最优长度和形状的天线。
例如，在采用电磁耦合法或电磁感应法(例如，13.56MHz频带)作为传输方法的情形中，利用通过电场密度的改变的电磁感应；因此，用作天线的导电膜被形成为圆形(诸如环形天线)或螺旋形(例如，螺旋天线)。
在采用微波法(例如，UHF频带(860至960MHz频带)、2.45GHz频带等)作为传输方法的情形中，用作天线的导电膜的长度或形状可考虑到用于信号传输的电波的波长来适当设置。用作天线的导电膜可形成为例如线性形状(例如，偶极天线)、平面形状(例如，贴片天线)等。用作天线的导电膜的形状不限于线性形状，且可考虑到电磁波的波长将用作天线的导电膜形成为曲线形状、曲流形状或其组合。
图7A至7E示出天线的形状。例如，如图7A所示，天线303A可设置在存储器部分和驱动器电路302A的周围。如图7B所示，薄天线303B可设置在存储器部分和驱动器电路302B周围，以便围绕存储器部分和驱动器电路302B。如图7C所示，相对于存储器部分和驱动器电路302C，天线可具有类似用于接收高频电磁波的天线303C的形状。如图7D所示，相对于存储器部分和驱动器电路302D，天线可具有类似180°全向的天线303D(能够接受任何方向上的信号)的形状。如图7E所示，相对于存储器部分和驱动器电路302E，天线可具有类似延伸得像杆一样长的天线303E的形状。天线125可与具有这些形状的天线组合使用。
天线所需的长度取决于用于接收的频率而不同。例如，在频率是2.45GHz的情形中，如果设置半波偶极天线，则天线可具有约60mm的长度(1/2波长)，且如果设置单极天线，则天线可具有约30mm的波长(1/4波长)。
接下来，在剥离层102的界面处或该层的内部进行剥离，且用第一板100a和第二板100b密封元件。对剥离方法没有具体限制。可使用诸如利用剥离层的钨膜的表面氧化膜的剥离方法(日本特开专利申请No.2004-214281中描述的技术)、其中剥离层被蚀刻的剥离方法或利用激光烧蚀的剥离方法等已知的剥离方法。此外，可通过利用诸如环氧树脂的接合层进行密封。另外，可改变剥离步骤和天线形成步骤的顺序；可在剥离后通过丝网印刷法形成天线。
塑料膜或纸用于第一板100a和第二板100b。或者，薄陶瓷可用于第一板100a和第二板100b，以便增加耐受电压，或可使用其中用树脂浸渍碳纤维或玻璃纤维形成的纤维的板，即所谓的预浸制品。如果将柔性材料用作第一板100a和第二板100b的材料，则可提供适合于附连到制品的曲面的无线芯片。
通过上述步骤，反熔丝型ROM和驱动器电路形成于同一衬底上。此外，反熔丝型ROM和驱动器电路可通过少量的步骤形成于同一衬底上。
将在以下的实施例中进一步详细说明包括上述结构的本发明。
[实施例1]
在该实施例中，以下将参照图8A至8D和图9A至9C说明包括有源矩阵反熔丝型ROM的无线芯片的制造方法。
首先，用作剥离层的金属层502形成于衬底501上。玻璃衬底用作衬底501。通过溅射法获得的厚度为30至200nm的钨膜、氮化钨膜或钼膜用于金属层502。
接下来，氧化金属层502的表面以形成金属氧化物层(未示出)。可通过用纯水或臭氧水氧化表面或用氧等离子体的氧化来形成金属氧化物层。或者，可通过在含氧的气氛中加热来形成金属氧化物层。又或者，可在稍后形成绝缘膜的步骤中形成金属氧化物层。在这种情形中，当通过等离子体CVD法形成氧化硅膜或氧氮化硅膜作为绝缘膜时，金属层502的表面被氧化，使得形成金属氧化物层。
接下来，第一绝缘膜503形成于金属氧化物层上。诸如氧化硅膜、氮化硅膜或氧氮化硅膜(SiOxNy)之类的绝缘膜用作第一绝缘膜503。作为典型示例，第一绝缘膜503由两层结构形成，且采用这样的结构：其中通过PCVD法利用SiH4、NH3和N2O作为反应气体形成的厚度为50至100nm的氮氧化硅膜与利用SiH4和N2O的厚度为100至150nm的氧氮化硅膜层叠。或者，作为第一绝缘膜503的一层，较佳地使用厚度小于或等于10nm的氮化硅膜(SiN膜)或厚度小于或等于10nm的氧氮化硅膜(SiNxOy膜(X>Y))。或者，可采用三层结构，其中顺序地层叠氮氧化硅膜、氧氮化硅膜和氮化硅膜。尽管此处描述了其中将第一绝缘膜503形成为基底绝缘膜的示例，但如果不需要则没有必要设置第一绝缘膜503。
接下来，在第一绝缘膜503上形成半导体层。半导体层如下形成：通过已知方法(溅射法、LPCVD法、等离子体CVD法等)形成具有非晶结构的半导体膜，然后通过已知的结晶化处理(激光结晶化、热结晶化、利用诸如镍的催化剂的热结晶化等)结晶化以获得结晶半导体膜，并在利用第一光掩模形成抗蚀剂掩模之后将结晶半导体膜图案化成期望形状。注意，如果使用等离子体CVD法，则可在不暴露于空气的情况下连续层叠具有非晶结构的第一绝缘膜和半导体膜。该半导体膜被形成为具有25至80nm的厚度(较佳的是30至70nm)。尽管对非晶半导体膜的材料没有限制，但硅或硅锗(SiGe)合金较佳地用于形成非晶半导体膜。
或者，对于具有非晶结构的半导体膜的结晶化处理，可使用连续波激光器。为了在非晶半导体膜的结晶化中获得大颗粒尺寸的晶体，较佳地使用能够连续波振荡的固体激光器来采用基波的二次至四次谐波。通常，可采用Nd：YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。当使用连续波激光器时，从输出功率为10W的连续波YVO4激光器发射的激光通过非线性光学元件转换成谐波。此外，存在将YVO4晶体和非线性光学元件放入振荡器并发射高次谐波的方法。然后，通过光学系统将激光较佳地形成在照射表面上的矩形或椭圆形形状并发射到半导体膜。此时，需要约0.01至100MW/cm2(较佳地，0.1至10MW/cm2)的能量密度。然后，以相对于激光约10至2000cm/s的速度移动半导体膜，以使其被照射。
然后，去除抗蚀剂掩模。然后，根据需要，用少量的杂质元素(硼或磷)掺杂半导体层，以便控制TFT的阈值。在此处，采用粒子掺杂法，其中乙硼烷(B2H6)不是通过质量分离而是通过等离子体激发。
接下来，利用含氢氟酸的蚀刻剂，与半导体层表面上的氧化物膜的去除同时清洗半导体层的表面。
然后，形成覆盖半导体层的第二绝缘膜。通过等离子体CVD法或溅射法形成厚度为1至200nm的第二绝缘膜。较佳的是将第二绝缘膜形成为薄至10至50nm以具有含硅绝缘膜的单层或层叠层结构，然后进行利用带有微波的等离子体的表面氮化处理。第二绝缘膜用作稍后形成的TFT的栅绝缘膜。
接下来，在第二绝缘膜上形成栅电极504至508及用作反熔丝型ROM的下电极的第一电极509。利用第二光掩模形成抗蚀剂掩模，然后通过溅射法获得的厚度为100至500nm的导电膜被图案化成期望形状，使得形成栅电极504至508及第一电极509。
只要栅电极504至508的材料与硅反应以形成硅化物，这种材料就可接受。栅电极504至508和第一电极509可由选自钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂和铁的元素、或合金材料或含该元素作为其主要成分的化合物材料的单层或其层叠层形成。注意，较佳地将高熔点金属用于TFT的栅电极；因此，使用钨或钼。在栅电极504至508和第一电极509由层叠层形成的情形中，如果用作上层的材料层由上述材料形成，则用作下层的材料层可以是用诸如磷之类的杂质元素掺杂的多晶硅层。
接下来，利用第三光掩模形成抗蚀剂掩模，以便覆盖将成为p沟道TFT的区域中的半导体层，并利用栅电极505至507作为掩模将杂质元素引入将成为n沟道TFT的区域中的半导体层，使得形成低浓度杂质区。作为杂质元素，可使用赋予n型导电性的杂质元素或赋予p型导电性的杂质元素。作为赋予n型导电性的杂质元素，可使用磷、砷等。在此处，将磷引入将成为n沟道TFT的区域中的半导体层，以使其以1×1015至1×1019/cm3的浓度被包含，从而形成n型杂质区。
接下来，去除抗蚀剂掩模。利用第四光掩模形成抗蚀剂掩模，以便覆盖将成为n沟道TFT的区域中的半导体层，并利用栅电极504、506和508作为掩模将杂质元素引入将成为p沟道TFT的区域中的半导体层，使得形成p型杂质区。作为赋予p型导电性的杂质元素，可使用硼、铝、镓等。在此处，将硼引入将成为p沟道TFT的区域中的半导体层，以使其以1×1019至1×1020/cm3的浓度被包含，从而形成p型杂质区。因此，在将成为p沟道TFT的区域中的半导体层中形成源或漏区514和515及沟道形成区516。
接下来，在栅电极504至508和第一电极509的两侧面上形成侧壁510和511。侧壁510的形成方法如下。首先，含有诸如硅、硅的氧化物或硅的氮化物等无机材料的膜或含有诸如有机树脂的有机材料的膜通过等离子体CVD法、溅射法等形成为具有单层或层叠层，以便覆盖第二绝缘膜、栅电极504至508和第一电极509；因此，形成第三绝缘膜。然后，通过各向异性蚀刻主要沿垂直方向选择性地蚀刻第三绝缘膜，以形成与栅电极504至508和第一电极509的侧面接触的绝缘膜(侧壁510)。注意，第二绝缘膜的部分被蚀刻，以便与侧壁510的形成同时地被去除。部分第二绝缘膜被去除，使得在栅电极504至508和侧壁510的每一个下形成剩余的栅绝缘层512。此外，部分第二绝缘膜被去除，使得在第一电极509和侧壁511下形成剩余的绝缘层513。
接下来，利用第五光掩模形成抗蚀剂掩模，以便覆盖将成为p沟道TFT的区域中的半导体层，并利用栅电极505和507及侧壁510作为掩模将杂质元素引入将成为n沟道TFT的区域中的半导体层，使得形成高浓度杂质区。在引入杂质元素之后去除抗蚀剂掩模。在此处，将磷(P)引入将成为n沟道TFT的区域中的半导体层，以使其以1×1019至1×1020/cm3的浓度被包含，从而形成n型高浓度杂质区。因此，在将成为n沟道TFT的区域中的半导体层中形成源或漏区517和518、LDD区519和520及沟道形成区521。在侧壁510之下形成LDD区519和520。
尽管描述了其中LDD区在n沟道TFT中所包括的半导体层中形成而LDD区未在p沟道TFT中所包括的半导体层中形成的结构，但本发明不限于此。LDD区可在n沟道TFT和p沟道TFT两者所包括的半导体层中形成。
接下来，通过溅射法、LPCVD法、等离子体CVD法等形成含氢的第四绝缘膜522，然后执行添加到半导体层的杂质元素的激活处理和氢化处理。炉中的热处理(300至500℃，1至12小时)或利用灯光源的快速热退火方法(RTA法)用于杂质元素的激活处理或氢化处理。通过PCVD法获得的氮氧化硅膜(SiNO膜)用于含氢的第四绝缘膜522。在此处，含氢的第四绝缘膜522的厚度是50至200nm。此外，在利用促进结晶化的金属元素——通常是镍——使半导体膜结晶的情形中，还可与激活同时执行减少沟道形成区中的镍的吸杂。注意，含氢的第四绝缘膜522是层间绝缘膜的第一层。
接下来，通过溅射法、LPCVD法、等离子体CVD法等形成用作层间绝缘膜的第二层的第五绝缘膜523。诸如氧化硅膜、氮化硅膜或氧氮化硅膜之类的绝缘膜的单层或叠层用于第五绝缘膜523。在此处，第五绝缘膜523的厚度是300至800nm。
接下来，利用第六光掩模在第五绝缘膜523上形成抗蚀剂掩模，并且选择性地蚀刻第四绝缘膜522和第五绝缘膜523，使得形成达到第一电极509的第一开口。在蚀刻之后去除抗蚀剂掩模。第一开口的直径较佳地约是1至6μm。在本实施例中，第一开口的直径是2μm。
通过上述步骤制造的半导体器件的横截面图对应于图8A。
接下来，通过溅射法、LPCVD法、等离子体CVD法等形成硅膜。非晶硅膜、微晶硅膜和多晶硅膜中的任一个用作硅膜，且硅膜的厚度是10至200nm。在本实施例中，通过等离子体CVD法形成厚度为100nm的非晶硅膜。然后，利用第七光掩模在非晶硅膜上形成抗蚀剂掩模，且选择性地蚀刻非晶硅膜，使得形成与第一开口重叠的硅层524。在蚀刻之后去除抗蚀剂掩模。
通过上述步骤制造的半导体器件的横截面图对应于图8B。
接下来，利用第八光掩模形成抗蚀剂掩模，并且选择性地蚀刻第四绝缘膜522和第五绝缘膜523，使得形成达到半导体层的开口、达到栅电极的开口以及达到第一电极509的第二开口。在蚀刻之后去除抗蚀剂掩模。
通过上述步骤制造的半导体器件的横截面图对应于图8C。
接下来，利用含氢氟酸的蚀刻剂去除半导体层的暴露面和第一电极109的暴露面上的氧化物膜，且同时，清洗半导体层的暴露面和第一电极109的暴露面。
接下来，通过溅射法形成导电膜。该导电膜由选自钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂、铁、铝和铜的元素、或合金材料或含该元素作为其主要成分的化合物材料的单层或其层叠层形成。注意，在层叠导电膜的情形中，与硅层524接触的至少一层利用与硅反应以形成硅化物且与用于形成用作存储器元件的下电极的第一电极509的材料(在该实施例中是钨)不同的材料形成。例如，采用钛膜、含少量硅的铝膜和钛膜的三层结构或钛膜、含镍和碳的铝合金和钛膜的三层结构。在该实施例中，采用厚度为100nm的钛膜、厚度为350nm的纯铝膜及厚度为100nm的钛膜的三层结构。
接下来，利用第九光掩模形成抗蚀剂掩模，且选择性地蚀刻导电膜，使得形成反熔丝型ROM的源或漏电极525至534、栅引线535至539、第二电极540和第三电极541以及天线部分的第四电极542。第二电极540与第一开口重叠以用作存储元件的上电极。此外，第三电极541与第二开口重叠以与第一电极509电连接。注意，尽管未在此处示出，但第四电极542电连接到天线部分和电源部分的TFT。在蚀刻之后去除抗蚀剂掩模。
通过上述步骤制造的半导体器件的横截面图对应于图8D。在该实施例中，逻辑电路部分601的TFT、存储器部分602的TFT和反熔丝型ROM 600、以及天线部分和电源部分603的TFT可利用第九光掩模在同一衬底上形成。
接下来，形成覆盖逻辑电路部分601的TFT、存储器部分602的TFT和反熔丝型ROM 600、以及天线部分和电源部分603的TFT的第六绝缘膜543。含氧化硅的绝缘膜或有机树脂膜用作第六绝缘膜543。含氧化硅的绝缘膜较佳地用于提高无线芯片的可靠性。或者，在通过丝网印刷法形成稍后形成的天线的情况下，较佳地使用通过涂覆法形成的有机树脂膜，因为第六绝缘膜543期望地具有平面化表面。可由专业人员适当选择用作第六绝缘膜543的膜。此外，在该实施例中，描述了其中稍后形成的天线与电源部分603中的驱动器电路重叠的示例，因此，第六绝缘膜543用作将驱动器电路与天线隔离的层间绝缘膜。在天线具有圆形(例如，环形天线)或螺旋形的情形中，天线的两端之一由下层布线引导，因此，较佳地是提供第六绝缘膜543。注意，在采用微波法且天线具有线性形状(例如，偶极天线)、平面形状(例如，贴片天线)等的情形中，稍后形成的天线可被安排成不与驱动器电路和存储器部分重叠；因此，不需要设置第六绝缘膜543。
接下来，利用第十光掩模形成抗蚀剂掩模，并且选择性地蚀刻第六绝缘膜543，使得形成达到第三电极541的第三开口和达到第四电极542的第四开口。在蚀刻之后去除抗蚀剂掩模。
通过上述步骤制造的半导体器件的横截面图对应于图9A。
接下来，在第六绝缘膜543上形成金属膜。由选自钛、镍和金的元素形成的单层或其叠层用作金属膜。然后，利用第十一光掩模形成抗蚀剂掩模，并且选择性地蚀刻金属膜，使得在第一电极509的引线部分604中形成引线544，并形成天线的基底膜545。注意，在此处，同样通过溅射法利用金属掩模而不使用抗蚀剂掩模选择性地形成引线544和基底膜545。当设置天线的基底膜545时，可确保与天线的大的接触面积。此外，当设置天线的基底膜545时，可实现与第六绝缘膜543的粘性的提高。不必说，天线的基底膜545由导电材料形成，由此用作部分天线。此外，引线544不必根据电路设计的布置图形成。
通过上述步骤制造的半导体器件的横截面图对应于图9B。
接下来，在天线的基底膜545上形成天线546。天线546可通过丝网印刷法形成，或天线546可按这种方式形成：通过溅射法形成由铝、银等形成的金属膜然后利用光掩模图案化。如果光掩模数目的减少是优先的，则天线546可通过丝网印刷法形成。丝网印刷法指的是这样一种方法：其中在以在由金属网孔或高聚物纤维网孔制成的基底上通过光敏树脂形成预定图案的这种方式形成的丝网板上设置的墨或膏利用称为塑料、金属或橡皮辊的橡胶刀，被转移到置于丝网板的相对侧的位置。丝网印刷法的优点在于以低成本实现在相当大的面积中形成图案。
通过上述步骤制造的半导体器件的横截面图对应于图9C。在该实施例中，逻辑电路部分601的TFT、存储器部分602的TFT和反熔丝型ROM 600、以及天线部分和电源部分603的TFT和天线可利用第十一光掩模在同一衬底上形成。
在通过溅射法利用金属掩模选择性地形成天线的引线544和基底膜545的情形中，可利用第十光掩模形成图9C所示的无线芯片。在采用微波法且天线具有线性形状、平面形状等的情形中，可省略第六绝缘膜543和天线的基底膜545的形成；因此可利用第九光掩模形成无线芯片。此外，如果仅利用p沟道TFT设计并制造驱动器电路，以便减少光掩模的数目，则两个光掩模变为是不必要的，且无线芯片可总共使用七个光掩模来形成。
此外，尽管在该实施例中描述了其中使用光掩模形成抗蚀剂掩模的示例，但对图案化技术没有特别限制。抗蚀剂掩模可按这种方式形成：抗蚀剂材料通过微滴排放法而不是使用光掩模来选择性地形成。
接下来，金属层502和衬底501被剥离以便去除。在金属氧化物内部，即在第一绝缘膜503和金属氧化物膜之间的界面处或在金属氧化物膜和金属层502的界面处，产生剥离，使得无线芯片可以相对较小的力从衬底501剥离。当金属层502和衬底501被去除时，可使用将接合到设置天线的一侧上的固定衬底。
接下来，通过切割机分割、切割其上形成了数不清的无线芯片的一个板，以便将其分成各个无线芯片。此外，如果采用其中各个无线芯片被拾起以便剥离的方法，则不需要该分割步骤。
接下来，无线芯片被固定到板状衬底。对于板状衬底，可使用塑料、纸、预浸制品、陶瓷板等。无线芯片可固定成置于两个板状衬底之间，或无线芯片可利用接合层固定到一个板状衬底。对于接合层，可使用诸如光固化粘合剂和反应固化粘合剂的各种可固化粘合剂、热固化粘合剂或紫外线固化粘合剂；或需氧粘合剂。或者，无线芯片可在造纸过程中间排列，从而设置在一片纸内部。
通过上述步骤制造的无线芯片，可实现可在无线芯片制造后的任意时间写入数据的一写多读存储器。例如，在固定到柔性板状衬底的无线芯片附连到具有曲面的制品之后，数据可被写入无线芯片中所包括的反熔丝型ROM中。
该实施例可与实施方式自由组合。
[实施例2]
在本实施例中，将在图10A至10D和图11A至11C中示出其中工艺与实施例1部分不同的示例。注意，与实施例1共同的部分由相同的附图标记指示，且为了简化起见省略相同的解释。
首先，根据实施例1获得与图8A相同的横截面结构。注意图10A与图8A相同。
接下来，通过溅射法、PLCVD法、等离子体CVD法等形成硅膜，且通过溅射法或等离子体CVD法在其上层叠金属膜。非晶硅膜、微晶硅膜和多晶硅膜中的任一个用作硅膜。硅膜的厚度是10至200nm。使用诸如钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂或铁等单质或其合金或化合物形成厚度为10至100nm的金属膜。注意，利用与用于形成用作存储器元件的下电极的第一电极509的材料不同的材料形成金属膜。在该实施例中，通过溅射法在不暴露于空气的情况下连续层叠厚度为50nm的非晶硅膜和厚度为100nm的氮化钛膜。即，在该实施例中，不连续层叠硅层和第一电极，而连续层叠硅层和第二电极。如此，在不暴露于空气的情况下形成硅层524和第二电极之间的界面对于作为存储器的写入和形成硅化物是重要的。此外，金属膜可以层叠层，例如，钛膜和氮化钛膜的层叠层。尽管在实施例中描述了暴露硅层524的步骤，但硅层524受到连续形成的金属膜的保护。具体地，在硅层524具有小于或等于50nm的厚度的情形中，能够防止由于稍后执行的利用氢氟酸等清洗引起的硅层524的厚度减少。
接下来，利用第七光掩模，在金属膜上形成抗蚀剂掩模，并选择性地蚀刻金属膜和非晶硅膜，使得形成与第一开口重叠的硅层524和第二电极701。在蚀刻之后去除抗蚀剂掩模。注意，在通过干法蚀刻选择性地去除金属膜以形成第二电极701的情形中，作为第二电极701的上层的氮化钛膜可防止在干法蚀刻期间对硅层524的等离子体损害。
通过上述步骤制造的半导体器件的横截面图对应于图10B。
接下来，利用第八光掩模形成抗蚀剂掩模，并且选择性地蚀刻第四绝缘膜522和第五绝缘膜523，使得形成达到半导体层的开口、达到栅电极的开口以及达到第一电极509的第二开口。然后，在蚀刻之后去除抗蚀剂掩模。
通过上述步骤制造的半导体器件的横截面图对应于图10C。
接下来，利用含氢氟酸的蚀刻剂去除半导体层的暴露面和第一电极的表面上暴露的氧化物膜，且同时，清洗半导体层的暴露面和第一电极的暴露面。注意，利用第二电极701覆盖硅层524的上表面。在该实施例中，第二电极701是钛膜和氮化钛膜的层叠层。钛膜与硅反应以比氮化钛膜更容易地形成硅化物。此外，氮化钛膜可防止在清洗半导体层的暴露表面和第一电极的暴露表面时钛膜被含氢氟酸的蚀刻剂蚀刻。
接下来，通过溅射法形成导电膜。该导电膜由选自钛、钨、钼、铝和铜的元素、或合金材料或含该元素作为其主要成分的化合物材料的单层或其层叠层形成。在该实施例中，采用厚度为100nm的钛膜、厚度为350nm的含微量硅的铝膜及厚度为100nm的钛膜的三层结构。
接下来，利用第九光掩模形成抗蚀剂掩模，且选择性地蚀刻导电膜，使得形成反熔丝型ROM的源或漏电极525至534、栅引线535至539、第三电极541和第五电极702以及天线部分的第四电极542。第五电极702与第二电极701重叠以降低导电电阻。此外，第三电极541与第二开口重叠以与第一电极509电连接。注意，尽管在此处未示出，但第四电极542电连接到天线部分和电源部分的TFT。在蚀刻之后去除抗蚀剂掩模。
通过上述步骤制造的半导体器件的横截面图对应于图10D。同样在该实施例中，逻辑电路部分601的TFT、存储器部分602的TFT和反熔丝型ROM 600、以及天线部分和电源部分603的TFT可利用第九光掩模在同一衬底上形成。
接下来，形成覆盖逻辑电路部分601的TFT、存储器部分602的TFT和反熔丝型ROM 600、以及天线部分和电源部分603的TFT的第六绝缘膜543。含氧化硅的绝缘膜或有机树脂膜用作第六绝缘膜543。含氧化硅的绝缘膜较佳地用于提高无线芯片的可靠性。或者，在通过丝网印刷法形成稍后形成的天线的情况下，较佳地使用通过涂覆法形成的有机树脂膜，因为第六绝缘膜543期望地具有平面化表面。可由专业人员适当选择用作第六绝缘膜543的膜。
接下来，利用第十光掩模形成抗蚀剂掩模，且选择性地蚀刻第六绝缘膜543，使得形成达到第四电极542的第四开口。在蚀刻之后去除抗蚀剂掩模。
通过上述步骤制造的半导体器件的横截面图对应于图11A。
接下来，通过溅射法利用金属掩模或微滴排放法在第六绝缘膜543上形成天线的基底膜545。天线的基底膜545由选自钛、镍和金的元素的单层或其层叠层形成。注意，基底膜545在此处可以这样的方式形成：利用光掩模形成抗蚀剂并选择性地蚀刻金属膜。
通过上述步骤制造的半导体器件的横截面图对应于图11B。
接下来，在基底膜545上形成天线546。天线546可通过丝网印刷法形成，或天线546可按这种方式形成：通过溅射法形成金属膜然后利用光掩模图案化。如果光掩模数目的减少是优先的，则天线546可通过丝网印刷法形成。
通过上述步骤制造的半导体器件的横截面图对应于图11C。在该实施例中，逻辑电路部分601的TFT、存储器部分602的TFT和反熔丝型ROM 600、以及天线部分和电源部分603的TFT和天线可利用第十光掩模在同一衬底上形成。
此外，如果仅利用p沟道TFT设计并制造驱动器电路，以便减少光掩模的数目，则两个光掩模变为不必要，且无线芯片可总共使用八个光掩模来形成。
此外，如实施例1地实施随后的步骤，使得能够完成无线芯片。
此外，尽管在该实施例中描述了其中使用光掩模形成抗蚀剂掩模的示例，但对图案化技术没有特别限制。抗蚀剂掩模可按这种方式形成：抗蚀剂材料通过微滴排放法而不是使用光掩模来选择性地形成。
该实施例可与实施方式或实施例1自由组合。
[实施例3]
将参考图12说明本实施例的半导体器件。如图12所示，本发明的半导体器件1520具有执行非接触数据通信的功能。半导体器件1520包括电源电路1511、时钟生成电路1512、数据解调/调制电路1513、控制其它电路的控制电路1514、接口电路1515、存储器电路1516、数据总线1517、天线1518、传感器1523a和传感器电路1523b。在图12中驱动器电路指的是电源电路151、时钟生成电路1512、数据解调/调制电路1513、控制其它电路的控制电路1514以及接口电路1515。
电源电路1511基于从天线1518输入的AC信号生成提供给半导体器件1520中的各电路的各种电源电压。时钟生成电路1512基于从天线1518输入的AC信号生成提供给半导体器件1520中的各电路的各种时钟信号。数据解调/调制电路1513具有解调/调制用读取器/写入器1519传送的数据的功能。控制电路1514具有控制存储器电路1516的功能。天线1518具有发射/接收电波的功能。读取器/写入器1519执行与半导体器件的通信、通信的控制及通信数据的处理的控制。注意，半导体器件的结构不限于上述结构。例如，半导体器件具有诸如电源电压的限制器电路或只用于处理代码的硬件之类的其它组件添加其中的结构。
存储器电路1516包括如实施方式1所述的存储器部分，即每一个中通过外部电作用产生硅化物反应的硅膜置于一对导电层之间的多个存储器元件。注意，存储器电路1516可仅包括其中硅膜置于一对导电层之间的存储元件，或包括具有其它结构的存储器电路。具有其它结构的存储器电路对应于例如选自DRAM、SRAM、FeRAM、掩模ROM、PROM、EPROM、EEPROM和闪存的一个或多个存储器。
传感器1523a包括诸如电阻元件、电容耦合元件、电感耦合元件、光电元件、光电转换元件、热电动势元件、晶体管、热敏电阻器和二极管等半导体元件。传感器电路1523b检测阻抗、电抗、电感、电压或电路的变化，并执行模拟/数字转换(A/D转换)，以将信号输出到控制电路1514。
该实施例可与实施方式、实施例1或实施例2自由组合。
[实施例4]
可根据本发明形成用作无线芯片的半导体器件。无线芯片可广泛地适用。例如，无线芯片可适用于票据、硬币、有价证券、不记名债券、认证证书(驾驶执照、居住证等，参见图13A)、记录介质(DVD软件、录相带等，参见图13B)、车辆(自行车等，参见图13D)、个人物品(包、眼镜等)、食品、植物、动物、衣服、商品、用于包装的标签、诸如电子设备的制品(参见图13E和13F)等。电子设备包括液晶显示器件、EL显示设备、电视设备(也简称为TV、TV接收机或电视接收机)、蜂窝电话等。
本发明的半导体器件1520通过附连到产品的表面或嵌入在产品内部而固定到产品。例如，如果产品是书，则半导体器件1520通过嵌入到纸内来固定到书，且如果产品是由有机树脂制作的包装，则半导体器件通过嵌入到有机树脂内来固定到包装。因为本发明的半导体器件1520可以是小型的、薄且重量轻的，所以即使在该器件固定到产品之后产品本身的设计质量也不会降级。当半导体器件1520被设置到票据、硬币、有价证券、不记名债券、认证证书等时，可提供证明功能且利用该证明功能可防止遗忘。此外，当本发明的半导体器件设置在用于包装的容器、记录介质中、个人物品、食品、衣服、商品、电子设备等中时，诸如监察系统之类的系统可更加有效。
接下来，参考附图说明安装了本发明的半导体器件的电子设备的方面。在此处作为示例示出的电子设备是蜂窝电话，其包括外壳2700和2706、面板2701、护盖2702、印刷电路板2703、操作按钮2704和电池2705(参见图14)。面板2701可分离地结合到护盖2702且护盖2702固定到印刷电路板2703。可根据结合面板2701的电子设备适当调整护盖2702的形状和大小。印刷电路板2703具有多个安装于此的封装的半导体器件。本发明的半导体器件可用作封装的半导体器件之一。安装到印刷电路板2703的多个半导体器件具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发射/接收电路等任何功能。
面板2701通过连接膜2708电连接到印刷电路板2703。面板2701、护盖2702和印刷电路板2703连同操作按钮2704和电池一起置于外壳2700和2706内。面板2701中的像素部分2706被设置成可从设置在外壳2700中的开口窗被观看。
如上所述，本发明的半导体器件具有小型、薄和重量轻的优点。这些优点允许电子设备的外壳2700和2706中有限空间的有效利用。
本发明的半导体器件包括具有简单结构的存储元件，其中通过外部电作用生成硅化物反应的硅膜置于一对导电层之间；因此，可提供使用半导体器件的非昂贵电子设备。此外，利用本发明的半导体器件可容易地实现高集成；因此可提供包括大容量存储电路的半导体器件的电子设备。
此外，通过外部电作用写入数据的本发明的半导体器件中包括的存储器件具有非易失性和能够增加数据的特性。根据上述特性，可防止通过重写的遗忘，且可另外写入新的数据。因此，可提供使用高功能和高增加值的半导体器件的电子设备。
注意，外壳2700和2706的形状是蜂窝电话的外形的示例，且本实施例的电子设备可变为根据其功能或应用的各种模式。
该实施例可与实施方式、实施例1、实施方式2或实施例3自由组合。
工业实用性
利用大面积玻璃衬底的制造使得一次提供大量无线芯片成为可能并使得无线芯片的单位成本便宜。此外，天线可与无线芯片形成于同一衬底上；因此，可去除安装步骤。本申请基于2006年10月4日提交到日本专利局的日本专利申请第2006-273394号，其整个内容通过引用结合于此。

Claims (33)

1.一种半导体器件，包括：
包括在具有绝缘表面的衬底上的多个薄膜晶体管和多个存储元件的驱动器电路，
其中所述存储器元件包括与硅反应以形成硅化物的第一电极，所述第一电极上的硅膜以及所述硅膜上的第二电极，所述第二电极与硅反应以形成硅化物，
其中所述薄膜晶体管的栅电极与所述存储元件的所述第一和第二电极之一由相同材料形成；以及
其中所述薄膜晶体管的源电极和漏电极中的至少一个与所述存储元件的所述第一和第二电极中的另一个由相同材料形成。
2.如权利要求1所述的半导体器件，其特征在于，所述第一电极含有选自包括钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂和铁的组中的元素。
3.如权利要求1所述的半导体器件，其特征在于，所述第二电极含有选自包括钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂和铁的组中的元素。
4.如权利要求1所述的半导体器件，其特征在于，所述具有绝缘表面的衬底是玻璃衬底、塑料膜和纸中的任一个。
5.如权利要求1所述的半导体器件，其特征在于，所述硅膜是非晶硅膜、微晶硅膜或多晶硅膜。
6.如权利要求1所述的半导体器件，其特征在于，锗被添加到硅膜中。
7.如权利要求1所述的半导体器件，其特征在于，所述第一电极和所述第二电极由不同材料形成。
8.一种半导体器件，包括：
包括在具有绝缘表面的衬底上的多个薄膜晶体管、多个存储元件和天线的驱动器电路，
其中所述存储器元件包括与硅反应以形成硅化物的第一电极，所述第一电极上的硅膜以及所述硅膜上的第二电极，所述第二电极与硅反应以形成硅化物，
其中所述薄膜晶体管的栅电极与所述存储元件的所述第一和第二电极之一由相同材料形成，
其中连接电极被设置在所述天线之下，且所述天线电连接到所述连接电极，
其中所述连接电极电连接到所述薄膜晶体管，以及
其中所述连接电极与所述薄膜晶体管的源电极和漏电极中及所述存储元件的所述第一和第二电极中的另一个由相同材料形成。
9.如权利要求8所述的半导体器件，其特征在于，所述第一电极含有选自包括钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂和铁的组中的元素。
10.如权利要求8所述的半导体器件，其特征在于，所述第二电极含有选自包括钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂和铁的组中的元素。
11.如权利要求8所述的半导体器件，其特征在于，所述具有绝缘表面的衬底是玻璃衬底、塑料膜和纸中的任一个。
12.如权利要求8所述的半导体器件，其特征在于，所述硅膜是非晶硅膜、微晶硅膜或多晶硅膜。
13.如权利要求8所述的半导体器件，其特征在于，将锗添加到硅膜。
14.如权利要求8所述的半导体器件，其特征在于，所述第一电极和所述第二电极由不同材料形成。
15.一种包括存储元件的半导体器件，所述半导体器件包括：
形成于衬底上的薄膜晶体管，所述薄膜晶体管包括：
形成于所述衬底上的半导体岛；
形成于所述衬底上的绝缘膜，一部分所述绝缘膜在所述半导体岛上形成栅绝缘层；以及
形成于所述半导体岛上的栅电极，且所述栅绝缘层置于其间；
形成于所述衬底上的第一电极；
形成于所述衬底上且至少覆盖薄膜晶体管和第一电极的层间绝缘膜，其中所述层间绝缘膜包括所述薄膜晶体管的源区和漏区之一上的第一开口和所述第一电极上的第二开口；
至少形成于所述第一电极上的第二开口中的半导体层；
形成于所述层间绝缘膜上且通过所述第一开口电连接到所述薄膜晶体管的源区和漏区之一的第二电极；以及
形成于所述层间绝缘膜上的第三电极，其中所述第三电极还在所述第二开口中形成，使得所述半导体层置于所述第一电极和第三电极之间。
其中所述存储器元件包括第一电极、第三电极和置于其间的半导体层，
其中所述第三电极包括与所述第二电极相同的材料，以及
其中所述第一电极包括与所述栅电极相同的材料。
16.如权利要求15所述的半导体器件，其特征在于，所述第一电极含有选自包括钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂和铁的组中的元素。
17.如权利要求15所述的半导体器件，其特征在于，所述第三电极含有选自包括钛、钨、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂和铁的组中的元素。
18.如权利要求15所述的半导体器件，其特征在于，
所述半导体层是硅膜，以及
其中所述硅膜是非晶硅膜、微晶硅膜或多晶硅膜。
19.如权利要求15所述的半导体器件，其特征在于，
所述半导体层是硅膜，以及
其中锗被添加到所述硅膜。
20.如权利要求15所述的半导体器件，其特征在于，所述第一电极和所述第二电极由不同材料形成。
21.如权利要求15所述的半导体器件，其特征在于，所述栅电极和所述第一电极通过图案化同一导电层来形成。
22.如权利要求15所述的半导体器件，其特征在于，所述第二电极和所述第三电极通过图案化同一导电层来形成。
23.如权利要求15所述的半导体器件，其特征在于，还包括：
形成于所述层间绝缘膜上的第四电极；以及
电连接到所述第四电极的天线。
24.如权利要求15所述的半导体器件，其特征在于，还包括含有多个薄膜晶体管的驱动器电路。
25.如权利要求15所述的半导体器件，其特征在于，
所述半导体层是硅膜，
其中所述第一电极与所述硅膜反应以形成硅化物，以及
其中所述第三电极与所述硅膜反应以形成硅化物。
26.一种半导体器件的制造方法，所述半导体器件包括在同一衬底上含有多个薄膜晶体管和多个存储器元件的驱动器电路，所述方法包括以下步骤：
在具有绝缘表面的衬底上形成第一半导体层；
在所述第一半导体层上形成第一绝缘膜；
在所述第一绝缘膜上形成与所述第一半导体层重叠的第一电极，并在所述第一绝缘膜上形成第二电极；
形成覆盖所述第一电极和所述第二电极的第二绝缘膜；
蚀刻所述第二绝缘膜以形成达到所述第二电极的第一开口；
形成覆盖所述第一开口的第二半导体层；
蚀刻所述第二绝缘膜以形成达到所述第一半导体层的第二开口；以及
在所述第二绝缘膜上形成与所述第一开口重叠的第三电极以及与所述第二开口重叠的第四电极。
27.如权利要求26所述的半导体器件的制造方法，其特征在于，第五电极与所述第一电极和所述第二电极的每一个通过同一步骤形成于所述第一绝缘膜上，且电连接到所述第五电极的天线形成于所述第五电极上。
28.如权利要求26所述的半导体器件的制造方法，其特征在于，所述存储器元件包括第二电极、第二半导体层和第三电极。
29.如权利要求26所述的半导体器件的制造方法，其特征在于，所述薄膜晶体管包括第一半导体层、第一电极和第四电极。
30.如权利要求26所述的半导体器件的制造方法，其特征在于，所述第一电极是所述薄膜晶体管的栅电极，所述第一绝缘膜是栅绝缘膜，且所述第四电极是源电极或漏电极。
31.如权利要求26所述的半导体器件的制造方法，其特征在于，所述第一半导体层是多晶硅膜。
32.如权利要求26所述的半导体器件的制造方法，其特征在于，所述第二半导体层是非晶硅膜、微晶硅膜或多晶硅膜。
33.如权利要求26所述的半导体器件的制造方法，其特征在于，所述具有绝缘表面的衬底是玻璃衬底、塑料膜和纸中的任一个。
CN2007800374845A 2006-10-04 2007-09-26 半导体器件及其制造方法 Expired - Fee Related CN101523611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210109887.9A CN102646681B (zh) 2006-10-04 2007-09-26 半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006273394 2006-10-04
JP273394/2006 2006-10-04
PCT/JP2007/069329 WO2008041716A1 (en) 2006-10-04 2007-09-26 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210109887.9A Division CN102646681B (zh) 2006-10-04 2007-09-26 半导体器件

Publications (2)

Publication Number Publication Date
CN101523611A true CN101523611A (zh) 2009-09-02
CN101523611B CN101523611B (zh) 2012-07-04

Family

ID=39268570

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800374845A Expired - Fee Related CN101523611B (zh) 2006-10-04 2007-09-26 半导体器件及其制造方法
CN201210109887.9A Expired - Fee Related CN102646681B (zh) 2006-10-04 2007-09-26 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210109887.9A Expired - Fee Related CN102646681B (zh) 2006-10-04 2007-09-26 半导体器件

Country Status (7)

Country Link
US (2) US7714408B2 (zh)
EP (1) EP2067173A4 (zh)
KR (2) KR101337319B1 (zh)
CN (2) CN101523611B (zh)
SG (1) SG175569A1 (zh)
TW (2) TWI422037B (zh)
WO (1) WO2008041716A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566069A (zh) * 2012-03-05 2012-07-11 歌尔声学股份有限公司 一种蓝牙3d眼镜
CN103985694A (zh) * 2014-03-06 2014-08-13 矽力杰半导体技术(杭州)有限公司 集成电路组件及其封装组件
CN108447848A (zh) * 2017-01-26 2018-08-24 电子科技大学 反熔丝器件的制备方法
CN109920805A (zh) * 2018-09-21 2019-06-21 友达光电股份有限公司 电子装置及其制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7905397B2 (en) * 2005-06-01 2011-03-15 Semiconductor Energy Laboratory Co., Ltd. Data management method and data management system
CN101529591B (zh) * 2006-10-24 2012-06-27 株式会社半导体能源研究所 包含存储器件的半导体器件及其驱动方法
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5371400B2 (ja) * 2007-12-14 2013-12-18 株式会社半導体エネルギー研究所 メモリ及び半導体装置
US7872934B2 (en) * 2007-12-14 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for writing data into memory
US8044499B2 (en) 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
US8563397B2 (en) 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220110330A (ko) 2008-09-19 2022-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102160178B (zh) 2008-09-19 2013-06-19 株式会社半导体能源研究所 半导体器件
WO2010038601A1 (en) * 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5583951B2 (ja) 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
TWI382530B (zh) * 2009-04-03 2013-01-11 Acer Inc A method and device for utilizing thin film transistor as nonvolatile memory
JP2010267368A (ja) 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2011004874A1 (ja) * 2009-07-09 2011-01-13 株式会社村田製作所 アンチヒューズ素子
JP5641840B2 (ja) * 2009-10-01 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
JP5719560B2 (ja) 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
WO2011059186A2 (ko) * 2009-11-10 2011-05-19 동국대학교 산학협력단 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법
WO2011125455A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
KR101039819B1 (ko) * 2011-01-10 2011-06-09 동국대학교 산학협력단 평면 어레이 안테나 및 이의 제조 방법
JP5986591B2 (ja) * 2011-03-04 2016-09-06 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ コンタクト洗浄のための方法
WO2012121265A1 (en) 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
US8816753B2 (en) 2011-03-28 2014-08-26 System General Corp. Trim circuit for power supply controller
CN102738229B (zh) * 2011-03-31 2015-01-28 无锡维赛半导体有限公司 功率晶体管结构及其制作方法
US20150194433A1 (en) * 2014-01-08 2015-07-09 Broadcom Corporation Gate substantial contact based one-time programmable device
KR101666550B1 (ko) * 2014-05-14 2016-10-14 동아대학교 산학협력단 표면고정에너지 제어가 가능한 액정표시장치 및 그 제조 방법 그리고 이를 위한 제조 장치
TWI759751B (zh) * 2020-05-29 2022-04-01 逢甲大學 短通道複晶矽薄膜電晶體及其方法
WO2023287955A1 (en) * 2021-07-15 2023-01-19 Microchip Technology Incorporated Anti-fuse device with a cup-shaped insulator

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644198A (en) 1979-09-14 1981-04-23 Fujitsu Ltd Semiconductor memory device
US5206665A (en) * 1989-08-10 1993-04-27 Canon Kabushiki Kaisha Recording medium, method for preparing the same, recording and reproducing device, and recording, reproducing and erasing method by use of such recording medium
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
JP2913768B2 (ja) 1990-05-23 1999-06-28 日本電気株式会社 半導体装置
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
JPH04373147A (ja) 1991-06-21 1992-12-25 Nippon Steel Corp 半導体装置のヒューズ構造
JP2794348B2 (ja) * 1991-06-21 1998-09-03 キヤノン株式会社 記録媒体、その製造方法、情報処理装置
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
JP3501416B2 (ja) * 1994-04-28 2004-03-02 忠弘 大見 半導体装置
GB9416899D0 (en) 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
JP3226726B2 (ja) * 1994-09-06 2001-11-05 株式会社東芝 アンチフューズ素子及びその製造方法
JPH08316324A (ja) * 1995-05-16 1996-11-29 Kawasaki Steel Corp 半導体集積回路装置の製造方法
JP3999824B2 (ja) * 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
JP3240620B2 (ja) * 1995-09-27 2001-12-17 セイコーエプソン株式会社 表示装置、電子機器及び表示装置の製造方法
JP2751895B2 (ja) 1995-10-31 1998-05-18 日本電気株式会社 半導体装置の製造方法
EP0821826B1 (en) * 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
US6069064A (en) * 1996-08-26 2000-05-30 Micron Technology, Inc. Method for forming a junctionless antifuse
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6288437B1 (en) * 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
DE10045192A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US6498056B1 (en) * 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6465282B1 (en) * 2001-09-28 2002-10-15 Infineon Technologies Ag Method of forming a self-aligned antifuse link
US7196422B2 (en) * 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
JP2003243631A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
JP3940014B2 (ja) * 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US6750530B1 (en) * 2003-06-03 2004-06-15 International Business Machines Corporation Semiconductor antifuse with heating element
US20050006640A1 (en) * 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
CN2741188Y (zh) * 2003-07-22 2005-11-16 台湾积体电路制造股份有限公司 反熔丝型存储器组件的结构
JP4836466B2 (ja) * 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
US7699232B2 (en) * 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7630233B2 (en) 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP4671765B2 (ja) * 2004-06-03 2011-04-20 株式会社半導体エネルギー研究所 記憶装置及びその作製方法
WO2005119779A1 (en) 2004-06-03 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
JP4912641B2 (ja) 2004-08-23 2012-04-11 株式会社半導体エネルギー研究所 無線チップの作製方法
CN101694700A (zh) * 2004-09-10 2010-04-14 株式会社半导体能源研究所 半导体装置
JP4836523B2 (ja) * 2004-09-10 2011-12-14 株式会社半導体エネルギー研究所 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券類、パスポート、電子機器、バッグ及び衣類
US7795617B2 (en) * 2004-10-29 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, paper money, valuable securities, passport, electronic device, bag, and clothes
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
TWI395321B (zh) * 2005-03-31 2013-05-01 Semiconductor Energy Lab 半導體裝置及其驅動方法
US7791066B2 (en) * 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566069A (zh) * 2012-03-05 2012-07-11 歌尔声学股份有限公司 一种蓝牙3d眼镜
CN103985694A (zh) * 2014-03-06 2014-08-13 矽力杰半导体技术(杭州)有限公司 集成电路组件及其封装组件
CN103985694B (zh) * 2014-03-06 2016-11-02 矽力杰半导体技术(杭州)有限公司 集成电路组件及其封装组件
CN108447848A (zh) * 2017-01-26 2018-08-24 电子科技大学 反熔丝器件的制备方法
CN109920805A (zh) * 2018-09-21 2019-06-21 友达光电股份有限公司 电子装置及其制造方法
CN109920805B (zh) * 2018-09-21 2021-02-09 友达光电股份有限公司 电子装置及其制造方法
CN112951843A (zh) * 2018-09-21 2021-06-11 友达光电股份有限公司 电子装置及其制造方法

Also Published As

Publication number Publication date
US8330249B2 (en) 2012-12-11
KR20120102819A (ko) 2012-09-18
CN102646681A (zh) 2012-08-22
CN101523611B (zh) 2012-07-04
TWI422037B (zh) 2014-01-01
US20100193789A1 (en) 2010-08-05
CN102646681B (zh) 2015-08-05
KR101337319B1 (ko) 2013-12-06
KR101406770B1 (ko) 2014-06-12
EP2067173A4 (en) 2015-03-18
WO2008041716A1 (en) 2008-04-10
US20080083954A1 (en) 2008-04-10
SG175569A1 (en) 2011-11-28
KR20090083362A (ko) 2009-08-03
TW201101498A (en) 2011-01-01
EP2067173A1 (en) 2009-06-10
TWI400808B (zh) 2013-07-01
US7714408B2 (en) 2010-05-11
TW200828595A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
CN101523611B (zh) 半导体器件及其制造方法
CN101529591B (zh) 包含存储器件的半导体器件及其驱动方法
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
JP4494003B2 (ja) 半導体装置
CN1925109B (zh) 半导体器件的制造方法
TWI496273B (zh) 半導體裝置
CN101111938B (zh) 半导体器件和制造它的方法
KR20080044763A (ko) 반도체 장치 및 반도체 장치의 제조방법
JP5296360B2 (ja) 半導体装置およびその作製方法
JP2010267368A (ja) 半導体記憶装置
CN101194276A (zh) 半导体器件
JP5214213B2 (ja) 記憶装置の駆動方法
JP2010079984A (ja) 半導体記憶装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20200926

CF01 Termination of patent right due to non-payment of annual fee