CN101529591B - 包含存储器件的半导体器件及其驱动方法 - Google Patents

包含存储器件的半导体器件及其驱动方法 Download PDF

Info

Publication number
CN101529591B
CN101529591B CN2007800395057A CN200780039505A CN101529591B CN 101529591 B CN101529591 B CN 101529591B CN 2007800395057 A CN2007800395057 A CN 2007800395057A CN 200780039505 A CN200780039505 A CN 200780039505A CN 101529591 B CN101529591 B CN 101529591B
Authority
CN
China
Prior art keywords
conductive layer
electrode
transistor
voltage
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800395057A
Other languages
English (en)
Other versions
CN101529591A (zh
Inventor
德永肇
斋藤利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101529591A publication Critical patent/CN101529591A/zh
Application granted granted Critical
Publication of CN101529591B publication Critical patent/CN101529591B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本发明提供一种对于写入和读出可利用相同的电压值对存储元件进行操作的存储器件的结构。本发明涉及一种存储器件，其包括存储元件和将施加到存储元件的用于写入(或读出)的电压的极性改变成与用于读出(或写入)的电压的极性不同极性的电路。存储元件包括第一导电层、形成于第一导电层之上的硅膜、以及形成于硅膜之上的第二导电层。存储元件的第一导电层与第二导电层是使用不同的材料形成的。

Description

包含存储器件的半导体器件及其驱动方法
技术领域
本发明涉及包含存储器件的半导体器件及其驱动方法，该存储器件利用了硅化反应。
背景技术
在使用了很多电子器具的现代社会中，产生并使用各种数据；因此，需要存储器件来储存数据。目前制造和使用的各种存储器件有着不同的优缺点，并根据所要存储和使用的数据来适当地使用。
例如，易失性存储器包括DRAM和SRAM，其在掉电时会丢失其存储内容。因为在掉电时会丢失存储内容，所以易失性存储器的应用受到很大限制；然而，利用其访问时间短的优点，易失性存储器的每种都被用作计算机的主存储器件或者高速缓存。因为DRAM的存储单元小，所以可容易地制造大容量的DRAM。然而，其控制方式复杂并且功耗大。SRAM包括由CMOS构成的存储单元并且可被容易地制造和控制；然而，由于一个存储单元需要六个晶体管，所以难以得到大容量的SRAM。
非易失性存储器即使在掉电之后也保持其存储内容，包括：可重写存储器，数据可以向其中重写很多次；一次写入存储器，用户只可向其中写入数据一次；掩模ROM，数据内容在存储器的制造过程中被确定并不可被重写；等等。作为可重写存储器，有EPROM、闪存、铁电存储器等。EPROM允许容易地写入数据并且每比特的单位成本相对较低；然而，需要专门用于写入和擦除的编程器和擦除器。闪存和铁电存储器可以在所用的基板上被重写，其访问时间短、且功耗低；然而，需要用于制造浮栅和铁电层的工艺步骤。因而，每比特的单位成本高。
一次写入存储器的每种包括熔丝、反熔丝、交叉点二极管、OLED(有机发光二极管)、双稳态液晶元件、以及状态受热或光改变的其它器件。近些年来，还开发了使用硅化反应的存储元件(例如，参考文献1：日本专利第3501416号)。参考文献1中所述的存储器包括由使用导电膜作为阴极和阳极以及在阴极和阳极之间设置的非晶硅膜所形成的多个存储元件。
作为将数据写入存储器的方法，提出了施加电作用(electricalaction)的方法。在通过电作用写入数据的情况下，制造在一对电极之间施加高电压以使得其中的非晶硅膜硅化的元件和不在一对电极之间施加使得其中的非晶硅膜硅化的高电压的元件，于是数据被写入到存储器中。然后，对于读出，向存储元件施加电压并读出存储元件之间的电阻差，据此，能够使得数据“0”和数据“1”相互区别开。
然而，在通过电作用写入数据的存储器中，在存储器中既有硅膜被硅化的存储元件，也有硅膜未被硅化的存储元件。于是，当在读出时施加与写入期间所施加的电压相同的电压时，存储元件的未被硅化的硅膜也被硅化了；因此，必须改变读出时用于存储元件的电压值使之有别于写入时的电压值。例如，如果写入电压是X[V]，那么读出时，需要施加低于X的电压以防止其中未被执行写入的存储元件的硅膜因硅化反应而被改变。通常，作为存储器的外部电源，使用输出用于读出被写入存储元件的数据的电压值的外部电源。于是，为了将数据写入存储元件，使用升压电路来升高外部电源电压来获得写入所需的电压。
用于改变电压值的通用电路——例如升压电路——的体积大。因此，难以使其中需要用于改变电压值的电路的存储器小型化。
发明内容
本发明提供一种存储器件的结构及其驱动方法，所述存储器件可以在读写操作时使用相同电压来操作利用了硅化反应的存储元件。
本发明的存储器件的一种包括存储元件，该存储元件具有：第一导电层；形成于第一导电层之上的含硅膜，以及形成于含硅膜之上的第二导电层，其中第二导电层包括与第一导电层的材料不同的材料。第一导电层和第二导电层至少其中之一是使用能够与含硅膜发生硅化反应的材料来形成的。本发明的存储器件的另一种包括存储元件、以及改变在读操作和写操作时施加于存储元件的电压的电路。当数据被写入存储元件时，高电平的电压值被施加到第一导电层而低电平的电压值被施加到第二导电层；而当写入存储元件的数据被读出时，高电平的电压值被施加到第二导电层而低电平的电压值被施加到第一导电层。这样，可以驱动存储器件。
本发明的存储器件包括：存储元件，该存储元件具有第一导电层、形成于第一导电层之上的含硅膜、以及形成于含硅膜之上的第二导电层，其中第二导电层包括与第一导电层的材料不同的材料；第一晶体管，具有被电连接到第一导电层的一个电极；以及第二晶体管，具有被电连接到第一导电层的一个电极。
本发明的存储器件包括：存储元件，该存储元件具有第一导电层、形成于第一导电层之上的含硅膜、以及形成于含硅膜之上的第二导电层，其中第二导电层包括与第一导电层的材料不同的材料；第一晶体管，具有被电连接到第一导电层的一个电极；以及第二晶体管，具有被电连接到第一导电层的一个电极、被接地的另一个电极、和被连接到第二导电层的栅电极。
本发明的存储器件包括：存储元件，该存储元件具有第一导电层、形成于第一导电层之上的含硅膜、以及形成于含硅膜之上的第二导电层，其中第二导电层包括与第一导电层的材料不同的材料；第一晶体管，具有被电连接到第一导电层的一个电极；第二晶体管，具有被电连接到第一导电层的一个电极；以及第三晶体管，具有被连接到第二晶体管的栅电极的一个电极。
本发明的存储器件包括：存储元件，该存储元件具有第一导电层、形成于第一导电层之上的含硅膜、以及形成于含硅膜之上的第二导电层，其中第二导电层包括与第一导电层的材料不同的材料；第一晶体管，具有被电连接到第一导电层的一个电极；第二晶体管，具有被电连接到第一导电层的的一个电极和被接地的另一个电极；以及第三晶体管，具有被电连接到第二导电层的一个电极、被连接到第二晶体管的栅电极的另一个电极、和被连接到第一晶体管的栅电极的栅电极。
驱动本发明的具有包括第一导电层、形成于第一导电层之上的含硅膜、以及形成于含硅膜之上的第二导电层的、且第二导电层包括与第一导电层的材料不同的材料的存储元件、其一个电极被电连接到第一导电层的第一晶体管、以及其一个电极被电连接到第一导电层、另一个电极被接地、栅电极被连接到第二导电层的第二晶体管的存储器件的方法包括以下步骤：当将数据写入存储元件时，向第一晶体管的栅电极施加高电平的电压值以开启第一晶体管，向第二晶体管的栅电极施加低电平的电压值以关断第二晶体管，向第一晶体管的另一个电极施加高电平的电压值，向第一导电层施加高电平的电压值，并向第二导电层施加低电平的电压值；以及当读出存储元件中所写入的数据时，向第一晶体管的栅电极施加高电平的电压值以开启第一晶体管，向第二晶体管的栅电极施加高电平的电压值以开启第二晶体管，并从第一晶体管的另一个电极读出第一导电层的电势，据此可以驱动存储器件。
驱动本发明的具有包括第一导电层、形成于第一导电层之上的含硅膜、以及形成于含硅膜之上的第二导电层的、且第二导电层包括与第一导电层的材料不同的材料的存储元件、具有被电连接到第一导电层的一个电极的第一晶体管、具有被电连接到第一导电层的一个电极、被接地的另一个电极的第二晶体管、以及具有被电连接到第二导电层的一个电极、被连接到第二晶体管的栅电极的另一个电极、和被连接到第一晶体管的栅电极的栅电极的第三晶体管的存储器件的方法，包括以下步骤：当将数据写入存储元件时，向第一晶体管的栅电极施加高电平的电压值以开启第一晶体管，向第二晶体管的栅电极施加低电平的电压值以关断第二晶体管，向第三晶体管的栅电极施加高电平的电压值以开启第三晶体管，向第一导电层施加高电平的电压值，并向第二导电层施加低电平的电压值；以及当读出存储元件中所写入的数据时，向第一晶体管的栅电极施加高电平的电压值以开启第一晶体管，向第二晶体管的栅电极施加高电平的电压值以开启第二晶体管，向第三晶体管的栅电极施加高电平的电压值以开启第三晶体管，并从第一晶体管的另一个电极读出第一导电层的电势，从而可以驱动存储器件。
在本发明中，作为含硅膜，可以使用包含非晶硅的膜、包含微晶硅的膜、或者包含多晶硅的膜。
根据本发明，对于写入和读出，可以用相同的电压值来操作利用了硅化反应的存储元件。不需要构成将用于写入和读出的电压改变为不同电压值的电路。因此，电路的规模可被显著减小。
附图说明
附图中：图1A和1B是本发明存储单元的结构；图2是本发明存储器件的结构；图3是本发明存储单元的结构；图4A到4D表示了本发明存储器件的制造步骤；图5A到5C表示了本发明存储器件的制造步骤；图6A到6E分别表示了可被用于本发明的天线的示例；图7A到7D表示了本发明存储器件的制造步骤；图8A到8C表示了本发明存储器件的制造步骤；图9A到9F分别表示了电子器具的示例；以及图10表示了电子器具的示例。附图标记说明100：存储单元，101：存储元件，102：电路，103：布线，104：布线，105：布线，106：晶体管，107：晶体管，108：电极，109：硅膜，110：电极，300：存储单元，301：电路，302：晶体管，303：晶体管，304：晶体管，501：衬底，502：金属层，503：绝缘膜，504到508：栅电极，509：电极，510：侧壁，511：侧壁，512：栅绝缘层，513：绝缘层，514：源或漏区，515：源或漏区，516：沟道形成区，517：源或漏区，518：源或漏区，519：LDD区，520：LDD区，521：沟道形成区，522：绝缘膜，523：绝缘膜，524：硅层，525到534：源或漏电极，535到539：栅引线，540到542：电极，543：绝缘膜，544：引线，545：基底膜，546：天线，600：存储元件，601：逻辑电路部分，602：存储器件部分，603：天线部分与电源部分，604：引线部分，701：电极，702：电极，1302A到1302E：存储器件部分与驱动电路，1303A到1303E：天线，1520：半导体器件，2700：底架，2701：面板，2702：机架，2703：印刷布线板，2704：操作按键，2705：电池，2706：底架，2708：连接膜，2709：像素区。
具体实施方式
以下参考附图说明本发明的实施方式。但是，本发明并不限于以下说明；对于本领域技术人员而言，显然可以在不偏离本发明目的和范围的前提下在实施方式及其细节上做出各种改变和修改。因此，本发明不应被理解成局限于以下实施方式的说明。要注意的是，在所有附图中，相同部分或具有相同功能的部分由相同附图标记标注，并省略对其的重复解释。
注意，薄膜晶体管包括作为有源层的形成于绝缘衬底等之上的含硅膜，在这种薄膜晶体管中，由于其结构而难以区分源电极和漏电极。因此，除了当源电极和漏电极需要特别地被区分的时候以外，源电极和漏电极中的一个被称作第一电极(也被称作一个电极)，而另一个被称为第二电极(也被称作另一个电极)。通常，在n沟道晶体管中，具有低电平电势的电极为源电极而具有高电平电势的电极为漏电极；在p沟道晶体管中，具有高电平电势的电极为源电极而具有低电平电势的电极为漏电极。因此，在说明电路操作时，上述说明适用于对栅-源电压等进行的说明。
实施方式1在本实施方式中，说明了具有一种结构的存储器单元，其中，改变施加到存储元件上的用于写入和读出的电压的极性。
首先，参考附图来说明本实施方式的存储单元的结构。
图1A表示了本发明的一个实施方式的存储单元的电路结构的示意图。本实施方式的存储单元100包括存储元件101；改变施加到存储元件的用于读出和写入的电压的极性的电路102；第一布线103；第二布线104；和第三布线105。在本实施方式中，电路102包括第一晶体管106和第二晶体管107。在本实施方式中，第一晶体管106和第二晶体管107的极性被设为n沟道型。电路102的结构不限于图1A中所示的结构。
在图1A所示电路中，第一晶体管106的第一电极被连接到第一布线103，第一晶体管106的栅电极被连接到第二布线104。第一晶体管106的第二电极被电连接到第二晶体管107的第一电极和存储元件101的第一电极108。第二晶体管107的栅电极被连接到第三布线105，第二晶体管107的第二电极被接地。存储元件101的第二电极110被连接到第三布线105。
图1B表示了存储元件101的示意图。在本实施方式中，存储元件101至少包括第一电极108、形成于第一电极108之上的含硅膜109、和形成于含硅膜109之上的第二电极110。在图1B中，存储元件101的第一电极108被设置于图1A中的A点一侧，而第二电极110被设置于B点一侧。第一电极108或第二电极110用作阳极或阴极。通过在电极之间施加预定电压，含硅膜109与第一电极108或第二电极110发生硅化反应。发生硅化反应的区域的状态变成含硅膜被硅化且导电性被改变了的状态。因此，通过选择是否在每个元件上施加电压，可以将与“含硅膜被硅化的状态”或者含硅膜未被硅化的“初始状态”对应的两个值存储起来。
在此，说明图1B中所示的存储元件101的制造步骤。
存储元件101的第一电极108被形成于具有绝缘表面的衬底之上。作为具有绝缘表面的衬底，可以使用玻璃衬底、石英衬底等。另外，作为塑料衬底，可以使用由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸等材料形成的衬底。
首先，通过溅射法等方法在具有绝缘表面的衬底之上形成导电层，并蚀刻导电层，由此可以形成第一电极108。第一电极108可以被形成为具有约100nm到500nm的厚度。
然后，通过溅射法、LPCVD法、等离子体CVD法等方法在第一电极108之上形成含硅膜，并将该膜蚀刻成所希望的形状，由此形成含硅膜109。作为含硅膜109，可以使用包含非晶硅的膜、包含微晶硅的膜、以及包含多晶硅的膜的任意一种。含硅膜可以具有10nm到200nm的厚度。例如，通过等离子体CVD法形成厚度为100nm的含硅膜，利用光掩模在含硅膜之上形成抗蚀剂掩模，并且对含硅膜进行选择性蚀刻，由此可以形成含硅膜109。
然后，通过溅射法等方法在含硅膜109之上形成导电层，且导电层被蚀刻，由此可以形成第二电极110。第二电极110可被形成为具有约100nm到500nm的厚度。
可以按照上述方式形成存储元件101。
在本实施方式中，第一电极108和第二电极110使用不同的材料形成。当使用不同材料时，第一电极108与含硅膜109之间的界面处的能量势垒与第二电极109与含硅膜109之间界面处的能量势垒彼此不同，因此，来自第一电极108一侧的电流与来自第二电极110一侧的电流彼此不同。因而，用于将含硅膜硅化所需的电压值根据在电极之间所施加电压的极性而不同。
例如，说明例如使用钨(W)作为第一电极材料并且使用钛(Ti)作为第二电极材料的情况。首先，在W制的第一电极为阳极而Ti制的第二电极为阴极的情况下，因为Ti的功函数小，所以Ti制的第二电极与含硅膜之间的界面处的能量势垒小，因而电子易于从第二电极注入到含硅膜中。因此，电流易于流动并易于产生焦耳热，因而可以通过施加例如约2.5V的电压来将含硅膜硅化。而在第二电极为阳极而第一电极为阴极的情况下，因为W的功函数大，所以W制的第一电极与含硅膜之间的界面处的能量势垒大，因而电子不易从第一电极注入到含硅膜中。因此，电流不易流动且不易产生焦耳热，因而可以通过施加例如约3.5V的电压来将含硅膜硅化，这比使用Ti制的阴极的情况下的电压要高。
因此，当3V电压被施加到第一电极并且0V电压被施加到第二电极时，在含硅膜和Ti之间发生硅化反应。然而，当0V电压被施加到第一电极并且3V电压被施加到第二电极时，在含硅膜和W之间不发生硅化反应。
接下来，具体说明操作电路的方法。在本实施方式中，例如，由诸如Ti的易于被硅化的金属所制成的电极被设置于存储元件的B点一侧(第二电极侧)，并且，例如用诸如W的金属所制成的电极被设置于存储元件的A点一侧(第一电极侧)；当HIGH电平的电压值被施加到存储元件A点一侧并且LOW电平的电压值被施加到其B点一侧时，含硅膜被硅化。
首先，说明将数据写入到存储单元的电路操作。在要将存储单元100的存储元件101的含硅膜硅化的情况下，为了写入，第一布线103和第二布线104被置为HIGH(高)电平，并且该高电平的电压值被用于第一晶体管106的栅电极以开启第一晶体管106。第三布线105被置为LOW(低)电平，并且该低电平的电压值被用于第二晶体管107的栅电极以关断第二晶体管107。因此，A点电势变成HIGH，而B点电势变成LOW；于是，在存储元件101中，含硅膜被硅化，并且存储元件的状态变成含硅膜被硅化的状态。要注意的是，此处未被选中的存储单元可以处于含硅膜未被硅化的初始状态。
接下来，说明读出在存储单元中所写入的数据的电路操作。
在读出被写入存储单元中的数据的情况下，第一布线103被置为浮空状态，第二布线104被置为HIGH(高)电平，并且该高电平的电压值被用于第一晶体管106的栅电极以开启第一晶体管106。另外，第三布线105被置为HIGH(高)电平并且该高电平的电压值被用于第二晶体管107的栅电极以开启第二晶体管107。
在存储元件的含硅膜未被硅化的情况下，A点电势变成LOW而B点电势变成HIGH。因此，LOW电平的电势经过第一晶体管106而从第一布线103被读出。因而，可以确定存储单元处于含硅膜未被硅化的初始状态。
另一方面，在存储元件的含硅膜被硅化的情况下，A点电势变为高于LOW电平的电势，并且A点的电势经过第一晶体管106而从第一布线103被读出。因而，可以确定存储单元处于含硅膜被硅化的状态。
在本实施方式中，为了读出被写入存储元件中的数据，施加于电极之间的电压极性被从用于写入的电压极性改变过来，因而LOW电平电压值被用于A点一侧而HIGH电平电压值被用于B点一侧。因此，在读出被写入含硅膜未被硅化的存储元件中的数据的情况下，即使当HIGH电平电压值被用于存储元件时，含硅膜和导电层之间也不发生硅化反应，数据不会被写入存储元件。因而，可通过施加相同的电压值(此处为HIGH电平的电压值)来将数据写入存储元件并从中读出。
在本实施方式中，因为存储元件中所包括的第一电极和第二电极是使用不同材料形成的，所以可通过利用简单的方法施加相同的电压值来执行写入和读出，其中，将在读出期间施加于存储元件上的电压的极性被改变为与用于写入的电压不同的极性。因此，利用硅化反应的存储元件可通过施加用于写入和读出的相同的电压值来操作。在具有本实施方式中所描述的存储单元的存储器件中，无需形成诸如升压电路这样的将用于写入和读出的电压改变成不同电压值的电路。因而，电路规模可被显著减少并且器件可被小型化。
在本实施方式中，HIGH电平电压值是指当第一电极为阳极时含硅膜被硅化的第一电压值与当第二电极为阳极时含硅膜被硅化的第二电压值之间的值。这里，第一电压值小于第二电压值。通过以这种方式设定HIGH电平电压值，当HIGH电平电压值被施加于存储元件的A点一侧并且LOW电平电压值被施加于其B点一侧时，含硅膜和导电层之间发生硅化反应。然而，当LOW电平电压值被施加于存储元件的A点一侧并且HIGH电平电压值被施加于其B点一侧时，含硅膜和导电层之间不发生硅化反应。HIGH电平电压的值并没有特别的限制，只要该值处于第一电压值和第二电压值之间即可。优选地，可以施加处于第一电压值和第二电压值之间的近似中间电压值。LOW电平电压的值也没有特别的限制，只要该值低于第一电压值和第二电压值即可。
要注意的是，存储元件101的第一电极108和第二电极110中的至少一个由使用能与硅发生硅化反应的材料的膜形成，并且存储元件的第一电极108和第二电极110使用不同材料形成。使用能够与硅发生硅化反应的材料的膜可以由例如包含选自Ti、W、Ni、Cr、Mo、Ta、Co、Zr、V、Pd、Hf、Pt、和Fe中的元素、或者包合任意上述元素作为主要成分的合金材料或化合物材料的单层膜、或者它们的叠层膜来形成。在两个电极中只有一个使用能够与硅发生硅化反应的材料所形成的情况下，用于另一个电极的材料没有特别的限制。例如，另一个电极可以使用以掺杂有诸如磷的杂质元素的多晶硅为代表的半导体材料来形成。
要注意的是，用于存储元件的第一电极108和第二电极110的材料无需彼此完全不同，这样的情况也是可接受的：即，当使用相同材料形成电极时，第一电极108和含硅膜109之间界面处的状态以及第二电极110和含硅膜109之间界面处的状态彼此不同。换句话说，只要第一电极108和含硅膜109之间界面处的能量势垒与第二电极110和含硅膜109之间界面处的能量势垒彼此不同，并且来自第一电极108一侧的电流与来自第二电极110一侧的电流彼此不同，就是可接受的。
例如，在形成第一电极108之后，通过对第一电极108的表面进行氧化或氮化，可以在第一电极108和含硅膜109之间形成大约数nm的金属氧化物膜或金属氮化物膜。在此情况下，形成了金属氧化物膜或金属氮化物膜，据此，来自第一电极侧的电流不容易流动。因此，当低电平的电压值被用于第一电极108并且高电平的电压值被用于第二电极110时，含硅膜可被硅化。另外，通过对含硅膜109的表面进行氧化或氮化，可以在含硅膜109和第二电极110之间形成大约数nm的氧化硅膜或氮化硅膜。在此情况下，形成了氧化硅膜或氮化硅膜，据此，来自第二电极侧的电流不容易流动。因而，当高电平的电压值被用于第一电极108并且低电平的电压值被用于第二电极110时，含硅膜可被硅化。
在本实施方式中，第一晶体管106和第二晶体管107用作控制电流的开关，并且可被用于本实施方式中的开关并不局限于晶体管。可以使用诸如电开关、机械开关等的各种开关；并且任何元件只要它能控制电流就可被使用，而不限于特定的元件。例如，晶体管(例如，双极晶体管或MOS晶体管)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(金属绝缘体金属)二极管、MIS(金属绝缘体半导体)二极管、或者二极管接法的晶体管)、晶闸管等都可被用作开关。替代地，组合了这些元件的逻辑电路可被用作开关。
在本实施方式中，说明了一个存储单元。然而，在本实施方式的存储单元被用作存储器件的情况下，可以获得这样的结构：其中，多个第一布线、第二布线和第三布线被设置为矩阵形式并且存储单元被设置于它们的每个交叉点处。例如，获得了图2中所示的结构。在图2中，提供了m(m为2或更大的整数)条第一布线1-1到1-m，n(n为2或更大的整数)条第二布线2-1到2-n，以及m条第三布线3-1到3-m。存储单元被设置于这些布线的每个交叉点处。每个存储单元包括存储元件和将施加于存储元件上的用于写入的电压的极性改变成不同极性的用于读出的电压的电路。在每个存储单元中，“含硅膜被硅化的状态”或者含硅膜未被硅化的“初始状态”被适当存储，由此存储单元可被用作可存储各种数据的存储器件。
实施方式2在本实施方式中，说明具有一种结构的存储单元，其中，将施加到存储元件的用于将数据写入存储元件(或者用于读出在存储元件中所写入的数据)的电压的极性改变成与用于读出(或写入)的电压的极性不同的极性。具体地，说明与实施方式1所述的改变施加于存储元件电极之间的电压的极性的电路结构不同的电路结构。
首先，参考附图说明本实施方式的存储单元的结构。
图3表示了本发明实施方式的存储单元的电路结构的示意图。本实施方式的存储单元300包括：存储元件101；电路301，其将施加到存储元件的用于写入(读出)的电压极性改变成与用于读出(写入)的电压的极性不同的极性；第一布线103；第二布线104；和第三布线105。在本实施方式中，电路301包括第一晶体管302、第二晶体管303、和第三晶体管304。与实施方式1中所述相似的元件或布线可被用于存储元件101、第一布线103、第二布线104、和第三布线105。存储元件101具有第一电极108、含硅膜109、和第二电极110按该顺序从图1B中A点一侧层叠的叠层结构。在本实施方式中，第一晶体管302、第二晶体管303、和第三晶体管304的极性被设为n沟道型。
在图3所示的存储单元中，第一晶体管302的第一电极被连接到第一布线103，第一晶体管302的栅电极被连接到第二布线104。第一晶体管302的第二电极被电连接到第三晶体管304的第一电极和存储元件101的第一电极108。第三晶体管304的栅电极被电连接到第二晶体管303的第一电极，第三晶体管304的第二电极被接地。第二晶体管303的栅电极被电连接到第二布线104，第二晶体管303的第二电极被电连接到第三布线105。存储元件101的第二电极110被连接到第三布线105。
下面，说明本实施方式的存储单元的操作。
首先，说明将数据写入存储单元的电路操作。在本实施方式中，易于被硅化的金属被设置于存储元件的A点一侧(第一电极侧)，并且当HIGH电平的电压值被施加到存储元件的A点一侧而LOW电平的电压值被施加到其B点一侧时，含硅膜被硅化。
在为了写入而要将存储单元300的存储元件101的含硅膜硅化的情况下，第一布线103被置为HIGH电平而第二布线104被置为LOW电平，并且高电平的电压值被用于第一晶体管302的栅电极以开启第一晶体管302；高电平的电压值被用于第二晶体管303的栅电极以开启第二晶体管303；并且低电平的电压值被用于第三晶体管304的栅电极以关断第三晶体管304。因而，A点处的电势变成HIGH而B点处的电势变成LOW；这样，使存储元件101的状态变成含硅膜被硅化的状态。要注意的是，此处未被选中的存储单元可以处于含硅膜未被硅化的初始状态。
接下来，说明将写入存储单元中的数据读出的电路操作。
在将写入存储单元中的数据读出的情况下，第一布线103被置为浮空状态，第二布线104和第三布线105被置为HIGH(高)电平，并且该高电平的电压值被用于第一晶体管302的栅电极以开启第一晶体管302。另外，该高电平的电压值被用于第二晶体管303的栅电极以开启第二晶体管303；并且高电平的电压值被用于第三晶体管304的栅电极以开启第三晶体管304。
在存储元件的含硅膜未被硅化的情况下，A点处的电势变成LOW而B点处的电势变成HIGH。这样，LOW电平的电势被从第一布线103中读出。因此，可以确定存储单元处于含硅膜未被硅化的初始状态。
另一方面，在存储元件的含硅膜被硅化的情况下，A点处的电势高于LOW电平的电势，并且A点处的电势被从第一布线103中读出。因此，可以确定存储单元处于含硅膜被硅化的状态。
在本实施方式中，为了读出在存储元件中所写入的数据，施加于电极之间的电压极性被从用于写入的电压极性改变过来，因而LOW电平的电压值被用于A点一侧而HIGH电平的电压值被用于B点一侧。这样，在将写入于含硅膜未被硅化的存储元件中的数据读出的情况下，即使当HIGH电平的电压值被用于存储元件时，含硅膜和导电层之间也不发生硅化反应，并且数据不会被写入存储元件。因而，可以通过施加相同电压值(此处为HIGH电平的电压值)将数据写入存储元件和从中读出。
本实施方式中的存储单元300包括：存储元件101，其中第一电极和第二电极使用不同材料形成；和电路301，其在读出(或写入)时将施加于存储元件上用于写入(或读出)的电压的极性进行反转，由此可以用相同的电压执行写入和读出。
在本实施方式中，通过设置第二晶体管303，可以只在第二晶体管303开启时将电压施加于存储元件101上。因此，可以防止对未被选中的存储元件施加电压，并且可以用更高的精度来操作存储单元。
在本实施方式中，因为存储元件中所包括的第一电极和第二电极是使用不同材料形成的，所以可以通过将施加于存储元件上用于写入或读出的电压的极性分别改变成与读出或写入的电压的极性不同极性的简单方法，施加相同的电压值来执行写入和读出。这样，对于写入和读出，可以使用相同的电压值来操作利用硅化反应的存储元件。在具有本实施方式中所述的存储单元的存储器件中，无需形成诸如升压电路之类的将读写电压改变成不同电压值的电路。因而，电路规模可被显著减少并且器件可被小型化。
在本实施方式中，第一晶体管302、第二晶体管303和第三晶体管304用作控制电流的开关，并且可被用于本实施方式中的开关并不局限于晶体管。可以使用诸如电开关、机械开关等各种开关，并且任何元件只要它能控制电流就可以使用，而不限于特定的元件。例如，晶体管(例如，双极晶体管或MOS晶体管)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(金属绝缘体金属)二极管、MIS(金属绝缘体半导体)二极管、或者二极管接法的晶体管)、晶闸管等都可以被用作开关。替代地，组合了这些元件的逻辑电路可被用作开关。实施方式3
在本实施方式中，参考图4A到5C描述说明具有上述实施方式所述存储单元的半导体器件的制造步骤的示例。在本实施方式中，使用能够通过天线与外界进行无线通信的无线芯片的制造步骤作为半导体器件的示例进行说明。
首先，在衬底501之上形成要作为分离层的金属层502。作为衬底501，可以使用石英衬底、玻璃衬底等。特别地，玻璃衬底可以具有边长为1m或更大的大衬底面积，适用于大批量生产。作为金属层502，可以使用通过溅射法得到的厚度为30到200nm的钨膜、氮化钨膜、或钼膜。
然后，金属层502的表面被氧化以形成金属氧化物层(未图示)。金属氧化物层可通过用纯水或臭氧水、或用氧等离子体来将表面氧化来形成。替代地，金属氧化物层可通过在含氧的气氛中加热来形成。再或者，金属氧化物层可以在随后形成绝缘膜的步骤中形成。在此情况下，当通过等离子CVD法形成氧化硅膜或氧氮化硅膜作为绝缘膜时，金属层502的表面被氧化，从而形成金属氧化物层。
接下来，在金属氧化物层之上形成第一绝缘膜503。诸如氧化硅膜、氮化硅膜、或氧氮化硅膜(SiOxNy)之类的绝缘膜可以被用作第一绝缘膜503。作为典型示例，第一绝缘膜由双层结构形成，并且采用这种结构：其中，由使用SiH4、NH3、和N2O作为反应气体的PCVD法所形成的厚度为50到100nm的氮氧化硅膜、和使用SiH4和N2O作为反应气体所形成的厚度为100到150nm的氧氮化硅膜被堆叠起来。替代地，作为第一绝缘膜503中的一层，优选地使用厚度小于或等于10nm的氮化硅膜(SiN膜)或者厚度小于或等于10nm的氧氮化硅膜(SiNxOy膜(X＞Y))。替代地，可以采用三层结构，其中氮氧化硅膜、氧氮化硅膜、和氮化硅膜被顺序堆叠。尽管此处说明了第一绝缘膜503被形成为基底绝缘膜的示例，可是如果不需要的话，则无需设置第一绝缘膜503。
接下来，在第一绝缘膜503之上形成半导体层。半导体层按如下方示形成：通过已知方法(溅射法、LPCVD法、等离子体CVD法等方法)形成具有非晶结构的半导体膜，然后，通过已知的晶化处理(激光晶化、热晶化、使用诸如镍的催化剂的热晶化等)将其结晶化以获得结晶半导体膜，并且在结晶半导体膜上形成抗蚀剂掩模被作为第一光掩模之后，将结晶半导体膜图案化为所希望的形状。注意，如果使用等离子体CVD法，那么第一绝缘膜和具有非晶结构的半导体膜可以被连续地堆叠而不被暴露于空气中。该半导体膜被形成为具有25到80nm(优选地为30到70nm)的厚度。尽管对非晶半导体膜的材料没有限制，但是优选使用硅或硅锗(SiGe)合金来形成非晶半导体膜。
替代地，对于具有非晶结构的半导体膜的晶化处理，可以使用连续波激光器。为了在非晶半导体膜的晶化过程中获得具有大粒度的晶体，使用能进行连续波振荡的固体激光器，并优选地采用基波的二次到四次谐波。典型地，可以采用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。当使用连续波激光器时，输出功率为10W的连续波YVO4激光器所发出的激光由非线性光学元件转换成谐波。另外，存在这样的方法，利用该方法，YVO4晶体和非线性光学元件被放置在振荡器中并发射出谐波。然后，优选地，通过光学系统将激光整形为在辐照表面上的矩形或椭圆形并被发射到半导体膜。此时，需要大约0.01到100MW/cm2(优选地，0.1到10MW/cm2)的能量密度。然后，半导体膜可以以相对于激光大约10到2000cm/s的速度移动以被辐照。
接下来，去除抗蚀剂掩模。然后，如果需要的话，用少量的杂质元素(硼或磷)对半导体层进行掺杂以控制TFT的阈值。此处，采用离子掺杂法，其中乙硼烷(B2H6)不是被通过质量来分离而是通过等离子体来激发。
接下来，利用包含氢氟酸的蚀刻剂清洗半导体层的表面，同时去除半导体层表面上的氧化物膜。
然后，形成覆盖半导体层的第二绝缘膜。第二绝缘膜通过等离子体CVD法或溅射法形成为具有1到200nm的厚度。第二绝缘膜优选地被形成为10到50nm那么薄，以具有含硅绝缘膜的单层或叠层结构，然后使用微波等离子体进行表面氮化处理。第二绝缘膜用作之后所要形成的TFT的栅绝缘膜。
接下来，在第二绝缘膜之上形成栅电极504到508和作为存储元件的下电极的第一电极509。使用第二光掩模形成抗蚀剂掩模，然后将通过溅射法获得的厚度为100到500nm的导电膜图案化为所希望的形状，从而形成栅电极504到508和第一电极509。
栅电极504到508和第一电极509的材料只要是能够与硅发生硅化反应的材料，就是可接受的。栅电极504到508和第一电极509可以由包含从Ti、W、Ni、Cr、Mo、Ta、Co、Zr、V、Pd、Hf、Pt、和Fe中选出的元素、或者包含该元素作为主要成分的合金材料或化合物材料的单层、或者它们的叠层组成。注意，高熔点材料优选地被用于TFT的栅电极；因此，优选地使用W或Mo。在栅电极504到508和第一电极509由叠层组成的情况下，如果作为上层的材料层使用上述材料形成，那么作为下层的材料层可以是由诸如磷的杂质元素掺杂了的多晶硅层。
接下来，使用第三光掩模形成抗蚀剂掩模，以覆盖要作为p沟道TFT的区域中的半导体层；并且使用栅电极505和507作为掩模，将杂质元素引入到要作为n沟道TFT的区域中的半导体层中，从而形成低浓度杂质压。作为杂质元素，可以使用赋予n型导电性的杂质元素或者赋予p型导电性的杂质元素。作为赋予n型导电性的杂质元素，可以使用磷(P)、砷(As)等。此处，磷(P)被引入到要作为n沟道TFT的区域中的半导体层中，使得被包含的浓度为1×1015到1×1019原子/cm3，从而形成n型杂质区。
接下来，去除抗蚀剂掩模。使用第四光掩模形成抗蚀剂掩模，以覆盖要作为n沟道TFT的区域中的半导体层；并且使用栅电极504、506、和508作为掩模，将杂质元素引入到要作为p沟道TFT的区域中的半导体层中，从而形成p型杂质区。作为赋予p型导电性的杂质元素，可以使用硼(B)、铝(Al)、镓(Ge)等。此处，硼(B)被引入到要作为p沟道TFT的区域中的半导体层中，使得被包含的浓度为1×1019到1×1020原子/cm3，从而形成p型杂质区。于是，在要作为p沟道TFT的区域中的半导体层中形成了源区或漏区514和515以及沟道形成区516。
接下来，在栅电极504到508和第一电极509的两个侧表面上形成侧壁510和511。侧壁510的形成方法如下。首先，，通过等离子CVD法、溅射法等方法，以覆盖第二绝缘膜、栅电极504到508、和第一电极509的方式，形成包含诸如硅、硅氧化、或物硅氮化物之类的无机材料的膜、或者包含诸如有机树脂之类的有机材料的膜，以具有单层或叠层；这样，形成第三绝缘膜。然后，通过主要沿垂直方向的各向异性蚀刻对第三绝缘膜进行选择性蚀刻以形成与栅电极504到508和第一电极509的侧表面相接触的绝缘膜(侧壁510)。注意，第二绝缘膜的一部分被蚀刻，以在形成侧壁510的同时被去除。第二绝缘膜的一部分被去除，使得剩下的栅绝缘层512被形成于每个栅电极504到408和侧壁510的下方。另外，第二绝缘膜的一部分被去除，使得剩下的绝缘层513被形成于第一电极509和侧壁511的下方。
接下来，使用第五光掩模形成抗蚀剂掩模，以覆盖要作为p沟道TFT的半导体层；并且使用栅电极505和507以及侧壁510作为掩模，将杂质元素引入到要作为n沟道TFT的区域中的半导体层中，从而形成高浓度杂质区。抗蚀剂掩模在杂质元素被引入之后被去除。此处，磷(P)被引入到要作为n沟道TFT的区域中的半导体层中，使得被包含的浓度为1×1019到1×1020原子/cm3，从而可以形成n型高浓度杂质区。因而，在要成为n沟道TFT的区域中的半导体层中形成了源区或漏区517和518、LDD区519和520、以及沟道形成区521。LDD区519和520被形成于侧壁510的下方。
尽管说明在n沟道TFT所包含的半导体层中形成了LDD区而不在p沟道TFT所包含的半导体层中形成LDD区的结构，但是本发明并不限于此。可以在n沟道TFT和p沟道TFT两者所包含的半导体层中都形成LDD区。
接下来，通过溅射法、LPCVD法、等离子CVD法等方法形成含氢的第四绝缘膜522，然后对添加到半导体层的杂质元素进行活化处理和氢化处理。炉内热处理(在300到550℃下进行1到12小时)或者使用灯光源的快速热退火法(RTA法)被用于杂质元素的活化处理和氢化处理。通过PCVD法获得的氧氮化硅膜(SiNO膜)被用于含氢的第四绝缘膜522。此处，包含氢的第四绝缘膜522的厚度为50到200nm。除此以外，在使用加速晶化的金属元素、典型地是镍，将半导体膜结晶化的情况下，可以在活化的同时进行减少沟道形成区中的镍的吸杂。注意，含氢的第四绝缘膜522为层间绝缘膜的第一层。
接下来，通过溅射法、LPCVD法、等离子CVD法等方法形成作为层间绝缘膜的第二层的第五绝缘膜523。诸如氧化硅膜、氮化硅膜、或氧氮化硅膜之类的绝缘膜的单层或叠层被用于第五绝缘膜523。此处，第五绝缘膜523的厚度为300到800nm。
接下来，使用第六光掩模在第五绝缘膜523之上形成抗蚀剂掩模，并且第四绝缘膜522和第五绝缘膜523被选择性蚀刻，从而形成到达第一电极509的第一开口。抗蚀剂掩模在蚀刻之后被去除。第一开口的直径优选地为大约1到6μm。在本实施方式中，第一开口的直径为2μm。
经过前述步骤制造的半导体器件的横截面视图对应于图4A。
接下来，作为含硅膜，通过溅射法、LPCVD法、等离子CVD法等方法形成硅膜。使用非晶硅膜、微晶硅膜、和多晶硅膜中的任意一种作为硅膜，并且该硅膜的厚度为10到200nm。在本实施方式中，通过等离子体CVD法形成厚度为100nm的硅膜。然后，使用第七光掩模将抗蚀剂膜形成于硅膜之上，并且硅膜被选择性蚀刻，从而形成与第一开口重叠的硅层524。在蚀刻之后去除抗蚀剂掩模。
经过前述步骤制造的半导体器件的横截面视图对应于图4B。
接下来，使用第八光掩模形成抗蚀剂掩模，并且第四绝缘膜522和第五绝缘膜523被选择性蚀刻，从而形成到达半导体层的接触孔、到达栅电极的接触孔、和到达第一电极509的第二开口。在蚀刻之后去除抗蚀剂掩模。
经过前述步骤制造的半导体器件的横截面视图对应于图4C。
接着，利用含氢氟酸的蚀刻剂去除在半导体层的暴露表面上以及第一电极的暴露表面上的氧化物膜，与此同时，清洗半导体层的暴露表面以及第一电极109的暴露表面。
接下来，通过溅射法形成导电膜。该导电膜可以由从Ti、W、Ni、Cr、Mo、Ta、C0、Zr、V、Pd、Hf、Pt、Fe、Al、和Cu中选出的元素、或者包含该元素作为主要成分的合金材料或化合物材料的单层、或者它们的叠层组成。注意，在层叠了导电膜的情况下，与硅层524相接触的至少一层是使用能够与硅发生硅化反应的材料形成，并且与用于形成作为存储元件的下电极的第一电极509的材料(本实施方式中为W)不同。例如，采用Ti膜、含微量硅的Al膜、和Ti膜的三层结构，或者Ti膜、含Ni和C的Al合金膜、和Ti膜组成的三层结构。在本实施方式中，层叠了100nm厚的Ti膜、350nm厚的纯Al膜、和100nm厚的Ti膜的三层。
接下来，使用第九光掩模形成抗蚀剂掩模，并且导电膜被选择性蚀刻，从而形成源或漏电极525到534、栅引线535到539、存储元件的第二电极540和第三电极541、以及天线部分的第四电极542。第二电极540与第一开口重叠以用作存储元件的上电极。另外，第三电极541与第二开口重叠以被电连接到第一电极509。注意，尽管此处未图示，但是第四电极542被电连接到天线部分与电源部分的TFT。在蚀刻之后去除抗蚀剂掩模。
经过前述步骤制造的半导体器件的横截面视图对应子图4D。在本实施方式中，逻辑电路部分的TFT、存储器件部分的TFT和存储元件600、以及天线部分与电源部分的TFT可以利用九层的抗蚀剂掩模形成于同一衬底之上。
接下来，形成覆盖逻辑电路部分601的TFT、存储器件部分602的TFT和存储元件600、以及天线部分与电源部分603的TFT的第六绝缘膜543。含氧化硅的绝缘膜或有机树脂膜被用作第六绝缘膜543。优选使用含氧化硅的绝缘膜以改善无线芯片的可靠性。替代地，优选使用通过涂敷法形成的有机树脂膜，这是因为，在随后要形成的天线是通过丝网印刷法形成的情况下，第六绝缘膜543优选具有平坦的表面。用作第六绝缘膜543的膜可以由本领域技术人员来适当地选择。另外，在本实施方式中，说明了随后要形成的天线与驱动电路以及存储器件部分重叠的示例，因此，第六绝缘膜543用作将驱动电路和存储器件部分从天线隔离开的层间绝缘膜。在天线为圆形(例如，环形天线)或螺旋形的情况下，天线两端中的一端由下层的布线引出；因此，优选设置第六绝缘膜543。注意，在采用微波法并且天线为直线形(例如偶极天线)、扁平形(例如，片状天线)等形状的情况下，随后要形成的天线可以被放置成不与驱动电路和存储器件部分重叠；因此，无需设置第六绝缘膜543。
接下来，使用第十光掩模形成抗蚀剂掩模，并且第六绝缘膜543被选择性蚀刻，从而形成到达第三电极541第三开口和到达第四电极542的第四开口。在蚀刻之后去除抗蚀剂掩模。
经过前述步骤制造的半导体器件的横截面视图对应于图5A。
接下来，在第六绝缘膜543之上形成金属膜。使用从Ti、Ni、和Au中选出的元素所形成的单层膜或其叠层膜被用作金属膜。然后，使用第十一光掩模形成抗蚀剂掩模，并且金属膜被选择性蚀刻，从而在第一电极的引线部分604中形成引线544并且形成天线的基底膜545。注意，此处，引线544和基底膜545也可以使用金属掩模而不是抗蚀剂掩模，利用溅射法选择性地形成。当设置天线的基底膜545时，可以确保与天线的大接触面积。另外，取决于电路设计的布图，不必形成引线544。
经过前述步骤制造的半导体器件的横截面视图对应于图5B。
接下来，在基底膜545之上天线546。天线546可以通过丝网印刷法形成；或者天线546可以以这样的方式形成，即利用溅射法形成使用Al、Ag等形成的金属膜然后使用光掩模将其图案化。如果减少光掩模数目是优先的，那么可以通过丝网印刷法形成天线。丝网印刷法是指这样的方法，其中，使用被称为刮墨刀的橡胶、塑料、或金属制刮刀，将以通过在金属丝网或高聚合纤维丝网制成的基底上的感光树脂形成预定图案底方式设置在丝网印版上的油墨或糊剂转印到放置于丝网印版的另一侧上的工件上。丝网印刷法的优点是以低成本实现在相当大的面积上的图案形成。
在利用丝网印刷法或喷墨法形成天线546的情况下，在有机树脂中溶解或分散了粒径为数nm到数十μm的导电颗粒的导电糊剂被选择性印刷，然后，执行烘焙以降低电阻。
作为导电颗粒，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)等的一种或多种的金属颗粒、卤化银的细粒、或者分散纳米颗粒。另外，作为导电糊剂中所包含的有机树脂，可以使用选自用作粘合剂、溶剂、分散剂、和用于金属颗粒的涂层部分的有机树脂中的一种或多种有机树脂。典型地，可以使用诸如环氧树脂或硅树脂之类的有机树脂。当形成导电膜时，优选地，可以在涂敷导电糊剂之后执行烘焙。例如，在将含有银作为主要成份的细粒(例如，粒度大于或等于1nm并且小于或等于100nm)被用于导电糊剂的材料的情况下，可以通过在150到300℃的温度下烘焙导电糊剂以使之固化来获得导电膜。替代地，可以使用含有焊料或无铅焊料作为主要成份的细粒。在此情况下，优选地使用粒度小于或等于20μm的细粒。焊料和无铅焊料具有低成本的优点。在利用丝网印刷法形成天线546的情况下，当天线546与基底膜545的粘附力低时，可以设置金属层作为基底膜。
对天线546的形状没有特别的限制。作为施加于天线上的信号的传输方法，可以采用电磁耦合法、电磁感应法、微波法等方法。传输方法可以由专业人员考虑应用的因素来适当地选择，并且可以根据传输方法来设置具有最优的长度和形状的天线。
例如，在采用电磁耦合法或电磁感应法(例如，13.56MHz频带)作为传输方法的情况下，利用了通过改变电场密度的电磁感应；因此，用作天线的导电膜被形成为圆形(诸如环形天线)或螺旋形(例如螺旋天线)。
在采用微波法(例如，UHF频带(860到960MHz频带)、2.45GHz频带等)作为传输方法的情况下，用作天线的导电膜的长度或形状可考虑到用于信号传输的电波波长来适当地设置。用作天线的导电膜例如可以被形成为直线形(例如，偶极天线)、扁平形(例如，片状天线)等形状。用作天线的导电膜的形状并不局限于直线形；考虑到电磁波波长，用作天线的导电膜可以被形成为曲线形、蜿蜒形、或其组合。
此处，图6A到6E表示了天线形状的示例。例如，如图6A中所示，可以在存储器件部分与驱动电路1302A的整个周围设置天线1303A。如图6B中所示，可以在存储器件部分与驱动电路1302B周围设置细天线1303B以环绕存储器件部分与驱动电路1302B。如图6C中所示，天线可以具有像天线1303C那样的形状，用于接收关于存储器件部分与驱动电路1302C的高频电磁波。如图6D中所示，天线可以具有像天线1303D那样的形状，其关于存储器件部分与驱动电路1302D是180°全方向的(可以接收任意方向上的信号)。如图6E中所示，天线可以具有像1303E那样的形状，其关于存储器件部分与驱动电路1302E呈棒状延伸。天线546可组合具有这些形状的天线来使用。
天线所需的长度根据用于接收的频率而不同。例如，在频率为2.45GHz的情况下，如果设置半波偶极天线，那么天线可以具有大约60mm的长度(1/2波长)；而如果设置单极天线，那么天线可以具有大约30mm的长度(1/4波长)。
经过前述步骤制造的半导体器件的横截面视图对应于图5C。在本实施方式中，逻辑电路部分601的TFT、存储器件部分602的TFT和存储元件600、以及天线部分与电源部分603的TFT和天线可以利用十一层抗蚀剂掩模形成于相同衬底之上。
在使用金属掩模通过溅射法选择性地形成引线544和基底膜545的情况下，图5C所示的无线芯片可以使用十层光掩模来形成。在采用微波法并且天线具有直线形、扁平形等形状的情况下，第六绝缘膜543和天线的基底膜545的形成可以被省略；因此，可以使用九层光掩模来形成无线芯片。另外，如果为了减少光掩模数量而只使用p沟道TFT来设计和制造驱动电路，那么两层光掩模将变得不必要，而无线芯片总共可以使用七层光掩模形成。
另外，虽然本实施方式中说明了使用光掩模形成抗蚀剂掩模的示例，但是对于图案化技术没有特别底限制。抗蚀剂掩模可以以这样的方式来形成：即，通过液滴释放法(droplet discharging method)而不使用光掩模来选择性地形成抗蚀剂材料。
接下来，通过分离去除金属层502和衬底501。分离产生在金属氧化物膜内部，在第一绝缘膜503和金属氧化物膜之间的界面处、或者金属氧化物膜和金属层502之间的界面处，使得无线芯片可被用相对小的力从衬底501分离开。当金属层502和衬底501被去除时，可以使用要被粘结于设置有天线的一侧上的固定衬底。
接下来，利用切削装置(cutter)、划片(dicing)等将其上形成有大量的无线芯片的一个薄片分割成单片。另外，如果采用捡拾每个无线芯片以进行分离的方法，则无需该分割步骤。
接下来，将无线芯片固定到薄片状衬底上。作为薄片状衬底，可以使用塑料、纸、预浸料坯、陶瓷片等。无线芯片可以以夹在两个薄片状衬底之间的方式被固定；或者无线芯片可以被固定到具有粘结层的一个薄片状衬底。对于粘结层，可以使用：各种固化粘结剂，例如诸如反应固化粘结剂(reactive curable adhesive)的光固化粘结剂(photo curable adhesive)、热固化粘结剂、或者紫外线固化粘结剂；或者可以使用需氧粘结剂。替代地，无线芯片可以在造纸过程中间被设置，从而被设置于一张纸的内部。
使用经过前述步骤制造的无线芯片，可以实现可以在制造无线芯片之后执行写操作的可重写存储器。例如，可以在固定在柔性薄片状衬底上的无线芯片被附着到具有曲面的物体上之后，将数据写入包含在无线芯片中的存储元件中。
本实施方式的半导体器件包括：存储元件，其中硅膜被夹在第一电极和使用与第一电极材料不同的材料形成的第二电极之间；以及将施加到存储元件上的用于写入(读出)的电压的极性改变成与用于读出(写入)的电压的极性不同极性的电路。因此，利用硅化反应的存储元件可以在读出和写入时使用相同电压值来操作。本实施方式中所述的半导体器件无需设置诸如升压电路之类的将用于读出和写入的电压改变成不同电压值的电路。因此，电路的规模可被显著减少并且器件可被小型化。
实施方式4在本实施方式中，参考图7A到8C说明无线芯片的制造步骤，其工艺的一部分与实施方式3有所不同。
首先，按照与实施方式3中如图4A所示的相同方式，制造出如图7A中所示的部分。
接下来，通过溅射法、LPCVD法、等离子CVD法等方法形成硅膜，并且在其上通过溅射法或等离子CVD法堆叠金属膜。硅膜、微晶硅膜、和多晶硅膜中的任意一种被用作硅膜。硅膜的厚度为10到200nm。使用单一物质诸如Ti、W、Ni、Cr、Mo、Ta、Co、Zr、V、Pd、Hf、Pt、或Fe、或者其合金或化合物形成金属膜，使其具有10到100nm的厚度。注意，金属膜是使用与形成作为存储元件的下电极的第一电极509所用材料不同的材料形成的。在本实施方式中，可以通过不暴露于空气中的溅射法连续地堆叠50nm厚的硅膜和100nm厚的氮化钛膜。即，在本实施方式中，在存储器件部分中，硅层和第一电极不是被连续堆叠的，而硅层和第二电极是被连续堆叠的。另外，金属层可以是叠层，例如，Ti膜和氮化钛膜的叠层。虽然实施方式3中说明了暴露硅层524的步骤(如图4B所示)，但是在本实施方式中，硅层524受到金属膜的连续形成的保护。特别地，虽然无需连续地形成硅层和第二电极，但是在硅层524的厚度小于或等于50nm的情况下，可以防止由于随后执行的用氢氟酸等的清洗而造成的硅层524的厚度的减小。
接下来，使用第七光掩模将抗蚀剂膜形成于金属膜之上，并且金属膜被选择性蚀刻，从而形成与第一开口重叠的硅层524和第二电极701。抗蚀剂掩模在蚀刻之后被去除。
经过前述步骤制造的半导体器件的横截面视图对应于图7B。
接下来，使用第八光掩模形成抗蚀剂掩模，并且第四绝缘膜522和第五绝缘膜523被选择性蚀刻，从而形成到达半导体层的接触孔、到达栅电极的接触孔、和到达第一电极509的第二开口。抗蚀剂掩模在蚀刻之后被去除。
经过前述步骤制造的半导体器件的横截面视图对应于图7C。
接着，用含氢氟酸的蚀刻剂去除在半导体层的暴露表面上以及在第一电极的暴露表面上的氧化物膜，与此同时，清洗半导体层的暴露表面以及第一电极的暴露表面。注意，硅层524的上表面被第二电极701覆盖，据此防止在该清洗步骤中硅层524上表面的厚度减小。在本实施方式中，第二电极701是耐蚀刻的氮化钛膜。
接下来，通过溅射法形成导电膜。该导电膜可以由包含从Ti、W、Mo、Al、和Cu中选出的元素、或者包含该元素作为主要成分的合金材料或化合物材料的单层膜、或者它们的叠层而形成。在本实施方式中，100nm厚的Ti膜、350nm厚的含有微量Si的Al膜、和100nm厚的Ti膜的三层膜被堆叠起来。
接下来，使用第九光掩模形成抗蚀剂掩模，并且导电膜被选择性蚀刻，从而形成源或漏电极525到534、栅引线535到539、存储元件的第三电极541和第五电极702、以及天线部分的第四电极542。第五电极702与第二电极701重叠以降低布线的电阻值。另外，第三电极541与第二开口重叠以被电连接到第一电极509。注意，尽管此处未图示，但是第四电极542被电连接到天线部分与电源部分的TFT。抗蚀剂掩模在蚀刻之后被去除。
经过前述步骤制造的半导体器件的横截面视图对应于图7D。同样，在本实施方式中，逻辑电路部分的TFT、存储器件部分602的TFT和存储器部分、以及天线部分与电源部分的TFT可以利用九层抗蚀剂掩模被形成于相同的衬底之上。
接下来，形成覆盖逻辑电路部分601的TFT、存储器件部分602的TFT和存储元件、以及天线部分与电源部分603的TFT的第六绝缘膜543。含氧化硅的绝缘膜或有机树脂膜被用作第六绝缘膜543。优选地使用含氧化硅的绝缘膜以改善无线芯片的可靠性。替代地，优选使用通过涂敷法形成的有机树脂膜，这是因为在随后要形成的天线是通过丝网印刷法而形成的情况下，第六绝缘膜543优选地具有平坦的表面。用作第六绝缘膜543的膜可以由本领域技术人员来适当地选择。
接下来，使用第十光掩模形成抗蚀剂掩模，并且第六绝缘膜543被选择性蚀刻，从而形成到达第四电极542的第四开口。抗蚀剂掩模在蚀刻之后被去除。
经过前述步骤制造的半导体器件的横截面视图对应于图8A。
接下来，通过溅射法或液滴释放法在第六绝缘膜543之上形成天线的基底膜545。用从Ti、Ni、和Au中选出的元素的单层或其叠层形成天线的基底膜545。注意，此处可以以这样的方式形成基底膜545：即，使用光掩模形成抗蚀剂掩模，并且选择性蚀刻金属膜。
经过前述步骤制造的半导体器件的横截面视图对应图于7B。
接下来，在基底膜545之上形成天线546。天线546可通过丝网印刷法形成；或者天线546可以以这样的方式形成：即，通过溅射法形成金属膜然后使用光掩模将其图案化。如果减少光掩模的数目是优先的，那么可以通过丝网印刷法形成天线546。
经过前述步骤制造的半导体器件的横截面视图对应于图8C。在本实施方式中，逻辑电路部分601的TFT、存储器件部分602的TFT和存储元件600、以及天线部分与电源部分603的TFT和天线可以利用十层抗蚀剂掩模而被形成于相同的衬底之上。
另外，如果为了减少光掩模数量而只使用p沟道TFT来设计和制造驱动电路，那么两层光掩模变得不再需要，而无线芯片总共可以使用八层光掩模形成。
此外，执行如实施方式3所述的后续步骤，从而可以完成无线芯片。
虽然本实施方式中说明了使用光掩模形成抗蚀剂掩模的示例，但是对于图案化技术没有特别的限制。抗蚀剂掩模可以以这样的方式来形成：即，通过液滴释放法而不用光掩模来选择性地形成抗蚀剂材料。
本实施方式的半导体器件包括：存储元件，其中硅膜被夹在第一电极和使用与第一电极材料不同的材料形成的第二电极之间；以及将施加到存储元件的用于写入(或读出)的电压极性改变成与用于读出(或写入)的电压的极性不同极性的电路。因此，利用硅化反应的存储元件可使用对于写入和读出相同的电压值来操作。本实施方式中所述的半导体器件无需配置有诸如升压电路之类的将写入和读出时的电压值改变成不同的电路。因此，电路的规模可被显著减少并且器件可被小型化。实施方式5
上述实施方式中所述的存储元件可被用于各种应用。例如，无线芯片可被用作用于纸币、硬币、证券、无记名债券、身份证明(驾驶执照、居住证等，见图9A)、包装容器(包装纸、瓶子等，见图9C)、记录介质(DVD软件、录像带等，见图9B)、交通工具(自行车等，见图9D)、个人物品(包、眼镜等)、食品、植物、动物、衣物、日用品、用于包装或者诸如电子器具之类物品的标签(见图9E和9F)等等。电子器具包括液晶显示器、EL显示器、电视装置(也被称为TV、TV接收机、或电视接收机)、手机等。
本发明的半导体器件1520是通过被安装到印刷版上、被附着到物品表面、被植入物品中等方式而被固定到产品上。例如，如果产品是书籍，那么通过被嵌入到纸中而将半导体器件1520固定到产品上；而如果产品为有机树脂制的包装，那么通过被嵌入到有机树脂中而将半导体器件1520固定到产品上。因为本发明的半导体器件可以是紧凑的、薄而轻的，所以产品自身的设计质量即使在器件被固定到产品上之后也不会下降。当半导体器件1520被设置于纸币、硬币、证券、无记名债券、身份证明等时，可以提供认证功能并且可以利用认证功能来防止伪造。另外，当本发明的半导体器件被设置于包装容器、记录介质、个人物品、食品、衣物、日用品、电子器具等时，可以使得诸如检查系统之类的系统更有效率。
接下来，参考附图说明安装了本发明半导体器件的电子装置的一个方面。此处作为例子所图示的电子器具是手机，包括底架2700和2706、面板2701、机架2702、印刷布线板2703、操作按键2704、和电池2705(见图10)。面板2701被可拆卸地安装到机架2702中，并且机架2702被装配在印刷布线板2703中。机架2702的形状和大小根据安装了面板2701的电子装置而被适当地修改。印刷布线板2703具有安装于其上的多个已封装的半导体器件。本发明的半导体器件可以被用作已封装的半导体器件的其中之一。被安装到印刷布线板2703上的多个已封装的半导体器件具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等的任意功能。
面板2701通过连接膜2708被接合到印刷布线板2703上。面板2701、机架2702、和印刷布线板2703与操作按键2704和电池2705一起被置于底架2700和2706内。面板2701中的像素区2709被放置为使得其能够从设置在底架2700中的窗口中而被观察。
本发明的半导体器件无需配置有诸如升压电路之类的将用于将数据写入存储元件的电压和用于读出数据的电压改变成不同电压值的电路。因此，电路的规模可被显著减少并且器件可被小型化，从而电子装置的底架2700和2706中的有限空间可被有效利用。
本发明的半导体器件包括具有简单结构的存储元件，其中通过外部电作用而发生硅化反应的硅膜被夹在一对导电层之间；因而，可以提供使用半导体器件的廉价电子器具。
此外，本发明的半导体器件中所包含的通过外部电作用来写入数据的存储器件是非易失性的并能够加入数据。因而，可以防止重写伪造，并且可以额外写入新数据。
注意底架2700和2706的形状是手机外形的示例，而本实施方式的电子器具可根据其功能或应用被改变成各种模式。本发明基于2006年10月24日提交给日本专利局的第2006-288788号日本专利申请，其内容通过引用的方式被本文所包含。

Claims (16)

1.一种半导体器件，包括存储器件，所述存储器件包含：
存储元件，具有：
第一导电层；
形成于所述第一导电层之上的含硅膜；以及
形成于所述含硅膜之上的第二导电层，所述第二导电层包含与所述第一导电层的材料不同的材料；以及
将施加到所述存储元件上的用于写入数据的电压的极性改变成不同极性的用于读出的电压的极性的电路。
2.一种半导体器件，包括存储器件，所述存储器件包含：
存储元件，具有：
第一导电层；
形成于所述第一导电层之上的含硅膜；以及
形成于所述含硅膜之上的第二导电层，所述第二导电层包
含与所述第一导电层的材料不同的材料；
第一晶体管，具有被电连接到所述第一导电层的一个电极；以及
第二晶体管，具有被电连接到所述第一导电层的一个电极、被接地的另一个电极、和被连接到所述第二导电层的栅电极。
3.一种半导体器件，包括存储器件，所述存储器件包含：
存储元件，具有：
第一导电层；
形成于所述第一导电层之上的含硅膜；以及
形成于所述含硅膜之上的第二导电层，所述第二导电层包含与所述第一导电层的材料不同的材料；
第一晶体管，具有被电连接到所述第一导电层的一个电极；
第二晶体管，具有被电连接到所述第一导电层的一个电极和被接地的另一个电极；以及
第三晶体管，具有被电连接到所述第二导电层的一个电极、被电连接到所述第二晶体管的栅电极的另一个电极、和被电连接到所述第一晶体管的栅电极的栅电极。
4.根据权利要求1到3中任一项所述的器件，其中，所述含硅膜为包含非晶硅的膜、包含微晶硅的膜、或者包含多晶硅的膜。
5.根据权利要求1到3中任一项所述的器件，其中，所述第二导电层的功函数小于所述第一导电层的功函数。
6.根据权利要求1到3中任一项所述的器件，其中，所述第一导电层和所述第二导电层均包含从Ti、W、Ni、Cr、Mo、Ta、Co、Zr、V、Pd、Hf、Pt、和Fe中选出的元素。
7.根据权利要求1到3中任一项所述的器件，其中，所述半导体器件为无线芯片并且还包含天线。
8.一种用于驱动包括存储器件的半导体器件的方法，所述存储器件包括在第一导电层和包含与所述第一导电层不同的材料的第二导电层之间形成了含硅膜的存储元件，所述方法包含以下步骤：
为了将数据写入所述存储元件，通过向所述第一导电层施加第一电压值并向所述第二导电层施加第二电压值来将所述含硅膜硅化，其中所述第一电压值高于所述第二电压值，以及
为了读出在所述存储元件中写入的数据，向所述第二导电层施加第三电压值并向所述第一导电层施加第四电压值，其中所述第三电压值高于所述第四电压值。
9.根据权利要求8所述的方法，所述存储器件还包含：第一晶体管，具有被电连接到所述第一导电层的一个电极；以及第二晶体管，具有被电连接到所述第一导电层的一个电极、被接地的另一个电极、和被连接到所述第二导电层的栅电极，所述方法还包含以下步骤：
为了将数据写入所述存储元件，向所述第一晶体管的栅电极施加所述第一电压值以开启所述第一晶体管；
向所述第二晶体管的栅电极施加所述第二电压值以关断所述第二晶体管；
向所述第一晶体管的另一个电极施加所述第一电压值；
向所述第一导电层施加所述第一电压值；以及
向所述第二导电层施加所述第二电压值；以及
当读出在所述存储元件中写入的数据时，向所述第一晶体管的栅电极施加所述第三电压值以开启所述第一晶体管；
向所述第二晶体管的栅电极施加所述第三电压值以开启所述第二晶体管；以及
从所述第一晶体管的所述另一个电极读出所述第一导电层的电势。
10.根据权利要求8所述的方法，所述存储器件还包含：第一晶体管，具有被电连接到所述第一导电层的第一电极；第二晶体管，具有被电连接到所述第一导电层的第一电极和被接地的第二电极；以及第三晶体管，具有被电连接到所述第二导电层的第一电极、被电连接到所述第二晶体管的栅电极的第二电极、和被电连接到所述第一晶体管的栅电极的栅电极，所述方法还包含以下步骤：
为了将数据写入所述存储元件，向所述第一晶体管的栅电极施加所述第一电压值以开启所述第一晶体管；
向所述第二晶体管的栅电极施加所述第二电压值以关断所述第二晶体管；
向所述第三晶体管的栅电极施加所述第一电压值以开启所述第三晶体管；
向所述第一导电层施加所述第一电压值；以及
向所述第二导电层施加所述第二电压值；以及
为了读出在所述存储元件中写入的数据，向所述第一晶体管的栅电极施加所述第三电压值以开启所述第一晶体管；
向所述第二晶体管的栅电极施加所述第三电压值以开启所述第二晶体管；
向所述第三晶体管的栅电极施加所述第三电压值以开启所述第三晶体管；以及
从所述第一晶体管的另一个电极读出所述第一导电层的电势。
11.根据权利要求8所述的方法，其中，所述第一电压值等于所述第三电压值，并且所述第二电压值等于所述第四电压值。
12.一种用于驱动包括存储器件的半导体器件的方法，所述存储器件包括在第一导电层和包含与所述第一导电层不同的材料的第二导电层之间形成了含硅膜的存储元件，所述方法包含以下步骤：
为了读出在所述存储元件中写入的数据，向所述第二导电层施加第一电压值并向所述第一导电层施加第二电压值，其中所述第一电压值高于所述第二电压值，
其中，通过施加与在所述存储元件上所施加的用于读出的电压的极性相反的电压，将数据写入所述存储元件。
13.根据权利要求12所述的方法，所述存储器件还包含：第一晶体管，具有被电连接到所述第一导电层的一个电极；以及第二晶体管，具有被电连接到所述第一导电层的一个电极、被接地的另一个电极、和被连接到所述第二导电层的栅电极，所述方法还包含以下步骤：
当读出在所述存储元件中写入的数据时，向所述第一晶体管的栅电极施加所述第一电压值以开启所述第一晶体管；
向所述第二晶体管的栅电极施加所述第一电压值以开启所述第二晶体管；以及
从所述第一晶体管的另一个电极读出所述第一导电层的电势。
14.根据权利要求12所述的方法，所述存储器件还包含：第一晶体管，具有被电连接到所述第一导电层的第一电极；第二晶体管，具有被电连接到所述第一导电层的第一电极和被接地的第二电极；以及第三晶体管，具有被电连接到所述第二导电层的第一电极、被电连接到所述第二晶体管的栅电极的第二电极、和被电连接到所述第一晶体管的栅电极的栅电极，所述方法还包含以下步骤：
为了读出在所述存储元件中写入的数据，向所述第一晶体管的栅电极施加所述第一电压值以开启所述第一晶体管；
向所述第二晶体管的栅电极施加所述第一电压值以开启所述第二晶体管；
向所述第三晶体管的栅电极施加所述第一电压值以开启所述第三晶体管；以及
从所述第一晶体管的另一个电极读出所述第一导电层的电势。
15.根据权利要求12所述的方法，其中，当数据被写入到所述存储元件中时，所述存储元件中的所述含硅膜被硅化。
16.根据权利要求8和12中任一项所述的方法，其中，所述第二导电层的功函数小于所述第一导电层的功函数。
CN2007800395057A 2006-10-24 2007-10-22 包含存储器件的半导体器件及其驱动方法 Expired - Fee Related CN101529591B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP288788/2006 2006-10-24
JP2006288788 2006-10-24
PCT/JP2007/070969 WO2008050880A1 (en) 2006-10-24 2007-10-22 Semiconductor device including storage device and method for driving the same

Publications (2)

Publication Number Publication Date
CN101529591A CN101529591A (zh) 2009-09-09
CN101529591B true CN101529591B (zh) 2012-06-27

Family

ID=39324661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800395057A Expired - Fee Related CN101529591B (zh) 2006-10-24 2007-10-22 包含存储器件的半导体器件及其驱动方法

Country Status (5)

Country Link
US (3) US7782651B2 (zh)
EP (1) EP2076923B1 (zh)
KR (3) KR101481400B1 (zh)
CN (1) CN101529591B (zh)
WO (1) WO2008050880A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569753B2 (en) 2010-06-04 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Storage device comprising semiconductor elements

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2076923B1 (en) * 2006-10-24 2012-08-15 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device including storage device and method for driving the same
WO2008068801A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Limited 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法
JP4792006B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
US7872934B2 (en) * 2007-12-14 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for writing data into memory
JP5371400B2 (ja) * 2007-12-14 2013-12-18 株式会社半導体エネルギー研究所 メモリ及び半導体装置
EP2107571B1 (en) * 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
CN102150268B (zh) 2008-09-30 2013-07-31 株式会社半导体能源研究所 半导体存储器件
US8456586B2 (en) * 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
JP5641840B2 (ja) * 2009-10-01 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
US8408780B2 (en) 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
US8228715B2 (en) * 2010-05-28 2012-07-24 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
US8520426B2 (en) * 2010-09-08 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
TWI721026B (zh) 2015-10-30 2021-03-11 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
US9659623B1 (en) * 2016-03-28 2017-05-23 Nxp Usa, Inc. Memory having a plurality of resistive non-volatile memory cells
US11503143B2 (en) 2019-12-03 2022-11-15 Apple Inc. Handheld electronic device
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US11139016B1 (en) * 2020-04-07 2021-10-05 Micron Technology, Inc. Read refresh operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714795A (en) * 1994-11-11 1998-02-03 Tadahiro Ohmi Semiconductor device utilizing silicide reaction
US5994757A (en) * 1994-02-04 1999-11-30 Canon Kabushiki Kaisha Electronic circuit device capable for use as a memory device
US6051851A (en) * 1994-04-28 2000-04-18 Canon Kabushiki Kaisha Semiconductor devices utilizing silicide reaction

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644198A (en) 1979-09-14 1981-04-23 Fujitsu Ltd Semiconductor memory device
US4818082A (en) 1988-05-27 1989-04-04 Eastman Kodak Company Compact wide-angle close-focus SLR zoom lens
CA2022929C (en) 1989-08-10 1995-02-07 Hisaaki Kawade Organic recording medium with electrodes
US5989943A (en) 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
JP2913768B2 (ja) 1990-05-23 1999-06-28 日本電気株式会社 半導体装置
JP2794348B2 (ja) 1991-06-21 1998-09-03 キヤノン株式会社 記録媒体、その製造方法、情報処理装置
JPH04373147A (ja) 1991-06-21 1992-12-25 Nippon Steel Corp 半導体装置のヒューズ構造
JPH0745792A (ja) 1992-12-18 1995-02-14 Texas Instr Inc <Ti> アンチヒューズとそれをプログラムする方法
JP3170101B2 (ja) 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
JP3559580B2 (ja) 1993-12-17 2004-09-02 財団法人国際科学振興財団 半導体装置
JP3682305B2 (ja) 1993-12-17 2005-08-10 財団法人国際科学振興財団 半導体装置の製造方法
GB9416899D0 (en) 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
WO1997030445A1 (en) 1996-02-16 1997-08-21 Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
JP2871593B2 (ja) * 1996-05-30 1999-03-17 日本電気株式会社 半導体記憶装置およびその製造方法
JPH1056066A (ja) 1996-08-08 1998-02-24 Matsushita Electron Corp アンチヒューズ素子およびその製造方法
JP2000123592A (ja) 1998-10-19 2000-04-28 Mitsubishi Electric Corp 半導体装置
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6288437B1 (en) 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
US6218689B1 (en) * 1999-08-06 2001-04-17 Advanced Micro Devices, Inc. Method for providing a dopant level for polysilicon for flash memory devices
DE10045192A1 (de) 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
US6498056B1 (en) 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
JP2004513513A (ja) 2000-10-31 2004-04-30 ザ　リージェンツ　オブ　ザ　ユニバーシティ　オブ　カリフォルニア 有機物双安定デバイス及び有機物メモリセル
US7087975B2 (en) 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
US6465282B1 (en) 2001-09-28 2002-10-15 Infineon Technologies Ag Method of forming a self-aligned antifuse link
US7196422B2 (en) 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
JP2003243631A (ja) 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
US6943065B2 (en) 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US6750530B1 (en) 2003-06-03 2004-06-15 International Business Machines Corporation Semiconductor antifuse with heating element
JP4040534B2 (ja) * 2003-06-04 2008-01-30 株式会社東芝 半導体記憶装置
US20050006640A1 (en) 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
JP4045245B2 (ja) 2004-02-12 2008-02-13 株式会社ルネサステクノロジ 半導体装置
JP2005252068A (ja) 2004-03-05 2005-09-15 Sony Corp 記憶装置
US7630233B2 (en) 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
WO2005119779A1 (en) 2004-06-03 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
US7795617B2 (en) 2004-10-29 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, paper money, valuable securities, passport, electronic device, bag, and clothes
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7768014B2 (en) 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US7358590B2 (en) 2005-03-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7791066B2 (en) 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
US8153511B2 (en) 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법
CN102646681B (zh) 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
EP2076923B1 (en) * 2006-10-24 2012-08-15 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device including storage device and method for driving the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994757A (en) * 1994-02-04 1999-11-30 Canon Kabushiki Kaisha Electronic circuit device capable for use as a memory device
US6051851A (en) * 1994-04-28 2000-04-18 Canon Kabushiki Kaisha Semiconductor devices utilizing silicide reaction
US5714795A (en) * 1994-11-11 1998-02-03 Tadahiro Ohmi Semiconductor device utilizing silicide reaction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569753B2 (en) 2010-06-04 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Storage device comprising semiconductor elements

Also Published As

Publication number Publication date
KR20140089380A (ko) 2014-07-14
KR101481400B1 (ko) 2015-01-14
US20080101108A1 (en) 2008-05-01
EP2076923A4 (en) 2011-03-16
KR101408716B1 (ko) 2014-06-20
US8274814B2 (en) 2012-09-25
WO2008050880A1 (en) 2008-05-02
US20100315868A1 (en) 2010-12-16
US8687407B2 (en) 2014-04-01
KR20090085630A (ko) 2009-08-07
US7782651B2 (en) 2010-08-24
EP2076923A1 (en) 2009-07-08
US20120319075A1 (en) 2012-12-20
EP2076923B1 (en) 2012-08-15
KR20120117001A (ko) 2012-10-23
KR101441348B1 (ko) 2014-09-18
CN101529591A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN101529591B (zh) 包含存储器件的半导体器件及其驱动方法
CN101523611B (zh) 半导体器件及其制造方法
CN101305315B (zh) 形成具有功能性的层的方法及半导体器件的制造方法
CN100474629C (zh) 无线芯片及其制造方法
US9735163B2 (en) Semiconductor device
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
JP5296360B2 (ja) 半導体装置およびその作製方法
JP5214213B2 (ja) 記憶装置の駆動方法
JP2010079984A (ja) 半導体記憶装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20201022

CF01 Termination of patent right due to non-payment of annual fee