JPH0745792A - アンチヒューズとそれをプログラムする方法 - Google Patents

アンチヒューズとそれをプログラムする方法

Info

Publication number
JPH0745792A
JPH0745792A JP5318711A JP31871193A JPH0745792A JP H0745792 A JPH0745792 A JP H0745792A JP 5318711 A JP5318711 A JP 5318711A JP 31871193 A JP31871193 A JP 31871193A JP H0745792 A JPH0745792 A JP H0745792A
Authority
JP
Japan
Prior art keywords
antifuse
electrode
work function
voltage
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5318711A
Other languages
English (en)
Inventor
Shoue-Jen Wang
− ジェン ワング ショウエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0745792A publication Critical patent/JPH0745792A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 プログラミング時間又は電圧を改善する。 【構成】 第1の電極(16b)、第2の電極(26
b)、及び第1及び第2の電極(16b,26b)の間
にあるアンチヒューズ層(24)を持つアンチヒューズ
(12)を説明した。第1の電極(16b)は第1の電
子の仕事関数を持つ第1の材料である。アンチヒューズ
層(24)が第1の電極(16b)に隣接している。第
2の電極(26b)がアンチヒューズ層(24)に隣接
していて、アンチヒューズ層(24)に対し第1の電極
(16b)と向い合っている。第2の電極(26b)は
第2の電子の仕事関数を持つ第2の材料で構成される。
第2の電子の仕事関数は第1の電子の仕事関数とは実質
的に異なる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は全般的に実質的に相異
なる電子の仕事関数を持つ電極で構成されたアンチヒュ
ーズに関する。
【0002】
【従来の技術及び課題】従来、この分野では、アンチヒ
ューズ・メモリ・セルは、PN接合ダイオードの様な減
結合素子と、アンチヒューズ素子とを導通阻止素子と電
気的に直列接続して構成されるのが普通である。メモリ
・セルがビット線とワード線の間に接続される。最初、
アンチヒューズは非導電状態にある。メモリ・セルをプ
ログラムするには、その両端に選択的に電圧を印加して
アンチヒューズを作動し、その後、アンチヒューズを高
導電状態になる様にする。
【0003】従来のアンチヒューズ素子又はアンチヒュ
ーズは、誘電体の降伏電圧を越える電圧が印加された
時、非可逆的に高導電状態にその導電度を変えることの
できる様な最初は誘電体であるアンチヒューズ材料を用
いている。従来、このアンチヒューズ材料が2つの電極
の間に介在配置されることがある。従来の典形では、下
側電極は強くドープしたn型結晶又は多結晶シリコンで
ある。更に、上側電極はポリシリコン、ドープされたポ
リシリコン、アルミニウム、又はチタンとタングステン
の合金であるのが典形的である。
【0004】
【課題を解決する為の手段及び作用】この発明が、実質
的に相異なる電子の仕事関数を持つ電極を使うことによ
り、アンチヒューズ・メモリ・セルのプログラミング時
間並びに/又はプログラミング電圧に有利な影響を与え
ることができると云うことを認識したのは最初である。
アンチヒューズは、下側電極に加えられる電圧に対し、
上側電極に正の電圧をかけることによってプログラムす
ることが好ましい。強くドープされたn型シリコンの下
側電極を持つ従来のアンチヒューズは、アルミニウム、
チタン−タングステン又はn型シリコンの上側電極を、
アルミニウムより一層低い仕事関数を持つ材料に置換え
ることによって、プログラミング時間並びに/又は電圧
の点で改善することができる。従来のアンチヒューズは
略同じ様な仕事関数を持つ2つの電極を持っていたが、
実施例のアンチヒューズでは、上側電極の電子の仕事関
数は、下側電極のそれよりも実質的に小さい。
【0005】同じ又はそれ以上の仕事関数の差を達成す
る為にこの他の多くの代案がある。例えば、金属のリス
トは、5.0eV又はそれ以上の仕事関数を持つもの(即
ち、高仕事関数の材料)、4.3及び5eVの間の仕事関
数を持つもの(即ち、中仕事関数の材料)及び4.3eV
又はそれ未満の仕事関数を持つもの(即ち、低仕事関数
の材料)の3つの群に分けることができる。その場合、
この発明のアンチヒューズは、例えば、高い仕事関数を
持つ材料を下側電極に選び、低い又は中位の仕事関数を
持つ材料を上側電極に選ぶことによって実現することが
できる。この発明のアンチヒューズは、例えば、中位の
仕事関数の材料を下側電極に選び、高い仕事関数の材料
を上側電極によることによっても実現することができ
る。この様に分けることは、この発明を例示するのに役
立つが、この発明の考えが、プログラミング電圧を助け
る組込みのバイアスを生ずる様な仕事関数の差を電極の
間に単に作ることであることは、当業者に容易に明らか
であろう。その為、任意の分類の中からの異なる材料
は、その仕事関数の差が実質的(即ち、約0.5eVより
大きく)ならば、上側及び下側の両方の電極として選ぶ
ことができるし、プログラミング電圧の極性を反転し
て、所望の仕事関数の差を逆転することができるし、或
いは電極の間に実質的な仕事関数の差を設定する為に、
任意の数の合金及び/又は材料を使うことができる。
【0006】本質的には、アンチヒューズの上側及び下
側電極の仕事関数が実質的に異なる様に選ぶことによっ
て、アンチヒューズのプログラミング時間並びに/又は
電圧を減少することができる様にする組込みの電位を設
定することを認識したのは、この発明が最初である。
【0007】
【実施例】図面全体にわたり、特に断らない限り、同じ
参照数字及び記号を用いている。図1は、アンチヒュー
ズ・メモリ・セルの3層を簡略にした部分的な断面図で
示している。3層は第1の電極16a又は16b、第2
の電極26a又は26b、及び両者の間に介在配置され
たアンチヒューズ層24で構成される。従来のアンチヒ
ューズでも、好ましい実施例のアンチヒューズでも、同
じ構造を使うことができる。何れの場合も、アンチヒュ
ーズをプログラムするには、アンチヒューズ層24の両
側で層26及び層16に電圧を印加する。アンチヒュー
ズの誘電体降伏電圧を越えるこの電圧が、アンチヒュー
ズ層24を非可逆的に高導電状態に変える。
【0008】更に図1について説明すると、従来のアン
チヒューズは、半導体基板(図に示していない)をイオ
ンの打込み、拡散又はその他の方法でドープすることに
よって、第1の電極16aを形成することにより、この
基板上に製造するのが典形的であった。この代わりに化
学反応気相成長(CVD)により、エピタキシャル沈積
により、又は従来周知の別の沈積方法によって、第1の
電極16a又は16bを基板の上にデポジットすること
ができる。第1の電極16aを適用するのに用いられた
製造方法に見合って、イオン打込み、拡散又はその他の
方法の前に、基板をマスクし、又はデポジットされた材
料をマスクしてパターンぎめすることにより、電極がパ
ターンぎめされる。こう云う方法は全て周知であり、こ
れらの方法に対応する好ましい方法も周知である。第1
の電極は強くドープされたn型シリコンである。その
時、アンチヒューズ層24は、基板の上に誘電体層をデ
ポジットする周知の方法を用いてデポジットされる。化
学反応気相成長(CVD)が典形的な方法である。その
後、典形的にはアンチヒューズ層24は、フォトマスク
層をデポジットし、フォトマスク層の上の選ばれたパタ
ーンを露出し、露出された部分だけ又は露出されなかっ
た部分だけが残る様にフォトマスク層を反応させ、アン
チヒューズ層24の露出部分を除去する反応薬剤を用い
てエッチングし、別の反応薬剤を用いてフォトマスク層
のストリッピングを行なうと云う様な周知のパターン及
びエッチ方法を使って、パターンぎめするのが典形的で
ある。最後は、その次に、典形的には強くドープされた
n型シリコンの化学反応気相成長により、第2の電極2
6aを形成するのが典形的である。次に、アンチヒュー
ズ層24について述べたのと同様な方法で、第2の電極
をパターンぎめする。好ましい実施例のアンチヒューズ
は、上に述べたのと同様な方法を用いて製造されるが、
電極16b及び26bに選ばれる材料は、これから述べ
る様に、プログラミング速度並びに/又は電圧が一層小
さくなる様に選ばれる。
【0009】次に図2a−2dを参照して、従来のアン
チヒューズ10及び好ましい実施例のアンチヒューズ1
2のプログラミングを図1と共に説明する。図2a−2
dは、固体のエネルギバンド・モデルを用いたアンチヒ
ューズのプログラミングを示す。このモデルは多くの教
科書に説明されているが、一般的にこのモデルは、電子
が占めることのできない或る許容エネルギについて述べ
ている。半導体は最大及び最小エネルギによって区切ら
れた許容エネルギバンドを特徴としている。隣合ったバ
ンドの間の隔たりが禁止エネルギ・ギャップと呼ばれて
いる。この明細書では、3種類の材料のモデルを考え
る。最初に、何れもその外側の殻に1つの価電子を持つ
N個の原子で構成されたアルカリ金属を考える。原子を
接近させると、このエネルギ・レベルからエネルギバン
ドが形成される。一番簡単な場合、1つのエネルギ・レ
ベルを高々2個の電子(反対のスピンを持つ)しか占め
ることができないと云うパウリの排他律により、このバ
ンドは2N個の電子に対する場所を持っている。この
時、利用し得るN個の電子がエネルギバンドの下半分を
埋め、埋められた状態のすぐ上には空の状態がある。バ
ンドの埋められた部分の頂部に近い電子は、印加された
電界から少量のエネルギを受取って、こう云う空の状態
へ移動することが容易にできる。その為、それらの電子
は殆ど自由電子の様に振舞い、外部から印加された電界
により、材料の中を輸送することができる。一般的に、
金属は、今述べた場合と同様な部分的に埋められたエネ
ルギバンドを特徴としている。その為、金属は高導電で
ある。
【0010】低い温度で価電子が許容エネルギバンドを
完全に埋め、この埋められたバンドと次に高いバンドの
間にエネルギ・ギャップが存在する様な材料では、全く
違う電気的な挙動が起こる。即ち、一番低い空のエネル
ギ状態は、一番高い埋められた状態からエネルギ・ギャ
ップEg だけ隔たっている。絶縁材料では、Eg が一般
的に5電子ボルトより大きく、典形的な熱又は電界エネ
ルギよりずっと大きい。こゝで考えている理想化では、
空の許容状態に近い電子が無く、従って、外部から印加
された電界から小さなエネルギを受取る様な電子が利用
できない。この場合、どの電子も電流を運ぶことができ
ない。従って、この場合、材料は絶縁体である。
【0011】半導体は絶縁体と似たバンド構造を持って
いる。この両者の分類の違いは、禁止エネルギ・ギャッ
プの大きさと、半導体に導電度を高める様な不純物を添
加することによって、空に近いバンドのポピュレーショ
ンを増やすことができることである。半導体では、絶対
温度ゼロで埋められる一番高いバンドを一番低い空のバ
ンドから隔てゝいるエネルギ・ギャップは、典形的には
1eV程度である。不純物のない又は真性半導体では、隔
離された原子の価電子であった電子によって、一番上の
埋められたバンドのポピュレーションが生まれている。
このバンドが価電子帯と呼ばれる。
【0012】絶対ゼロより高い任意の温度では、価電子
帯は全部埋められていない。これは、少数の電子は、禁
止ギャップを越えて、次の許容帯へ励起されるくらいの
熱エネルギを持っているからである。エネルギ・ギャッ
プが更に小さいか、並びに/又は温度が更に高い場合、
一層多くの数の電子がバンドの間を飛び越すことができ
る。上側バンドにある電子は少量のエネルギを獲得する
のが容易であり、印加された電界に応答して電流を発生
することができる。このバンドのポピュレーションを作
る電子が電気の導体であるので、このバンドが導電帯と
呼ばれる。こう云うモデルでは、3つのエネルギ・レベ
ルがある。Ec は導電帯のエネルギ・レベルである。E
v は価電子帯のエネルギ・レベルである。Ef はフェル
ミ・レベルと呼ばれる。こゝで説明に用いるもう1つの
エネルギ・レベルは、真空エネルギ又は自由電子エネル
ギ・レベルである。これは、電子がそれに関連する原子
の結合から解放される時のエネルギ量である。金属では
材料の定数qφm が電子の仕事関数として知られてお
り、これは電子をそのフェルミ・レベルから真空エネル
ギにするのに要するエネルギ量である。半導体では表式
q(χ+Vn )がこの仕事関数、即ち、電子をフェルミ
・レベルから真空エネルギにする為のエネルギ量であ
る。χ項がフェルミ・レベルと導電帯Ec の間のエネル
ギ差を表わし、V n 項は導電帯Ec と真空エネルギの間
の差を表わす。
【0013】フェルミ・レベルは基準エネルギである。
フェルミ・エネルギでは、その状態が電子で埋められる
確率は50%である。熱平衡にある任意の2つの系は同
じフェルミ・レベルを持つことを証明することができ
る。ドープされていない、即ち真性の半導体では、フェ
ルミ・レベルはEv 及びEc の間の大体真ん中にある。
即ち、それは禁止区域の中で、価電子帯の最大エネルギ
と導電帯の最小エネルギの間の半分の所にある。金属は
価電子帯及び導電帯によって特徴づけられないが、その
フェルミ・レベル及び真空エネルギに対する関係によっ
て特徴づけられる。真性の半導体をドープすることによ
り、Ef を導電帯のレベル及び価電子帯のレベルに対し
て動かすことができる。このドーピングは2種類の不純
物の内の一方によって行なうことができる。例えば、4
個の価電子を持つ1個のシリコン原子を燐の様なV属の
不純物原子(5個の価電子を持つ)に置換えると、不純
物原子からの4個の価電子がこの置換された不純物原子
と隣接するシリコン原子の間の結合の手を埋める。然
し、5番目の電子はその近くのものと共有結合しない。
それは原子核にある余分の正の電荷によって不純物原子
と弱く結合するだけである。この弱い結合を破って、5
番目の電子が結晶の中を漂動し、電気伝導に貢献する様
にするには、少量のエネルギしか必要としない。こう云
う置換のV属不純物がシリコンに電子を与えるので、そ
れらはドナーとして知られている。ドナー・ドーピング
はn形ドーピングとも呼ばれる。この代わりに、硼素の
様な3個の価電子を持つ III属の不純物原子で格子内の
シリコン原子に置換える時、p形ドーピングが行なわれ
る。3個の電子がシリコンの4つの共有結合の内の3つ
を埋め、1つの結合の手を開いたまゝにする。近くの結
合から別の電子が移動してきてこの開いた結合を埋める
と、開いている結合が移動する。開いている結合の移動
が正の電荷を運び、この結果ホール伝導と呼ばれる機構
になる。ドナー原子の場合は、導電過程を開始するには
少量のエネルギしか必要でなかったのと同じく、価電子
帯から電子を3価の不純物によって作られた開いている
結合に励起するには、少量のエネルギしか必要としな
い。この不純物が、電子を容易に受取る開いている結合
に通ずるので、アクセプタ不純物と呼ばれる。
【0014】図2a−2dの内、図2a及び2cがプロ
グラミングする前の従来のアンチヒューズ10を示す。
従来のアンチヒューズ10は第1の電極16a及び第2
の電極26aを持つ。絶縁体24がその間にある。絶縁
体24は大きな禁止エネルギ・ギャップを持っている。
典形的には従来の両方の電極16a及び26aがn形に
ドープされたポリシリコンである。その為、フェルミ・
レベルは、価電子帯よりも導電帯に一層接近している。
典形的には、層24は二酸化シリコン又は窒化シリコン
である。図2aは熱平衡にある系を示す。この為、フェ
ルミ・レベルは、3つの素子又は3層の全体に亘って平
坦である。2つの電極16a,26aの間に電圧が印加
されない時、この状態が存在する。
【0015】図2cには、電極16a,26aの間に電
圧Vを印加した同じ従来のアンチヒューズ10が示され
ている。この電圧は図示の様に、第1の電極16a及び
第2の電極26aのフェルミ・レベルのエネルギの間の
電圧Vの差となる。この電圧を有効にアンチヒューズ層
24に印加する為には、その前に上側電極又は第2の電
極26aは反転状態にバイアスしなければならない。反
転は、電子が優性(n形)からホールが優性(p形)へ
と云う様に、半導体に於ける多数担体の局部的な逆転の
ことである。プログラミング手順で誘電体の両端に電圧
を積成する為には、この反転が必要である。典形的に
は、半導体が反転状態に達するのに必要な電圧は約1.
5ボルトであり、従って電極16a,26aの間にV=
18ボルトのプログラミング電圧が印加される典形的な
系では、実際にはヒューズの両端には電圧Vfuseとして
16.5ボルトしか印加されない。所定の電圧Vに対
し、この結果、アンチヒューズ層24をプログラムする
時間が長くなる。
【0016】こゝで述べた固体のエネルギバンド・モデ
ル及び簡単な説明で、図2a−2dは前に述べたアンチ
ヒューズ層16a又は16b,24及び26a又は26
bの3つの層の電位を例示している。半導体の層16
a,16b,26aは、その価電子帯の上側エネルギE
v 、その導電帯の下側エネルギEc 及びそのフェルミ・
レベルのエネルギEf を示すグラフで表わされている。
こゝで説明する実施例では、半導体層はn形ポリシリコ
ンであることが好ましく、その為、そのフェルミ・エネ
ルギ・レベルはその導電帯のエネルギEc に極く近い所
にあり、従って、電子をその材料の導電帯に励起するに
は少量のエネルギしか必要としない。半導体材料の
c ,Ev 及び真空エネルギEo の間の関係は既に知ら
れている。フェルミ・レベルEf の相対的な位置は、熱
エネルギ又は電界から加えられたエネルギの様な外部条
件の関数である。金属層、今の例では具体的に26bが
そうであるが、そのフェルミ・レベルEf のグラフ表示
によって説明する。このレベルは真空エネルギEo と既
知の関係を持っている。絶縁層24は、第1及び第2の
電極16a又は16bと、26a又は26bの間に介在
配置された平行四辺形となって現われる。この平行四辺
形の垂直の辺が、絶縁層24と第1及び第2の電極の間
の物理的な境界を表わす。平行四辺形の垂直でない辺
は、2つの電極の間に形成されたポテンシャル・エネル
ギ障壁の上側及び下側のエネルギ・レベルを表わす。図
2a−2dに示した全ての状態は、アンチヒューズ10
又は12のプログラムされていない状態に関係する。
【0017】図2a−2dの内、図2b及び2dは、プ
ログラミングする前の好ましい実施例のポテンシャル・
エネルギバンドの線図を示す。図2bでは、好ましい実
施例のアンチヒューズ12が、第1及び第2の電極16
b,26bの間に電圧が印加されていない熱平衡にある
時の状態が示されている。然し、この場合、上側又は第
2の電極26bのフェルミ・レベルがアンチヒューズ層
24のエネルギ・レベルの一番上に一層接近しているこ
とに注意されたい。アンチヒューズ層24は典形的には
良好な絶縁体であり、従って、この一番上のエネルギ・
レベルは実質的に真空エネルギ・レベルに等しい。熱平
衡では、フェルミ・レベルは3つのレベルに亘って平坦
なバンド状態でなければならない。この為、アンチヒュ
ーズ層24に組込みの電位Vbiが誘起される。この組込
みの電位は、第1及び第2の電極16b,26bの間に
印加電圧がなくても存在する。
【0018】図2dには、電圧Vを印加した時の好まし
い実施例のアンチヒューズ12が示されている。この場
合、第2の電極又は上側電極26bが金属であるから、
上側電極26bを反転状態に駆動する為に電圧が費され
ることはない。これは、上側電極がポリシリコン層であ
った従来の場合に比べて利点である。更に、組込み電位
biが電圧Vと協働して、アンチヒューズ層24の両端
の実効電圧を増加する。金属を上側電極26aとして使
うことは従来も知られていたが、アンチヒューズの両端
に真性電圧Vbiを誘起するのに仕事関数の小さい金属を
使うことを認識したのは、この発明が最初である。
【0019】図3の好ましい実施例では、図1に示して
あるのと共通の素子には同じ参照数字を用いている。特
に、実質的に相異なる電子の仕事関数を持つ電極を用い
たアンチヒューズ装置12の一部分が示されている。装
置12は基板14、導電層16、絶縁層18及びアンチ
ヒューズ層24を有する。更に装置12はワード線26
及びビット線28を持ち、これらは実質的に相異なる電
子の仕事関数を持つアンチヒューズ電極を構成する。実
質的に相異なる電子の仕事関数を持つアンチヒューズの
電極を使うことにより、所定のプログラミング電圧に対
し、従来のアンチヒューズの場合よりも一層大きな電位
がアンチヒューズ層24の両端に印加される。この一層
大きい電位の為、従来のアンチヒューズの場合に必要で
あったよりも一層小さいプログラミング電圧を使うこと
が可能になる。その代わりに、プログラミング電圧が従
来と変わらないまゝであれば、必要なプログラミング時
間が一層短くなる。その差は、実質的に相異なる仕事関
数を持つアンチヒューズ電極を使うことに伴う組込みの
接合電位によるものである。この発明の考えは、アンチ
ヒューズ層24の両端に電圧が有効に印加される為に
は、その前に半導体の一方の電極を反転状態にバイアス
しなければならない従来の半導体−アンチヒューズ−半
導体構造に比べて、最大の利点を達成する。この反転電
圧は典形的には1ボルトより大きく、印加されたプログ
ラミング電圧の有効性をかなり減ずる。
【0020】電子の仕事関数の差を達成する別の例をこ
れから説明する。例えば金属のリストは5.0ボルト又
はそれより大きい仕事関数を持つもの(即ち、高仕事関
数の材料)4.3及び5ボルトの間の仕事関数を持つも
の(即ち、中位の仕事関数の材料)及び4.3ボルト又
はそれ未満の仕事関数を持つもの(即ち、低仕事関数の
材料)の3つの群に分けることができる。低仕事関数の
材料の例が、CRCハンドブック・オブ・フィジックス
・アンド・ケミストリ,第72版の12−97乃至12
−98に列記されており、Al,Mg,Ga,Ca,P
b,Mn,V,Zn及びn形にドープされたSiを含
む。同じ文献に中位の仕事関数の材料の例が列記されて
おり、W,Mo,TiN,TiW,Cu,Sb,Fe,
Sn,Hg,Cr,Ag及びドープされていないSiを
含む。この他の中位の仕事関数の材料も、アプライド・
フィジックスAの1986年6月版のブッチャー他の論
文「遷移金属珪化物の仕事関数及び障壁の高さ」に記載
されており、金属珪化物としてTiSi2 ,VSi2
CrSi2 ,CoSi2 ,Ni2 Si,MoSi2 ,W
Si2 ,OsSi1.8 ,IrSi3 ,PtSiを含む。
前掲CRCハンドブックに列記された高仕事関数の材料
の例としては、Pt,Pd,Ni,Co,Au及びp形
にドープされたSiが含まれる。もう1つの高仕事関数
の材料は、ハイ・テンペレチャー・サイエンス誌199
0年10月−12月号所載のウォール他の論文「タング
ステン−イリジウム合金の高温電子放出及び蒸発」に記
載されたT−Irである。更に別の高仕事関数の材料
は、前掲ブッチャー他に列記された金属珪化物Pd2
i,IrSi及びPt2 Siである。そこでこの発明の
アンチヒューズは、例えば、下側電極に高仕事関数の材
料を選び、上側電極に低又は中位の仕事関数の材料を選
ぶことによって実現することができる。この発明のアン
チヒューズは、例えば、側電極に中位の仕事関数の材料
を選び、上側電極に高仕事関数の材料を選ぶことによっ
ても構成することができる。この様な分け方はこの発明
を例示するのに役立つものであるが、当業者であれば、
この発明の考えが、単に、プログラミング電圧の助けと
なる組込みバイアスを生ずる様な仕事関数の差を電極の
間に作ることであることが容易に理解されよう。その
為、この様な任意の分類からの異なる材料も、その仕事
関数の差が実質的であれば、上側及び下側電極の両方と
して選ぶことができ、プログラミング電圧の極性を反転
して、所望の仕事関数の差を逆転することができ、又は
任意の数の合金又は材料を使って、電極の間に実質的な
仕事関数の差を設定することができる。
【0021】この発明の考えでは、以上説明した実施例
以外の実施例も含まれることを承知されたい。この発明
の範囲を考えるに当たっては、用いられた用語はそれに
限るものではないと理解されたい。
【0022】この発明を実施例について説明したが、こ
の説明はこの発明を制約する意図のものではない。以上
の説明から、当業者には、この発明の実施例の種々の変
更及び組合せ並びにその他の実施例が容易に考えられよ
う。従って、特許請求の範囲は、この様な変更を全て包
括するものであることを承知されたい。
【0023】この発明は以上の説明に関連して、更に下
記の実施態様を有する。 (1)第1の電子の仕事関数を持つ第1の材料で構成さ
れた第1の電極と、該第1の電極に隣接するアンチヒュ
ーズ層と、前記第1の電子の仕事関数とは実質的に異な
る第2の電子の仕事関数を持つ第2の材料で構成されて
いて、前記アンチヒューズ層に隣接し且つ該アンチヒュ
ーズ層に対して前記第1の電極と向い合っている第2の
電極とを有するアンチヒューズ。
【0024】(2)(1)項に記載したアンチヒューズ
に於て、第1の材料が、W−Ir,Pt,Pd,Ni,
Co,Au,Pd2 Si,IrSi,Pt2 Si,p形
にドープされたSi及びその組合せからなる群から選ば
れているアンチヒューズ。
【0025】(3)(2)項に記載したアンチヒューズ
に於て、第2の材料が、W,Mo,TiN,TiW,C
u,Sb,Fe,Sn,Hg,Cr,Ag,TiS
2 ,VSi2 ,CrSi2 ,CoSi2 ,Ni2
i,MoSi2 ,WSi2 ,OsSi1.8 ,IrS
3 ,PtSi,ドープされていないSi及びその組合
せからなる群から選ばれているアンチヒューズ。
【0026】(4)(2)項に記載したアンチヒューズ
に於て、第2の材料が、Al,Mg,Ga,Ca,P
b,Mn,V,Zn,n形にドープされたSi及びその
組合せからなる群から選ばれるアンチヒューズ。
【0027】(5)(1)項に記載したアンチヒューズ
に於て、第1の材料が、Al,Mg,Ga,Ca,P
b,Mn,V,Zn,n形にドープされたSi及びその
組合せからなる群から選ばれるアンチヒューズ。
【0028】(6)(5)項に記載したアンチヒューズ
に於て、第2の材料が、W−Ir,Pt,Pd,Ni,
Co,Au,Pd2 Si,IrSi,Pt2 Si,p形
にドープされたSi及びその組合せからなる群から選ば
れるアンチヒューズ。
【0029】(7)(5)項に記載したアンチヒューズ
に於て、第2の材料が、W,Mo,TiN,TiW,C
u,Sb,Fe,Sn,Hg,Cr,Ag,TiS
2 ,VSi2 ,CrSi2 ,CoSi2 ,Ni2
i,MoSi2 ,WSi2 ,OsSi1.8 ,IrS
3 ,PtSi,ドープされていないSi及びその組合
せからなる群から選ばれるアンチヒューズ。
【0030】(8)(1)項に記載したアンチヒューズ
に於て、第1の電子の仕事関数が少なくとも0.5eVだ
け前記第2の電子の仕事関数とは異なるアンチヒュー
ズ。
【0031】(9)(1)項に記載したアンチヒューズ
に於て、前記アンチヒューズ層が、酸化物、窒化物、酸
化物/窒化物及び非晶質シリコンからなる群から選ばれ
るアンチヒューズ。
【0032】(10)アンチヒューズをプログラムする
方法に於て、第1の電子の仕事関数を持つ第1の材料で
構成された第1の電極を設け、該第1の電極に隣接して
アンチヒューズ層を設け、前記第1の電子の仕事関数よ
りも実質的に小さい第2の電子の仕事関数を持つ第2の
材料で構成され、前記アンチヒューズ層に隣接すると共
に該アンチヒューズ層に対して前記第1の電極と向い合
う第2の電極を設け、前記アンチヒューズ層を非可逆的
に高導電状態にするのに十分な大きさ及び持続時間を持
つ、前記第2の電極に対して正の電圧を前記第1の電極
に印加する工程を含む方法。
【0033】(11)(10)項に記載した方法に於
て、第1の電極がn形にドープされたポリシリコンであ
る方法。
【0034】(12)(11)項に記載した方法に於
て、第2の電極がマグネシウムである方法。
【0035】(13)(12)項に記載した方法に於
て、アンチヒューズ層が酸化物/窒化物である方法。
【0036】(14)アンチヒューズをプログラムする
方法に於て、第1の電子の仕事関数を持つ第1の材料で
構成された第1の電極を設け、該第1の電極に隣接して
アンチヒューズ層を設け、前記第1の電子の仕事関数よ
りも実質的に大きい第2の電子の仕事関数を持つ第2の
材料で構成され、前記アンチヒューズ層に隣接している
と共に該アンチヒューズ層に対して前記第1の電極と向
い合った第2の電極を設け、前記アンチヒューズ層を非
可逆的に高導電状態にするのに十分な大きさ及び持続時
間を持つ、第2の電極に対して負の電圧を第1の電極に
印加する工程を含む方法。
【0037】(15)第1の電極(16b)、第2の電
極(26b)、及び第1及び第2の電極(16b,26
b)の間にあるアンチヒューズ層(24)を持つアンチ
ヒューズ(12)を説明した。第1の電極(16b)は
第1の電子の仕事関数を持つ第1の材料である。アンチ
ヒューズ層(24)が第1の電極(16b)に隣接して
いる。第2の電極(26b)がアンチヒューズ層(2
4)に隣接していて、アンチヒューズ層(24)に対し
第1の電極(16b)と向い合っている。第2の電極
(26b)は第2の電子の仕事関数を持つ第2の材料で
構成される。第2の電子の仕事関数は第1の電子の仕事
関数とは実質的に異なる。
【図面の簡単な説明】
【図1】電極並びにその間に介在配置されたアンチヒュ
ーズ材料を示すアンチヒューズの簡略部分断面図。
【図2】従来並びにこの発明の好ましい実施例のアンチ
ヒューズの両方に対し、バイアスを印加した状態及び印
加しない状態に於ける図1に示した構造のプログラミン
グ前のポテンシャル・エネルギバンド線図。
【図3】アンチヒューズの更に詳しい横断面図。
【符号の説明】
16b 第1の電極 24 アンチヒューズ 26b 第2の電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1の電子の仕事関数を持つ第1の材料
    で構成された第1の電極と、該第1の電極に隣接するア
    ンチヒューズ層と、前記第1の電子の仕事関数とは実質
    的に異なる第2の電子の仕事関数を持つ第2の材料で構
    成されていて、前記アンチヒューズ層に隣接し且つ該ア
    ンチヒューズ層に対して前記第1の電極と向い合ってい
    る第2の電極とを有するアンチヒューズ。
  2. 【請求項2】 アンチヒューズをプログラムする方法に
    於て、第1の電子の仕事関数を持つ第1の材料で構成さ
    れた第1の電極を設け、該第1の電極に隣接してアンチ
    ヒューズ層を設け、前記第1の電子の仕事関数よりも実
    質的に小さい第2の電子の仕事関数を持つ第2の材料で
    構成され、前記アンチヒューズ層に隣接すると共に該ア
    ンチヒューズ層に対して前記第1の電極と向い合う第2
    の電極を設け、前記アンチヒューズ層を非可逆的に高導
    電状態にするのに十分な大きさ及び持続時間を持つ、前
    記第2の電極に対して正の電圧を前記第1の電極に印加
    する工程を含む方法。
JP5318711A 1992-12-18 1993-12-17 アンチヒューズとそれをプログラムする方法 Pending JPH0745792A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99333092A 1992-12-18 1992-12-18
US993330 1992-12-18

Publications (1)

Publication Number Publication Date
JPH0745792A true JPH0745792A (ja) 1995-02-14

Family

ID=25539395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5318711A Pending JPH0745792A (ja) 1992-12-18 1993-12-17 アンチヒューズとそれをプログラムする方法

Country Status (1)

Country Link
JP (1) JPH0745792A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135729A (ja) * 2006-10-24 2008-06-12 Semiconductor Energy Lab Co Ltd 記憶装置及び記憶装置の駆動方法
US8687407B2 (en) 2006-10-24 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage device and method for driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135729A (ja) * 2006-10-24 2008-06-12 Semiconductor Energy Lab Co Ltd 記憶装置及び記憶装置の駆動方法
US8687407B2 (en) 2006-10-24 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage device and method for driving the same

Similar Documents

Publication Publication Date Title
EP0365932B1 (en) Semiconductor device
JP3204454B2 (ja) 電界効果トランジスタの選択的プログラミング方法
US5241193A (en) Semiconductor device having a thin-film transistor and process
US8053809B2 (en) Device including high-K metal gate finfet and resistive structure and method of forming thereof
US9041151B2 (en) Fin eFuse formed by trench silicide process
US7691684B2 (en) Fin-type antifuse
US7332791B2 (en) Electrically programmable polysilicon fuse with multiple level resistance and programming
US6979601B2 (en) Methods for fabricating fuses for use in semiconductor devices and semiconductor devices including such fuses
US5057451A (en) Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US5625220A (en) Sublithographic antifuse
US7528015B2 (en) Tunable antifuse element and method of manufacture
US20060292754A1 (en) Antifuse element and method of manufacture
KR950030267A (ko) 실리사이드 반응을 이용하는 반도체 디바이스
IE50698B1 (en) A programmable cell for use in programmable electronic arrays
US4997785A (en) Shared gate CMOS transistor
KR100215182B1 (ko) 전기적 도전성 접촉 스터드 및 sram 셀
JP2023552038A (ja) プロジェクション・ライナを有する相変化メモリ・セル
KR940008564B1 (ko) 반도체 소자 및 그 제조방법
JPH0745792A (ja) アンチヒューズとそれをプログラムする方法
EP0065916B1 (en) Schottky diode - polycrystalline silicon resistor memory cell
US20210384202A1 (en) Semiconductor structure and method of forming the same
JP2006339312A (ja) 半導体装置及び製造方法
JP2525672B2 (ja) 半導体装置
JP5326080B2 (ja) 相変化メモリ装置の製造方法
JPH10189918A (ja) 不揮発性半導体記憶装置、製造方法及び電荷蓄積方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427