JP2006339312A - 半導体装置及び製造方法 - Google Patents
半導体装置及び製造方法 Download PDFInfo
- Publication number
- JP2006339312A JP2006339312A JP2005160563A JP2005160563A JP2006339312A JP 2006339312 A JP2006339312 A JP 2006339312A JP 2005160563 A JP2005160563 A JP 2005160563A JP 2005160563 A JP2005160563 A JP 2005160563A JP 2006339312 A JP2006339312 A JP 2006339312A
- Authority
- JP
- Japan
- Prior art keywords
- region
- easily breakable
- insulating film
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】装置に対する外部入力によってキャパシタの絶縁膜が破壊されない半導体装置とその製造方法を提供する。
【解決手段】
半導体装置10の絶縁膜17は、P型半導体領域12上に第1易破壊領域17aを備え、N+型半導体領域13上に第2易破壊領域17bとを備える。P型半導体領域12と第1易破壊領域17aとキャパシタ電極20とは、リークパス部を構成する。N+型半導体領域13と第2易破壊領域17bとキャパシタ電極20とはMOSキャパシタを構成する。N型半導体基板11には電極22を介して電源電圧Vddが印加されているため、外部入力があった場合ダイオードの整流作用からリークパス部を電流が流れやすくなり、プログラミング目的以外で第2易破壊領域17bが破壊されるのを防ぐことができる。
【選択図】図1
【解決手段】
半導体装置10の絶縁膜17は、P型半導体領域12上に第1易破壊領域17aを備え、N+型半導体領域13上に第2易破壊領域17bとを備える。P型半導体領域12と第1易破壊領域17aとキャパシタ電極20とは、リークパス部を構成する。N+型半導体領域13と第2易破壊領域17bとキャパシタ電極20とはMOSキャパシタを構成する。N型半導体基板11には電極22を介して電源電圧Vddが印加されているため、外部入力があった場合ダイオードの整流作用からリークパス部を電流が流れやすくなり、プログラミング目的以外で第2易破壊領域17bが破壊されるのを防ぐことができる。
【選択図】図1
Description
本発明は、装置に対する負荷やESD(Electrostatic Discharge)等の過大入力から装置を保護する構造を設けた半導体装置とその製造方法に関する。
従来、記憶装置やトリミング素子等のプログラマブルな半導体装置として、アンチヒューズを用いる方式が知られている。
アンチヒューズを用いる方式は半導体装置に通常の動作電圧よりも高い書き込み電圧を印加することによって、MOS(Metal Oxide Semiconductor)キャパシタのゲート絶縁膜を破壊し、それまで絶縁状態にあった半導体装置を導通可能とすることで、所望のプログラミングデータを書き込むことができ、所望の回路動作を実現することが可能となるものである。このアンチヒューズを用いる方式は、製品完成後にユーザが目的とする用途に合わせて書き込みを行うことができるため、多品種少量品種の用途に向いている。
MOSキャパシタ以外に他のトランジスタ等が存在する場合、書き込み電圧によってトランジスタを破壊してしまう可能性があるため、書き込み電圧以上の耐圧性を備える高耐圧トランジスタを使用する必要がある。しかし、高耐圧トランジスタを形成するためには製造工程数が増加する、製造コストが増加する等の問題がある。
そこで、高耐圧トランジスタを利用せずに済むように、例えばMOSキャパシタの絶縁膜を0.5〜5nmに形成することによって書き込み電圧を低くする構成が提案されている。(例えば特許文献1参照)
米国特許出願公開第2002/0094611A1号明細書
しかし、MOSキャパシタの絶縁膜を薄く形成すると、予期しない装置外からのサージ電圧やESD(Electrostatic Discharge)等の過大入力、装置への衝撃や負荷等によって絶縁膜が破壊されてしまう場合があり、所望のプログラミングを行うことができない問題があった。
従って、プログラミング目的以外でMOSキャパシタのゲート絶縁膜が破壊されない構造を備える半導体装置が求められている。
本発明は上記実情に鑑みてなされたものであって、装置に対する負荷やESD等の過大入力によってMOSキャパシタの絶縁膜が破壊されない半導体装置とその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点にかかる半導体装置は、
第1導電型の第1半導体領域と、
前記第1半導体領域の表面領域に形成された第2導電型の第2半導体領域と、
前記第1半導体領域及び前記第2半導体領域上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、を備える半導体装置であって、
前記絶縁膜は、前記第2半導体領域上に形成された第1易破壊領域と、第1半導体領域上に形成された第2易破壊領域とを備え、
前記第1易破壊領域の耐圧は、前記第2易破壊領域の耐圧及び、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の耐圧より低いことを特徴とする。
第1導電型の第1半導体領域と、
前記第1半導体領域の表面領域に形成された第2導電型の第2半導体領域と、
前記第1半導体領域及び前記第2半導体領域上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、を備える半導体装置であって、
前記絶縁膜は、前記第2半導体領域上に形成された第1易破壊領域と、第1半導体領域上に形成された第2易破壊領域とを備え、
前記第1易破壊領域の耐圧は、前記第2易破壊領域の耐圧及び、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の耐圧より低いことを特徴とする。
前記第2易破壊領域の耐圧は、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の耐圧より低くてもよい。
前記第1易破壊領域の厚みは、前記第2易破壊領域の厚み、及び前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の厚みと比較して薄くてもよい。
前記第2易破壊領域の厚みは、前記第1易破壊領域の厚みと比較して厚く、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の厚みと比較して薄くてもよい。
前記第1易破壊領域の厚みは1.5nm〜2.5nmであってもよい。
前記第2易破壊領域の厚みは3nm〜4nmであってもよい。
前記第1易破壊領域は、中心部とそれを囲む周辺部とを備え、前記中心部の厚みは周辺部の厚みと比較して薄く形成されてもよい。
前記第2易破壊領域は、中心部とそれを囲む周辺部とを備え、前記中心部の厚みは周辺部の厚みと比較して薄く形成されてもよい。
前記第1易破壊領域は、前記電極と接する面に凹凸が設けられてもよい。
上記目的を達成するため、本発明の第2の観点にかかる半導体装置の製造方法は、
第1導電型の第1半導体領域の表面領域に第2導電型の第2半導体領域を
形成する第2半導体領域形成工程と、
前記第1半導体領域及び前記第2半導体領域上に絶縁膜を形成する絶縁膜形成工程と、
前記第2半導体領域上の前記絶縁膜に第1易破壊領域を形成する第1易破壊領域形成工程と、
前記第1半導体領域上の前記絶縁膜に第2易破壊領域を形成する第2易破壊領域形成工程と、
前記絶縁膜上に電極を形成する電極形成工程と、を備えることを特徴とする。
第1導電型の第1半導体領域の表面領域に第2導電型の第2半導体領域を
形成する第2半導体領域形成工程と、
前記第1半導体領域及び前記第2半導体領域上に絶縁膜を形成する絶縁膜形成工程と、
前記第2半導体領域上の前記絶縁膜に第1易破壊領域を形成する第1易破壊領域形成工程と、
前記第1半導体領域上の前記絶縁膜に第2易破壊領域を形成する第2易破壊領域形成工程と、
前記絶縁膜上に電極を形成する電極形成工程と、を備えることを特徴とする。
前記第1易破壊領域形成工程では、前記第1易破壊領域の厚みを、前記第2易破壊領域及び、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜と比較して薄く形成してもよい。
前記第2易破壊領域形成工程では、前記第2易破壊領域の厚みを、前記第1易破壊領域の厚みと比較して厚く、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の厚みと比較して薄く形成してもよい。
前記第1易破壊領域形成工程では、薬液による洗浄又は/及びドライエッチングによって前記第1易破壊領域の前記電極と接する面に凹凸を設けてもよい。
前記第1易破壊領域形成工程では、薬液による洗浄又は/及びドライエッチングによって前記第2半導体領域の前記第1易破壊領域に接する面に凹凸が設けられた上で、前記第1易破壊領域が形成されてもよい。
本発明によれば、P型半導体領域上に耐圧が低い領域を備える絶縁膜を形成することによって、外部入力によるMOSキャパシタのゲート絶縁膜の破壊を防止し、外部入力から装置を保護することが可能な半導体装置とその製造方法を提供することができる。
本発明の実施の形態に係る半導体装置を図を用いて説明する。
図1は、本発明の実施の形態に係る半導体装置10の断面図である。また、図1に示す半導体装置10は、図2に示す回路の一点鎖線で囲んだ領域に対応する。
半導体装置10は、図1に示すようにN型半導体基板11と、P型半導体領域12と、N+型半導体領域13と、N+型拡散層14と、N++型拡散層15と、フィールドチャネル16と、絶縁膜17と、層間絶縁膜18と、キャパシタ電極20と、アルミニウム配線21と、電極22と、を備える。
N型半導体基板11は、リン、ヒ素等のN型(第1導電型)の不純物が拡散されたN型の半導体基板から構成される。
P型半導体領域12は、ボロン等のP型(第2導電型)の不純物が拡散されたP型の半導体領域から構成され、N型半導体基板11の表面領域に形成される。P型半導体領域12は、N+型半導体領域13と、フィールドチャネル16とに接する。また、P型半導体領域12上には、絶縁膜17の第1易破壊領域17aを介してキャパシタ電極20が形成される。後述するように、P型半導体領域12と、絶縁膜17の第1易破壊領域17aと、キャパシタ電極20とは、図2に示すリークパス部2を構成する。
N+型半導体領域13は、N型半導体基板11の表面領域に形成される。
N+型半導体領域13上には、絶縁膜17の第2易破壊領域17bを介してキャパシタ電極20が形成される。後述するように、N+型半導体領域13と、絶縁膜17の第2易破壊領域17bと、キャパシタ電極20とは、図2に示すMOSキャパシタ1を構成する。キャパシタ電極20とN++型拡散層15とに所定電圧が印加されると、絶縁膜17の第2易破壊領域17bが破壊され、以後、キャパシタ電極20はN++型拡散層15を介して電極22と短絡する。
N+型半導体領域13上には、絶縁膜17の第2易破壊領域17bを介してキャパシタ電極20が形成される。後述するように、N+型半導体領域13と、絶縁膜17の第2易破壊領域17bと、キャパシタ電極20とは、図2に示すMOSキャパシタ1を構成する。キャパシタ電極20とN++型拡散層15とに所定電圧が印加されると、絶縁膜17の第2易破壊領域17bが破壊され、以後、キャパシタ電極20はN++型拡散層15を介して電極22と短絡する。
N+型拡散層14は、リン、ヒ素等のN型(第1導電型)の不純物を拡散させたN型の半導体領域から構成され、N型半導体基板11とN++型拡散層15との間に形成される。
N++型拡散層15は、リン、ヒ素等のN型(第1導電型)の不純物を拡散させたN型の半導体領域から構成され、フィールドチャネル16の間に形成される。N++型拡散層15上には、電極22が形成される。
フィールドチャネル16は、N型の不純物を拡散させたN型半導体領域から構成され、N型半導体基板11の表面領域に形成される。フィールドチャネル16は、N+型半導体領域13と、N++型拡散層15とを短絡する。
絶縁膜17は、シリコン酸化膜(SiO2)から構成され、P型半導体領域12と、N+型半導体領域13と、フィールドチャネル16との上に形成される。絶縁膜17はP型半導体領域12上に第1易破壊領域17aを、N+型半導体領域13上に第2易破壊領域17bを備える。
第1易破壊領域17aは、図1に示すようにP型半導体領域12の表面領域上に形成される。また、第1易破壊領域17aは、図示するようにキャパシタ電極20の側壁より内側に形成される。
第1易破壊領域17aは、厚みの薄く形成された中心部と、中心部を囲み且つ中心部より厚く形成された周辺部とから構成される。第1易破壊領域17aの周辺部が中心部と比較して厚く形成され、且つ第1易破壊領域17aがキャパシタ電極20の側壁より内側に形成されるのは、キャパシタ電極20を形成する際のオーバーエッチング及びポリマー剥離によって第1易破壊領域17aの厚みが薄くなり、第1易破壊領域17aの初期絶縁性が劣ることを防ぐためである。
第2易破壊領域17bは、図1に示すようにN+型半導体領域13上に形成される。また、第2易破壊領域17bは、図示するようにキャパシタ電極20の側壁より内側に形成される。
第2易破壊領域17bも、厚みの薄く形成された中心部と、中心部を囲み且つ中心部より厚く形成された周辺部とから構成される。これは、第1易破壊領域17aと同様にキャパシタ電極20を形成する際のオーバーエッチング及びポリマー剥離によって第2易破壊領域17bの初期絶縁性が劣ることを防ぐためである。
第1易破壊領域17aの中心部は、第2易破壊領域17bと比較して耐圧が低くなるように形成されている。具体的には、第1易破壊領域17aの中心部の厚さは、第2易破壊領域17bの中心部の厚さと比較して薄くなるように形成される。例えば、第1易破壊領域17aの中心部の厚さは1.5〜2.5nm程度に形成され、第2易破壊領域17bの中心部の厚さは3〜4nmに形成されており、第1易破壊領域17aの耐圧は5V程度であり、第2易破壊領域17bの耐圧は8V程度である。
層間絶縁膜18は、シリコン酸化膜から構成され、絶縁膜17と、キャパシタ電極20との上に形成される。また、層間絶縁膜18の表面は平坦化されている。
キャパシタ電極20は、N型のポリシリコン膜から構成され、P型半導体領域12及びN+型半導体領域13上に形成される。
アルミニウム配線21は、アルミニウム膜等から構成され、層間絶縁膜18に形成された開口部18aを充填し、キャパシタ電極20と電気的に接触するように形成される。アルミニウム配線21には、図2に示すように、書込制御用MOSFET3と読出時に電流を抑える電流制限抵抗4とが接続される。
電極22は、アルミニウム膜等から構成され、図1に示すように層間絶縁膜18に形成された開口部18bを充填し、N++型拡散層15と電気的に接触するように形成される。
次に半導体装置10の製造方法を図を用いて説明する。なお、以下に記載する製造方法は一例であって同様の結果物が得られるのであればこれに限定されない。
まず、N型半導体基板11を用意し、N型半導体基板11上にP型半導体領域12が形成される領域を除き、フォトリソグラフィ等でレジストパターンを形成する。次にP型不純物をイオン注入法等で拡散させ、図3(a)に示すようにP型ウエル51を形成する。
次に、N型半導体基板11上に、熱酸化法等により25nm程度の厚みでシリコン酸化膜(SiO2)52を形成する。続いてシリコン酸化膜52上に、CVD(Chemical Vapor Deposition)等により130nm程度の厚みで、図3(b)に示すようにシリコン窒化膜(Si3N4)53を形成する。
次に、フォトリソグラフィ等によりP型半導体領域12及びN+型半導体領域13が形成される領域、及び電極22が形成される領域上にレジストパターン(図示せず)を形成する。レジストパターンをマスクとしてシリコン窒化膜53をエッチングして除去すると、図3(c)に示すように、P型半導体領域12及びN+型半導体領域13が形成される領域、及び電極22が形成される領域上のみシリコン窒化膜53が残る。
次に、シリコン窒化膜53上に残ったレジストパターンをマスクとしてリン、ヒ素等のN型不純物をイオン注入法等により注入する。次に、レジストパターンをアッシングして除去する。続いて、800度の炉で10分から20分かけシリコン酸化膜52を図3(d)に示すように成長させる。この際、イオン注入されたリン等のN型不純物はN型半導体基板11中に拡散し、図3(d)に示すフィールドチャネル16が形成される。
次に、シリコン窒化膜53と、シリコン窒化膜53下のシリコン酸化膜52とを図4(a)に示すように除去する。
次に、N+型半導体領域13が形成される領域を除いたP型ウエル51上にフォトリソグラフィ等により図4(b)に示すようにレジストパターン54を形成する。
N型不純物をイオン注入法等で注入し、図4(b)に示すようにN+型半導体領域13とN+型拡散層14とを形成する。この際、N型半導体基板11の表面領域には既にフィールドチャネル16が形成されているため、予め拡散されていたN型不純物とが合わさり、N+型拡散層14より不純物濃度の高いN++型拡散層15が形成される。
次に、熱酸化法、CVD法等により等によりP型半導体領域12、N+型半導体領域13、N++型拡散層15上にシリコン酸化膜52を図4(c)に示すように形成する。
続いて、第1易破壊領域17a及び第2易破壊領域17bに対応する領域にフォトリソグラフィ、エッチング等により図5(a)に示す開口部52a及び開口部52bを形成する。
次に、熱酸化法等によりシリコン酸化膜を成長させ、図5(b)に示すように開口部52a内のP型半導体領域12上に第1易破壊領域17aの中心部を、開口部52b内のN+型半導体領域13上に第2易破壊領域17bの中心部を形成する。この際、第1易破壊領域17aの中心部の厚さを第2易破壊領域17bのの中心部厚さと比較して薄くなるように形成する。例えば、第1易破壊領域17aの中心部の厚みは1.5〜2.5nm程度となるように、第2易破壊領域17bの中心部の厚みは、3〜4nm程度となるように形成する。このようにして第1易破壊領域17aと第2易破壊領域17bとを備える絶縁膜17が形成される。
絶縁膜17の全面にCVD法等によりポリシリコン膜を形成する。続いてフォトリソグラフィ法等を用いてパターニングした上でドライエッチングし、続いてドライエッチング時に発生した反応物ポリマーを剥離する。このようにして図5(c)に示すキャパシタ電極20を形成する。
次に、キャパシタ電極20及び絶縁膜17上にCVD法等により、シリコン酸化膜等を形成し、その表面を平坦化し図6(a)に示すように層間絶縁膜18を形成する。続いて、層間絶縁膜18上にフォトリソグラフィ等によりレジストパターンを形成し、エッチングすることで開口部18aおよび開口部18bを図6(b)に示すように形成する。
次に、PVD(Physical Vapor Deposition)等により開口部18a及び開口部18bを充填するようにアルミニウム膜等の金属膜を形成する。これをパターニングすることによって、図6(c)に示すようにキャパシタ電極20に電気的に接続されるアルミニウム配線21と、N++型拡散層15に電気的に接続される電極22と、が形成される。
以上の工程により、N型半導体基板11上に図1に示す半導体装置10がマトリクス状に製造される。さらに、他の一般的な工程により、各半導体装置10のアルミニウム配線21に接続されて図2に示す書込制御用MOSFET3と読出用の電流制限抵抗4が接続される。
また半導体装置10は、図示せぬ配線などにより、任意の論理を実現するように適宜相互に接続される。
また半導体装置10は、図示せぬ配線などにより、任意の論理を実現するように適宜相互に接続される。
次に、本発明の半導体装置10を備えるプログラマブルロジック回路をプログラミングする処理について説明する。
任意の半導体装置10にデータを書き込む場合(読出点(キャパシタ電極20及びアルミニウム配線21)を電源電圧Vddにプルアップする場合)、書込対象の半導体装置10に接続されている書込制御用MOSFET3の電流路の一端に書込電圧Vwを印加する。この書込電圧Vwは、(Vdd−Vw)がMOSキャパシタ1を構成している絶縁膜17の第2易破壊部17bを容易に破壊できる電圧に設定される。続いて、書込制御用MOSFET3のゲートに書込信号を入力し、書込制御用MOSFET3をオンする。これにより、MOSキャパシタ1の両端(キャパシタ電極20とN++型拡散層15)との間に、電圧Vdd−Vwが印加され、絶縁膜17の第2易破壊部17bが破壊され、以後、キャパシタ電極20はN++型拡散層15を介して、電極22に短絡し、電源電圧Vddにプルアップされる。前述のように、第2易破壊部17bはその周囲と比較して薄く形成されているので、Vdd−Vwは、従来に比して小さい電圧ですむ。
なお、書込動作時、リークパス部2に関しては、N+型半導体領域13とP型半導体領域12との間が逆バイアスになるため、第1易破壊領域17aには殆ど電圧がかからず、破壊されることはない。
なお、書込動作時、リークパス部2に関しては、N+型半導体領域13とP型半導体領域12との間が逆バイアスになるため、第1易破壊領域17aには殆ど電圧がかからず、破壊されることはない。
なお、大容量の電源を用意し、全ての書込対象半導体装置10に一括して書込電圧Vwと書込信号を入力することにより、一括してプログラミングをおこなってもよく、或いは、所定個数ずつ同様の処理を繰り返して、順次プログラミングを行うことも可能である。
製造プロセス中或いは書き込み動作、さらに、読み出し動作中などに、静電気などにより、半導体装置10に高電圧が印加される場合がある。例えば、アルミニウム配線21に高電圧の電荷がチャージされた場合、この電荷は、キャパシタ電極20、絶縁膜17のうちで最も耐圧が低い第1易破壊領域17aと、順方向接続となっているP型半導体領域12とN+型半導体領域13とから構成されるダイオードDを介して電極22に至り、電源に放電される。このため、プログラミングに使用する第2易破壊部17bを破壊することなく、不要な電荷が外部に排出される。
なお、プログラミングの前又は後で第1易破壊領域17aが破壊されたとしても、通常動作時には、P型半導体領域12とN+型半導体領域13とから構成されるダイオードDが逆バイアスとなり、電源からの電流がブロックされ、回路の動作に影響を与えない。
なお、プログラミングの前又は後で第1易破壊領域17aが破壊されたとしても、通常動作時には、P型半導体領域12とN+型半導体領域13とから構成されるダイオードDが逆バイアスとなり、電源からの電流がブロックされ、回路の動作に影響を与えない。
このように本発明によれば、P型半導体領域上12に第1易破壊領域17aを設け電源電圧Vddを印加することによって、プログラミング目的以外の外部入力があった際、電流は第1破壊領域17a、P型半導体領域12等から構成されるリークパス部2を経由して流れるため、MOSキャパシタ1を構成する第2易破壊領域17bが破壊されることを防ぐことができる。従って、外部入力から装置を保護することが可能な半導体装置及び製造方法を提供することができる。
本発明は上述した実施の形態に限られず、様々な修正及び応用が可能である。
例えば、上述した実施の形態では第1易破壊領域17a及び第2易破壊領域17bの厚みを薄く形成することで、第1易破壊領域17a及び第2易破壊領域17bの耐圧を下げる構成を例に挙げて説明したが、これに限られない。例えば、絶縁膜の厚みに変化を設けず、特に低い耐圧が要求される領域の絶縁膜下の半導体領域表面を荒らすことで、その上に形成される絶縁膜の下面を凹凸に形成し、絶縁膜の耐圧を下げる構成を採ることもできる。また、同様に低い耐圧が要求される領域の絶縁膜の表面(電極と接する面)を荒らして、絶縁膜の表面に凹凸を設けることによって絶縁膜の耐圧を下げる構成を採ることもできる。また、これらを同時に行い、絶縁膜の上面及び下面を荒らすこともできるし、絶縁膜の一部をその他の領域と比較して薄く形成した上で上面及び/又は下面を荒らすこともできる。これらは半導体装置に要求される性能、製造方法に応じて適宜調節することが可能である。
例えば、上述した実施の形態では第1易破壊領域17a及び第2易破壊領域17bの厚みを薄く形成することで、第1易破壊領域17a及び第2易破壊領域17bの耐圧を下げる構成を例に挙げて説明したが、これに限られない。例えば、絶縁膜の厚みに変化を設けず、特に低い耐圧が要求される領域の絶縁膜下の半導体領域表面を荒らすことで、その上に形成される絶縁膜の下面を凹凸に形成し、絶縁膜の耐圧を下げる構成を採ることもできる。また、同様に低い耐圧が要求される領域の絶縁膜の表面(電極と接する面)を荒らして、絶縁膜の表面に凹凸を設けることによって絶縁膜の耐圧を下げる構成を採ることもできる。また、これらを同時に行い、絶縁膜の上面及び下面を荒らすこともできるし、絶縁膜の一部をその他の領域と比較して薄く形成した上で上面及び/又は下面を荒らすこともできる。これらは半導体装置に要求される性能、製造方法に応じて適宜調節することが可能である。
絶縁膜下の半導体領域の表面又は絶縁膜の表面を荒し、凹凸を形成する方法としては、例えば、アンモニア(NH3)と過酸化水素水(H2O2)との混合薬液に浸して表面を荒らすことで、表面に凹凸を設ける構成がある。この構成を採る場合、薬液の濃度、温度、薬液に浸す時間等によって凹凸が形成される程度が変化するため、これらを調節することで絶縁膜の耐圧を調節することができる。また、例えばSF6等のSiアタック性を備えるガスによりドライエッチングすることで、表面を荒らし、表面に凹凸を設け、絶縁膜の耐圧を低くする構成もある。この場合、不純物の添加量を調節することによって、エッチングによる表面の凹凸を調節することができるため、これにより絶縁膜の耐圧を調節することができる。なお、これらの構成は単独で用いるだけでなく適宜組み合わせることも可能である。
また、上述した実施の形態では第1易破壊領域17a及び第2易破壊領域17bは、厚みの薄く形成された中心部と、中心部を囲み且つ中心部より厚く形成された周辺部とを備える構成を例に挙げて説明したが、これに限られない。例えば、中心部を囲む周辺部は、絶縁膜17と厚みと同じに形成されても良い。また、第1易破壊領域17a又は第2易破壊領域17bの周辺部を、それぞれの中心部に向かうにつれて階段状に厚みが薄くなるように形成することも可能である。これらは半導体装置10に要求される性能、半導体装置10の製造工程に応じて適宜調節することが可能である。
上述した実施の形態では、第1導電型をN型、第2導電型をP型として説明したが、これを逆にすることも可能である。
10 半導体装置
11 N型半導体基板
12 P型半導体領域
13 N+型半導体領域
14 N+型拡散層
15 N++型拡散層
16 フィールドチャネル
17 絶縁膜
18 層間絶縁膜
20 キャパシタ電極
21 アルミニウム配線
22 電極
11 N型半導体基板
12 P型半導体領域
13 N+型半導体領域
14 N+型拡散層
15 N++型拡散層
16 フィールドチャネル
17 絶縁膜
18 層間絶縁膜
20 キャパシタ電極
21 アルミニウム配線
22 電極
Claims (14)
- 第1導電型の第1半導体領域と、
前記第1半導体領域の表面領域に形成された第2導電型の第2半導体領域と、
前記第1半導体領域及び前記第2半導体領域上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、を備える半導体装置であって、
前記絶縁膜は、前記第2半導体領域上に形成された第1易破壊領域と、第1半導体領域上に形成された第2易破壊領域とを備え、
前記第1易破壊領域の耐圧は、前記第2易破壊領域の耐圧及び、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の耐圧より低いことを特徴とする半導体装置。 - 前記第2易破壊領域の耐圧は、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の耐圧より低いことを特徴とする請求項1に記載の半導体装置。
- 前記第1易破壊領域の厚みは、前記第2易破壊領域の厚み、及び前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の厚みと比較して薄いことを特徴とする請求項1又は2に記載の半導体装置。
- 前記第2易破壊領域の厚みは、前記第1易破壊領域の厚みと比較して厚く、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の厚みと比較して薄いことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記第1易破壊領域の厚みは1.5nm〜2.5nmであることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記第2易破壊領域の厚みは3nm〜4nmであることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記第1易破壊領域は、中心部とそれを囲む周辺部とを備え、前記中心部の厚みは周辺部の厚みと比較して薄く形成されることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- 前記第2易破壊領域は、中心部とそれを囲む周辺部とを備え、前記中心部の厚みは周辺部の厚みと比較して薄く形成されることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
- 前記第1易破壊領域は、前記電極と接する面に凹凸が設けられることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置。
- 第1導電型の第1半導体領域の表面領域に第2導電型の第2半導体領域を
形成する第2半導体領域形成工程と、
前記第1半導体領域及び前記第2半導体領域上に絶縁膜を形成する絶縁膜形成工程と、
前記第2半導体領域上の前記絶縁膜に第1易破壊領域を形成する第1易破壊領域形成工程と、
前記第1半導体領域上の前記絶縁膜に第2易破壊領域を形成する第2易破壊領域形成工程と、
前記絶縁膜上に電極を形成する電極形成工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記第1易破壊領域形成工程では、前記第1易破壊領域の厚みを、前記第2易破壊領域及び、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜と比較して薄く形成することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記第2易破壊領域形成工程では、前記第2易破壊領域の厚みを、前記第1易破壊領域の厚みと比較して厚く、前記第1易破壊領域及び前記第2易破壊領域を除く前記絶縁膜の厚みと比較して薄く形成することを特徴とする請求項10又は11に記載の半導体装置の製造方法。
- 前記第1易破壊領域形成工程では、薬液による洗浄又は/及びドライエッチングによって前記第1易破壊領域の前記電極と接する面に凹凸を設けることを特徴とする請求項10乃至請求項12のいずれか1項に記載の半導体装置の製造方法。
- 前記第1易破壊領域形成工程では、薬液による洗浄又は/及びドライエッチングによって前記第2半導体領域の前記第1易破壊領域に接する面に凹凸が設けられた上で、前記第1易破壊領域が形成されることを特徴とする請求項10乃至13のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005160563A JP2006339312A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005160563A JP2006339312A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置及び製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339312A true JP2006339312A (ja) | 2006-12-14 |
Family
ID=37559625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005160563A Withdrawn JP2006339312A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006339312A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008547191A (ja) * | 2005-06-14 | 2008-12-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | パワーコンポーネントを有するモノリシック集積された半導体装置およびモノリシック集積された半導体装置を製造する方法 |
WO2011004874A1 (ja) * | 2009-07-09 | 2011-01-13 | 株式会社村田製作所 | アンチヒューズ素子 |
WO2011122182A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社村田製作所 | アンチヒューズモジュール |
CN104282644A (zh) * | 2013-07-02 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 一种可编程硅通孔结构及其制备方法 |
-
2005
- 2005-05-31 JP JP2005160563A patent/JP2006339312A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008547191A (ja) * | 2005-06-14 | 2008-12-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | パワーコンポーネントを有するモノリシック集積された半導体装置およびモノリシック集積された半導体装置を製造する方法 |
JP4886777B2 (ja) * | 2005-06-14 | 2012-02-29 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | パワーコンポーネントを有するモノリシック集積された半導体装置およびモノリシック集積された半導体装置を製造する方法 |
WO2011004874A1 (ja) * | 2009-07-09 | 2011-01-13 | 株式会社村田製作所 | アンチヒューズ素子 |
CN102473674A (zh) * | 2009-07-09 | 2012-05-23 | 株式会社村田制作所 | 反熔丝元件 |
JP5387677B2 (ja) * | 2009-07-09 | 2014-01-15 | 株式会社村田製作所 | アンチヒューズ素子 |
US8896092B2 (en) | 2009-07-09 | 2014-11-25 | Murata Manufacturing Co., Ltd. | Anti-fuse element |
EP2453475A4 (en) * | 2009-07-09 | 2016-05-11 | Murata Manufacturing Co | ANTI MELTING ELEMENT |
WO2011122182A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社村田製作所 | アンチヒューズモジュール |
CN104282644A (zh) * | 2013-07-02 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 一种可编程硅通孔结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3962729B2 (ja) | 半導体装置 | |
US7422939B2 (en) | Semiconductor device having one-time programmable ROM and method of fabricating the same | |
TW502393B (en) | Structures and methods of anti-fuse formation in SOI | |
US6245600B1 (en) | Method and structure for SOI wafers to avoid electrostatic discharge | |
US6303414B1 (en) | Method of forming PID protection diode for SOI wafer | |
CN102891148A (zh) | 用于单栅极非易失性存储器件的结构和方法 | |
JP2006339444A (ja) | 半導体装置及びその半導体装置の製造方法 | |
US8263472B2 (en) | Deep trench electrostatic discharge (ESD) protect diode for silicon-on-insulator (SOI) devices | |
US7186596B2 (en) | Vertical diode formation in SOI application | |
US7808054B2 (en) | OTP memory cell, OTP memory, and method of manufacturing OTP memory cell | |
TWI409948B (zh) | 製造具有不同高度接觸線之高密集度mosfet電路的結構與方法 | |
JP2007103809A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20040088658A1 (en) | Method of designing semiconductor device | |
TWI222717B (en) | Semiconductor integrated circuit apparatus and fabrication method thereof | |
JP2006339312A (ja) | 半導体装置及び製造方法 | |
US8754498B2 (en) | Antifuse and method of making the antifuse | |
US20100032762A1 (en) | Stack-Type Semiconductor Device | |
US6277694B1 (en) | Fabrication method for a metal oxide semiconductor having a double diffused drain | |
US7087974B2 (en) | Semiconductor integrated circuit including anti-fuse and method for manufacturing the same | |
JP2005259842A (ja) | 半導体装置およびその製造方法 | |
WO2003003460A2 (en) | Esd implant following spacer deposition | |
JPH08204127A (ja) | 高電圧遮断半導体装置 | |
TW201123355A (en) | Method of forming an electrical fuse and a metal gate transistor and the related electrical fuse | |
JP2007142053A (ja) | 半導体装置およびその製造方法 | |
JPH0324056B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |