JP3856901B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP3856901B2
JP3856901B2 JP11354997A JP11354997A JP3856901B2 JP 3856901 B2 JP3856901 B2 JP 3856901B2 JP 11354997 A JP11354997 A JP 11354997A JP 11354997 A JP11354997 A JP 11354997A JP 3856901 B2 JP3856901 B2 JP 3856901B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
electrode
display device
formed
circuit
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11354997A
Other languages
English (en)
Other versions
JPH10288797A (ja )
Inventor
久 大谷
聡 寺本
潤 小山
舜平 山崎
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS, OR APPARATUS
    • G02B27/00Other optical systems; Other optical apparatus
    • G02B27/01Head-up displays
    • G02B27/017Head mounted
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of optical devices, e.g. polarisers, reflectors or illuminating devices, with the cell
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS, OR APPARATUS
    • G02B27/00Other optical systems; Other optical apparatus
    • G02B27/01Head-up displays
    • G02B27/0101Head-up displays characterised by optical features
    • G02B2027/0138Head-up displays characterised by optical features comprising image capture systems, e.g. camera
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/02Function characteristic reflective
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、周辺駆動回路を一体化した反射型の液晶表示装置の構成に関する。
【0002】
【従来の技術】
TFTを各画素に配置したアクティブマトリクス回路と該回路を駆動する周辺駆動回路とを同一基板上に集積化した構造が知られている。この構成は、周辺駆動回路一体型のアクティブマトリクスディスプレイと称されている。
【0003】
これまでは、周辺駆動回路として、主にシフトレジスタに代表される回路とアクティブマトリクス回路に信号を供給するためのバンファー回路とで構成されるものが一般的であった。
【0004】
しかし、今後の技術トレンドとして、画像情報や各種タイミング信号等を扱える回路(従来は外付けICで構成されていた)をもTFTでもって構成し、周辺駆動回路としてアクティブマトリクス回路と同一基板上に集積化する傾向が進むと考えれている。
【0005】
アクティブマトリクス回路は、基本的にソース線とゲイト線とが格子状に配置され、その交差付近にTFTを配置する構造を有している。
【0006】
他方周辺駆動回路は、CMOS回路を基本にするとはいえ、今後益々複雑な回路構成となることが予想される。
【0007】
このような構成においては、占有面積を小さくするためにも多層配線を用いることが必要とされる。
【0008】
しかし、多層配線を形成するために層を新たに形成することは、作製工程が複雑化する点で問題がある。
【0009】
【発明が解決しようとする課題】
本明細書で開示する発明は、アクティブマトリクス回路と周辺駆動回路とを一体化構造において、周辺駆動回路に必要とされる多層配線をより簡便に実現する構成を提供することを課題とする。
【0010】
【課題を解決するための手段】
本明細書で開示する発明は、反射型の液晶表示装置に着目したものである。反射型の液晶表示装置は、反射電極として金属電極が利用される。例えば、アルミニウムを主成分としたような材料が利用される。
【0011】
本明細書で開示する発明は、この反射電極の材質に着目したものである。即ち、画素電極を構成する材料でもって、画素電極の形成と同時に周辺駆動回路に配置される配線を構成する。
【0012】
こうすることで、作製工程特に増やさずに(パターンは複雑化する)周辺駆動回路に必要とされる多層配線を構成することができる。
【0013】
反射電極は、アルミニウム等の低抵抗材料で構成することができるので、周辺駆動回路の配線を構成するには好適である。
【0014】
なお、透過型の液晶表示装置においては、ITO等の比較的高抵抗を有する材料を画素電極に利用するので、本明細書で開示する発明を利用することは好ましくない。
【0015】
また、本明細書における周辺駆動回路に範疇には、シフトレジスタ回路やバッファー回路等の直接アクティブマトリクス回路を駆動する回路以外に各種タイミング信号を発生する回路や画像情報を取り扱い回路、さらに各種メモリー回路や演算回路等が含まれる。
【0016】
本明細書で開示する発明の一つは、
アクティブマトリクス回路と、
前記アクティブマトクス回路を駆動する回路を少なくとも含んだ周辺回路と、
が同一基板上に薄膜トランジスタでもって構成された構造を有し、
前記アクティブマトリクス回路にはマトリクス状に配置された反射画素電極が配置され、
前記反射画素電極と同一の材料でもって前記周辺回路の配線が形成されていることを特徴とする。
【0017】
上記構成において、アクティブマトリクス回路というのは、格子状に配置されたソース線とゲイト線の交点付近にそれぞれ薄膜トランジスタを配置し、この薄膜トランジスタのドレインを画素電極に配置した構造を挙げることができる。
【0018】
周辺回路としては、シフトレジスタ回路とアナログスイッチ、さらにバファー等で構成される普通言われる周辺駆動回路、さらにそれに加えて発振回路や画像情報を扱う回路、メモリー回路等を備えた回路を挙げることができる。
【0019】
今後の技術動向としては、上記周辺回路にさらに色々な機能を持たせたものが必要とされると考えられる。従って、本明細書における周辺回路には、単にアクティブマトリクス回路を駆動する回路のみではなく、システムオンパネルと称されるような多用な機能を有した回路をも含まれる。
【0020】
薄膜トランジスタの形式としては、トップゲイト型、ボトムゲイト型、また等価的に多数のTFTを直列に接続したマルチゲイト型のもの等を利用することができる。
【0021】
反射電極を構成する材料としては、アルミニウムに代表されるような高反射率を有し、しかも低抵抗を有する材料を用いることが好ましい。
【0022】
例えば、VGA規格(640画素×480画素)の場合、水平走査側(ソース線側の周辺駆動回路側)の回路には、1秒間に60回画面を書き換えるとして、640 ×480 ×60=18.5MHzの動作速度が要求される。
【0023】
また、XGA規格(1024画素×768画素)の場合は、1024×768 ×60=47MHzの動作速度が要求される。
【0024】
このような場合は、周辺駆動回路を構成する配線には極力低抵抗なものを採用することが好ましい。よって、このような場合は、本明細書に開示する発明は極めて有用なものとなる。
【0025】
反射画素電極と同一の材料でもって周辺回路の配線が形成されているというのは、図6にその具体的な例を示すように、画素電極141を構成する際に、同一材料でもって周辺回路の配線142を形成することをいう。
【0026】
これは、画素電極141を形成する際に、画素電極を構成する図示しない導電膜をパターニングする際に、画素電極141のパターンと配線142のパターンとを同時に形成するとによって実現される。
【0027】
同時に形成されたどうかは、断面の電子顕微鏡写真を撮影し、同一層上に画素電極と配線とは存在するかどうか、またその膜厚は同じかどうか、また不純物測定等によりそれらに材質が同じかかどうかを計測することによって判断することができる。
【0028】
【発明の実施の形態】
図6に示すように反射型の液晶パネルにおいて、画素マトリクスに配置される反射電極141の形成と同時に周辺回路の配線142を形成する。
【0029】
こうすることで、周辺回路を構成する配線を別工程で設けることができ、作製工程と構成を簡略化することができる。
【0030】
さらにまた、反射電極は低抵抗を有する金属材料でもって構成することができるので、同時に形成される周辺駆動の配線も低抵抗なものとして形成することができる。
【0031】
【実施例】
〔実施例1〕
図1乃至図7に本実施例の作製工程の概略を示す。ここでは、反射型のアクティブマトリクス型の液晶表示装置において、画素マトクリクス回路に配置されるNチャネル型のTFTと周辺駆動回路を構成するCMOS回路とを同時に作製する例を示す。
【0032】
まず図1に示すようにガラス基板(または石英基板)101を用意する。基板の平坦性が悪い場合は、その表面に酸化珪素膜や酸化窒化珪素膜を成膜しておくことが好ましい。
【0033】
基板としては、一般に絶縁表面を有する基板を利用することができる。絶縁表面を有する基板としては、ガラス基板、石英基板、ガラス基板や石英基板の表面に酸化珪素膜等の絶縁膜が成膜された基板、シリコンウエハー等の半導体基板の表面に酸化膜を成膜した基板等を挙げることができる。
【0034】
基板101を用意したら、その表面に減圧熱CVD法で図示しない非晶質珪素膜を50nmの厚さに成膜する。
【0035】
次に加熱処理により非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。結晶化の方法としては、レーザー光の照射や強光の照射を利用してもよい。
【0036】
次に得られた結晶性珪素膜をパターニングすることにより、102、103、104で示される島状のパターンを得る。この島状のパターンがTFTの活性層となる。
【0037】
ここで、102が画素マトリクス回路に配置されるNチャネル型TFT(NTFTと記す)の活性層となる。また、103が周辺駆動回路を構成するCMOS回路を構成するPチャネル型TFT(PTFTと記す)の活性層となる。また、104が周辺駆動回路を構成するCMOS回路を構成するNチャネル型TFT(TFTと記す)の活性層となる。
【0038】
こうして図1に示す状態を得る。次に図2に示すようにゲイト絶縁膜として酸化珪素膜105を100nmの厚さにプラズマCVD法でもって成膜する。
【0039】
さらにアルミニウム膜をスパッタ法でもって400nmの厚さに成膜し、さらにその膜をパターニングすることにより、106、107、108で示すパターンを形成する。このパターンが各TFTのゲイト電極(およびそこから延在したゲイト配線)となる。
【0040】
106、107、108で示すアルミニウムパターンを形成したら、その表面に陽極酸化膜109、110、111を60nmの厚さに成膜する。
【0041】
この陽極酸化膜は、各アルミニウムパターンを電気的に絶縁保護し、また物理的に保護する機能を有している。
【0042】
次にPTFTの上部を図示しないレジストマスクで覆い、P(燐)イオンのドーピングをプラズマドーピング法でもって行う。
【0043】
P(燐)イオンのドーピングを行うことで、画素マトリクスに配置されるNTFTのソース領域112、チャネル領域113、ドレイン領域114が自己整合的に形成される。また、周辺駆動回路のCMOS回路を構成するNTFTのソース領域120、チャネル領域119、ドレイン領域118が自己整合的に形成される。
【0044】
次にPTFTの上部を覆ったレジストマスクを除去し、さらにNTFTの上部にレジストマスクを配置する。この状態でさらにB(ボロン)のドーピングをプラズマドーピング法でもって行う。
【0045】
この工程において、周辺駆動回路のCMOS回路を構成するPTFTのソース領域115、チャネル領域116、ドレイン領域117が自己整合的に形成される。
【0046】
ドーピングが終了したら、図示しないレジストマスクを除去する。そして、レーザー光の照射を行い、不純物がドーピングされた領域の結晶性の改善とドーパント元素の活性化とを行う。
【0047】
こうして図2に示す状態を得る。
【0048】
次に図3に示すように層間絶縁膜として酸化珪素膜121をプラズマCVD法により、500nmの厚さに成膜する。
【0049】
さらにコンタクトホールの形成を行い、図示しないチタン膜とアルミニウム膜とチタン膜との積層膜をスパッタ法でもって成膜する。
【0050】
ここで、このチタン膜の膜厚は各100nm、アルミニウム膜の膜厚は400nmとする。チタン膜は、半導体や電極との電気的なコンタクトを良好なものとするために機能する。
【0051】
次に上記チタン膜とアルミニウム膜とチタン膜との積層膜をパターニングすることにより、図3に示すような状態を得る。
【0052】
図3には、画素マトリクスに配置されるNTFTのソース電極を構成するチタン膜122、アルミニウム膜123、チタン膜124でなるの積層膜パターンが示されている。
【0053】
また、画素マトリクスに配置されるNTFTのドレイン電極を構成するチタン膜125、アルミニウム膜126、チタン膜127でなる積層膜パターンが示されている。
【0054】
また、CMOS回路のPTFTのソース電極を構成するチタン膜128、アルミニウム膜129、チタン膜130でなる積層膜パターンが示されている。
【0055】
また、CMOS回路のPTFTのドレイン電極を構成するチタン膜131、アルミニウム膜132、チタン膜133でなる積層膜パターンが示されている。
【0056】
また、CMOS回路のNTFTのドレイン電極を構成するチタン膜134、アルミニウム膜135、チタン膜136でなる積層膜パターンが示されている。
【0057】
CMOS回路のNTFTのドレイン電極を構成するチタン膜131、アルミニウム膜132、チタン膜133でなる積層膜パターンが示されている。
【0058】
こうして図3に示す状態を得る。
【0059】
次に図4に示す窒化珪素膜137をプラズマCVD法でもって50nmの厚さに成膜する。この窒化珪素膜137は、補助容量の誘電体膜を構成する。
【0060】
次に図示しないチタン膜をスパッタ法でもって150nmの厚さに成膜する。そしてこの膜をパターニングすることにより、補助容量用の電極パターン138を形成する。
【0061】
補助容量は、チタン膜122、アルミニウム膜123、チタン膜124で構成される電極とチタン電極138との間に誘電体膜として窒化珪素膜137を挟んだものとして構成される。
【0062】
ここで窒化珪素膜は誘電率が大きく、またその厚さを薄くできるので、大きな容量を稼ぐことができる。
【0063】
プロジェクション用の液晶パネルのようにその大きさが2インチ対角以下というような小さなものとなる場合には、画素の面積も小さくなり、一般に補助容量を稼ぐことが困難になる。
【0064】
しかし、本実施例に示すような構造で容量を形成することで上記困難性を解決することができる。
【0065】
図4に示す状態を得たら、図5に示すように層間絶縁膜としてポリイミド樹脂膜139を成膜する。ポリイミド樹脂膜139の膜厚は、最大で1μmとなるよに調整する。
【0066】
ポリイミド以外には、ポリアミド、ポリイミドアミド、エポキシ、アクリル等の樹脂を利用することができる。
【0067】
次に150nm厚のチタン膜をスパッタ法でもって成膜し、それをパターニングすることにより、図5の140で示されるパターンを形成する。このパターンは、その上方に形成される画素電極及び配線と、下方に配置されるTFTや配線と、が互いに電気的に干渉することを防ぐためのシールドパターンとして機能する。
【0068】
また、このシールドパターン140の駆動回路上方の部分は、周辺駆動回路に対して光照射が行われないようにする遮光膜として機能する。
【0069】
こうして図5に示す状態を得る。次にシールドパターン140を覆って絶縁膜を形成した後に、コンタクトホールの形成を行い、画素電極となるアルミニウム膜を350nmの厚さにスパッタ法によって成膜する。
【0070】
そしてこのアルミニウム膜をパターニングすることにより、画素電極141、周辺駆動回路と画素マトリクスTFTとを接続する配線142とを同時に形成する。(図6)
【0071】
この配線142は、画素電極141を構成するアルミニウム膜を利用して構成されるので、独立した作製工程を採用する必要ない。即ち、この配線142を設けるために工程を増やす必要がない。
【0072】
図6に示す状態を得たら、図7に示すように配向膜として機能するポリイミド樹脂でなる配向膜143を150nmの厚さに成膜する。そして配向処理を施しTFTでなる回路が形成された一方の基板が完成する。
【0073】
図7に示す状態を得たら、他方のガラス基板(または石英基板)を用意し、図7に基板(TFT基板と称する)と貼り合わせる。そして、2枚の基板の隙間に液晶を充填し、図8に示す反射型のアクティブマトリクス型液晶パネルを得る。
【0074】
図8に示す液晶パネルにおいて、147が対向基板(TFT側基板に対しての対向基板)であり、146がITOでもって構成された対向電極(TFT基板側に設けられた画素電極141に対向する電極)である。
【0075】
148は封止材(シール材)であって、基板147と基板101とを貼り合わせる機能を有している。また、液晶材料が外部に漏れ出ないように封止する機能を有している。
【0076】
144は液晶材料である。反射型の液晶パネルの場合は、複屈折モードでの表示が行われる。即ち、基板に平行な方向に配向した液晶分子層中を基板面に垂直な方向に進行する光の偏波面が垂直偏波〜楕円偏頗〜円偏波〜楕円偏波〜水平偏波と変化する現象を利用して表示を行う。
【0077】
〔実施例2〕
本実施例では、本発明を利用した液晶パネルを備えた装置の例を示す。このような装置としては、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。
【0078】
図9(A)に示すのは、モバイルコンピュータであり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、反射型の液晶パネル2005で構成される。
【0079】
図9(B)はヘッドマウントディスプレイであり、本体2101、反射型の液晶パネル2102、バンド部2103で構成される。
【0080】
図9(C)はフロントプロジェクション型の液晶パネルである。この装置は、光源2202からの光を光学系2204で反射型の液晶表示装置2203に導き、反射型の液晶パネル2203で光学変調された画像を光学系2204で拡大してスクリーン2205に投影するものである。
【0081】
この形式のプロジェクションは、本体2201とは別にスクリーン2205が必要となる。
【0082】
図9(D)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、反射型の液晶パネル2304、操作スイッチ2305、アンテナ2306で構成される。
【0083】
図9(E)はビデオカメラであり、本体2401、反射型の液晶表示装置2402、音声入力部2403、操作スイッチ2404、バッテリー2405、受像部2406で構成される。
【0084】
図9(F)は、リアプロジェクション型と呼ばれる装置である。この装置は、光源2502から発せられる光を偏光ビームスプリッタ2504で反射型の液晶パネル2503で光学変調し、それをリフレクター2505、2506で反射してスクリンーン2507に投影する。この形式の装置は、本体2501にスクリーン2507が配置されている。
【0085】
〔実施例3〕
本実施例は、実施例1に示す構成において、ゲイト電極としてシリコンを主成分とした材料を用いる場合の例である。
【0086】
図10に本実施例の概略を示す。ここでは、ゲイト電極1001、1002、1003として、一導電型を付与したシリコン材料を用いている。
【0087】
ゲイト電極を構成する他の材料としては、各種シリサイドや金属材料を用いることができる。
【0088】
【発明の効果】
本明細書で開示する発明を利用することで、アクティブマトリクス回路と周辺駆動回路とを一体化構造において、周辺駆動回路に必要とされる多層配線をより簡便に実現することができる。
【図面の簡単な説明】
【図1】 液晶パネルの作製工程を示す断面図。
【図2】 液晶パネルの作製工程を示す断面図。
【図3】 液晶パネルの作製工程を示す断面図。
【図4】 液晶パネルの作製工程を示す断面図。
【図5】 液晶パネルの作製工程を示す断面図。
【図6】 液晶パネルの作製工程を示す断面図。
【図7】 液晶パネルの作製工程を示す断面図。
【図8】 液晶パネルの作製工程を示す断面図。
【図9】 発明を利用した液晶パネルを備えた装置の例を示す図。
【図10】他の実施例を示す図。
【符号の説明】
101 ガラス基板(または石英基板)
102 画素マトリクス回路に配置されるNTFTの活性層
103 周辺駆動回路の配置されるPTFTの活性層
104 周辺駆動回路の配置されるNTFTの活性層
112 ドレイン領域
113 チャネル領域
114 ソース領域
115 ソース領域
116 チャネル領域
117 ドレイン領域
118 ドレイン領域
119 チャネル領域
120 ソース領域
122 チタン膜
123 アルミニウム膜
124 チタン膜
125 チタン膜
126 アルミニウム膜
127 チタン膜
128 チタン膜
129 アルミニウム膜
130 チタン膜
131 チタン膜
132 アルミニウム膜
133 チタン膜
134 チタン膜
135 アルミニウム膜
136 チタン膜
137 窒化珪素膜
138 チタン膜
139 ポリイミド樹脂膜
140 チタン膜
141 画素電極(アルミニウム膜)
142 配線(アルミニウム配線)
143 配向膜(ポリイミド樹脂膜)
144 液晶材料
145 配向膜(ポリイミド樹脂膜)
146 対向電極(ITO電極)
147 対向ガラス基板
148 封止材料

Claims (23)

  1. 薄膜トランジスタを有する周辺駆動回路と、画素電極を有する画素マトリクス回路を用いた表示装置であって、
    前記周辺駆動回路は、
    前記薄膜トランジスタの活性層、ゲイト絶縁膜、およびゲイト電極上に形成された第1の絶縁膜と、
    前記第1の絶縁膜上に形成され、前記活性層に接続された第1の電極および第2の電極と、
    前記第1の電極および前記第2の電極上に形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成され、前記薄膜トランジスタの上方を覆うシールドパターンと、
    前記シールドパターンの上に形成された第3の絶縁膜と、
    を有し、
    前記第3の絶縁膜上に形成され、前記第1の電極に接続された前記周辺駆動回路と画素マトリクス回路とを接続する配線を有し、
    前記画素電極および前記配線は、同一材料からなり、
    前記画素電極が第3の絶縁膜上で且つ前記配線と同じ層に形成されていることを特徴とする表示装置。
  2. 薄膜トランジスタを有する周辺駆動回路と、画素電極を有する画素マトリクス回路を用いた表示装置であって、
    前記周辺駆動回路は、
    前記薄膜トランジスタの活性層、ゲイト絶縁膜、よびゲイト電極上に形成された第1の絶縁膜と、
    前記第1の絶縁膜上に形成され、前記活性層に接続された第1の電極および第2の電極と、
    前記第1の電極および前記第2の電極上に形成された窒化珪素膜と、
    前記窒化珪素膜上に形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成され、前記薄膜トランジスタの上方を覆うシールドパターンと、
    前記シールドパターンの上に形成された第3の絶縁膜と、
    を有し、
    前記第3の絶縁膜上に形成され、前記第1の電極に接続された前記周辺駆動回路と画素マトリクス回路とを接続する配線を有し、
    前記画素電極および前記配線は、同一材料からなり、
    前記画素電極が第3の絶縁膜上で且つ前記配線と同じ層に形成されていることを特徴とする表示装置。
  3. 薄膜トランジスタを有する周辺駆動回路と、画素電極を有する画素マトリクス回路を用いた表示装置であって、
    前記周辺駆動回路は、
    前記薄膜トランジスタの活性層、ゲイト絶縁膜、およびゲイト電極上に形成された第1の絶縁膜と、
    前記第1の絶縁膜上に形成され、前記活性層に接続された第1の電極および第2の電極と、
    前記第1の電極および前記第2の電極上に形成された窒化珪素膜と、
    前記窒化珪素膜上に形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成され、前記薄膜トランジスタの上方を覆うシールドパターンと、
    前記シールドパターンの上に形成された第3の絶縁膜と、
    を有し、
    前記第3の絶縁膜上に形成され、前記第1の電極に接続された前記周辺駆動回路と画素マトリクス回路とを接続する配線と、
    前記配線の上方に形成されたシール材とを有し、
    前記画素電極および前記配線は、同一材料からなり、
    前記画素電極が第3の絶縁膜上で且つ前記配線と同じ層に形成されていることを特徴とする表示装置。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記周辺駆動回路はCMOS回路を有することを特徴とする表示装置。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記画素電極及び前記配線は、アルミニウムからなることを特徴とする表示装置。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記第2の絶縁膜は、樹脂膜であることを特徴とする表示装置。
  7. 請求項6において、
    前記樹脂膜は、ポリイミド、ポリアミド、ポリイミドアミド、エポキシまたはアクリルのいずれか一からなる樹脂膜であることを特徴とする表示装置。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記ゲイト電極は、シリコンを主成分とした材料、シリサイドまたは金属材料からなることを特徴とする表示装置。
  9. 請求項1乃至請求項8のいずれか一項において、
    前記シールドパターンはチタン膜からなることを特徴とする表示装置。
  10. 請求項1乃至請求項9のいずれか一項において、
    前記第1の電極および前記第2の電極は、アルミニウム膜と前記アルミニウム膜の上下
    に接して形成されたチタン膜との積層構造からなることを特徴とする表示装置。
  11. 請求項1乃至請求項10のいずれか一項において、
    前記薄膜トランジスタは、トップゲイト型、ボトムゲイト型またはマルチゲイト型の薄膜トランジスタであることを特徴とする表示装置。
  12. 請求項1乃至請求項11のいずれか一項において、
    前記第1の絶縁膜は、酸化珪素膜であることを特徴とする表示装置。
  13. 請求項1乃至請求項12のいずれか一項において、
    前記画素マトリクス回路と前記周辺駆動回路は同一基板上に形成されていることを特徴とする表示装置。
  14. 請求項1乃至請求項13のいずれか一項において、
    前記画素マトリクス回路はNチャネル型薄膜トランジスタを有することを特徴とする表示装置。
  15. 請求項1乃至請求項14のいずれか一項において、
    前記周辺駆動回路は、シフトレジスタ回路、バッファー回路、発振回路、画像情報を扱う回路またはメモリー回路のいずれか一を含むことを特徴とする表示装置。
  16. 請求項1、2及び4乃至15のいずれか一項に記載の表示装置は、
    前記画素マトリクス回路の上方に液晶材料が配置され、前記周辺駆動回路の上方にシール材が配置された液晶表示装置であることを特徴とする表示装置。
  17. 請求項1乃至請求項16のいずれか一項に記載の表示装置を備えたことを特徴とするビデオカメラ。
  18. 請求項1乃至請求項16のいずれか一項に記載の表示装置を備えたことを特徴とするデジタルスチルカメラ。
  19. 請求項1乃至請求項16のいずれか一項に記載の表示装置を備えたことを特徴とするヘッドマウントディスプレイ。
  20. 請求項1乃至請求項16のいずれか一項に記載の表示装置を備えたことを特徴とするカーナビゲーション。
  21. 請求項1乃至請求項16のいずれか一項に記載の表示装置を備えたことを特徴とするパーソナルコンピュータ。
  22. 請求項1乃至請求項16のいずれか一項に記載の表示装置を備えたことを特徴とする携帯情報端末。
  23. 請求項1乃至請求項16のいずれか一項に記載の表示装置を備えたことを特徴とするプロジェクション用液晶パネル。
JP11354997A 1997-04-15 1997-04-15 表示装置 Expired - Fee Related JP3856901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11354997A JP3856901B2 (ja) 1997-04-15 1997-04-15 表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP11354997A JP3856901B2 (ja) 1997-04-15 1997-04-15 表示装置
US09058870 US6400426B1 (en) 1997-04-15 1998-04-13 Reflective liquid crystal display panel and device using same
US10127581 US6967696B2 (en) 1997-04-15 2002-04-23 Reflective liquid crystal display panel and device using same
US11282483 US7675583B2 (en) 1997-04-15 2005-11-21 Reflective liquid crystal display panel and device using same
US12683473 US8031284B2 (en) 1997-04-15 2010-01-07 Reflective liquid crystal display panel and device using same
US13247342 US8405789B2 (en) 1997-04-15 2011-09-28 Reflective liquid crystal display panel and device using same
US13848234 US8576348B2 (en) 1997-04-15 2013-03-21 Reflective liquid crystal display panel and device using same

Publications (2)

Publication Number Publication Date
JPH10288797A true JPH10288797A (ja) 1998-10-27
JP3856901B2 true JP3856901B2 (ja) 2006-12-13

Family

ID=14615131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11354997A Expired - Fee Related JP3856901B2 (ja) 1997-04-15 1997-04-15 表示装置

Country Status (2)

Country Link
US (6) US6400426B1 (ja)
JP (1) JP3856901B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337319B1 (ko) 2006-10-04 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9825314D0 (en) 1998-11-20 1999-01-13 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002040486A (ja) 2000-05-19 2002-02-06 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP4827984B2 (ja) * 2000-05-29 2011-11-30 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7019718B2 (en) * 2000-07-25 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
JP2002229061A (ja) * 2001-02-01 2002-08-14 Sony Corp 薄膜半導体装置及び反射型表示装置
JP2002244585A (ja) * 2001-02-02 2002-08-30 Koninkl Philips Electronics Nv 画像表示装置
US6731572B2 (en) * 2001-04-12 2004-05-04 Samsung Electronics Co., Ltd. Optical pickup actuator, optical pickup employing the optical pickup actuator, and optical recording and/or reproducing apparatus employing the optical pickup
US6686977B2 (en) * 2001-07-24 2004-02-03 Three-Five Systems, Inc. Liquid crystal on silicon device
JP2003076298A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 表示装置
JP3983037B2 (ja) * 2001-11-22 2007-09-26 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
JP4019868B2 (ja) * 2002-09-11 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4085369B2 (ja) * 2002-10-10 2008-05-14 日本ビクター株式会社 液晶表示装置
JP4413779B2 (ja) * 2002-12-10 2010-02-10 株式会社半導体エネルギー研究所 発光装置およびその作製方法
US7486341B2 (en) * 2005-11-03 2009-02-03 University Of Central Florida Research Foundation, Inc. Head mounted display with eye accommodation having 3-D image producing system consisting of, for each eye, one single planar display screen, one single planar tunable focus LC micro-lens array, one single planar black mask and bias lens
KR101250790B1 (ko) * 2006-06-30 2013-04-04 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101540341B1 (ko) 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5236812B2 (ja) * 2009-09-11 2013-07-17 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103297A (en) 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
CA1313563C (en) 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
US5264077A (en) 1989-06-15 1993-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for producing a conductive oxide pattern
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
US5200847A (en) * 1990-05-01 1993-04-06 Casio Computer Co., Ltd. Liquid crystal display device having driving circuit forming on a heat-resistant sub-substrate
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
JPH0465168A (en) * 1990-07-05 1992-03-02 Hitachi Ltd Thin film transistor
US5182624A (en) 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
KR950013784B1 (ko) 1990-11-20 1995-11-16 순페이 야마자끼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR950001360B1 (ko) 1990-11-26 1995-02-17 순페이 야마자끼 전기 광학장치와 그 구동방법
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5305519A (en) 1991-10-24 1994-04-26 Kawasaki Steel Corporation Multilevel interconnect structure and method of manufacturing the same
JP3064596B2 (ja) 1991-11-29 2000-07-12 セイコーエプソン株式会社 液晶パネルおよびその製造方法
FR2693249B1 (fr) * 1992-07-03 1994-09-16 Hutchinson Procédé de raccordement de tubes ou tuyaux, raccords et dispositifs analogues obtenus par sa mise en Óoeuvre.
KR970010652B1 (ko) 1992-07-06 1997-06-30 순페이 야마자끼 박막형 반도체 장치 및 그 제작방법
JP3345089B2 (ja) 1993-03-26 2002-11-18 株式会社半導体エネルギー研究所 カラーフィルタ基板の作製方法
JP2789293B2 (ja) 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3109967B2 (ja) 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
US5763899A (en) 1995-02-15 1998-06-09 Semiconductor Energy Laboratory Co. Active matrix display device
US6011607A (en) * 1995-02-15 2000-01-04 Semiconductor Energy Laboratory Co., Active matrix display with sealing material
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6081305A (en) 1995-05-30 2000-06-27 Hitachi, Ltd. Liquid crystal light valve and projection type liquid crystal display using such valve
JP3176021B2 (ja) 1995-05-30 2001-06-11 日立デバイスエンジニアリング株式会社 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ
JP3295679B2 (ja) 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100338480B1 (ko) 1995-08-19 2002-05-16 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH0968726A (ja) 1995-09-01 1997-03-11 Pioneer Electron Corp 反射型液晶表示装置
JP3228399B2 (ja) 1995-09-12 2001-11-12 シャープ株式会社 液晶表示装置
US5925421A (en) 1995-10-15 1999-07-20 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
US5977562A (en) 1995-11-14 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
CN1137519C (zh) 1995-11-17 2004-02-04 株式会社半导体能源研究所 显示器件
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
KR100351777B1 (ko) 1995-12-14 2003-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JPH09172070A (ja) 1995-12-18 1997-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US5866484A (en) 1996-07-09 1999-02-02 Nippon Steel Corporation Semiconductor device and process of producing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337319B1 (ko) 2006-10-04 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법
KR101406770B1 (ko) 2006-10-04 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법

Also Published As

Publication number Publication date Type
US8405789B2 (en) 2013-03-26 grant
US20060072059A1 (en) 2006-04-06 application
US20020123175A1 (en) 2002-09-05 application
US6400426B1 (en) 2002-06-04 grant
US8031284B2 (en) 2011-10-04 grant
US7675583B2 (en) 2010-03-09 grant
US6967696B2 (en) 2005-11-22 grant
US20130215351A1 (en) 2013-08-22 application
US20100134709A1 (en) 2010-06-03 application
US8576348B2 (en) 2013-11-05 grant
US20120019739A1 (en) 2012-01-26 application
JPH10288797A (ja) 1998-10-27 application

Similar Documents

Publication Publication Date Title
US6384818B1 (en) Electrooptical device and method of fabricating the same
US6225966B1 (en) Display device
US6088070A (en) Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
US6777254B1 (en) Semiconductor device and fabrication method thereof
US6888160B1 (en) Semiconductor device and fabrication method thereof
US7098086B2 (en) Semiconductor device and method of manufacturing thereof
US6856360B1 (en) Electrooptical device, method of manufacturing the same, and electronic equipment
US6674136B1 (en) Semiconductor device having driver circuit and pixel section provided over same substrate
US6387737B1 (en) Semiconductor device and manufacturing method thereof
US7242449B1 (en) Semiconductor device and integral image recognition/display apparatus
US7705354B2 (en) Semiconductor device and method for fabricating the same
US6646692B2 (en) Liquid-crystal display device and method of fabricating the same
US20010035526A1 (en) Semiconductor device and method of fabricating thereof
US20020110941A1 (en) Semiconductor device and manufacturing method thereof
US7023518B1 (en) Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same
US7202497B2 (en) Semiconductor device
US20050205870A1 (en) Semiconductor device and manufacturing method thereof
US6249333B1 (en) Liquid crystal display panel
US20030094614A1 (en) Semiconductor device and method of manufacturing the same
US6657228B2 (en) Semiconductor integrated circuit and fabrication method thereof
US6396470B1 (en) Liquid crystal display apparatus
US6765637B2 (en) Translucent reflection type electro-optic devices and methods for manufacturing the same
US6639244B1 (en) Semiconductor device and method of fabricating the same
US20030122127A1 (en) Thin film transistor array and its manufacturing method
JP2001290439A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees