JP3856901B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP3856901B2
JP3856901B2 JP11354997A JP11354997A JP3856901B2 JP 3856901 B2 JP3856901 B2 JP 3856901B2 JP 11354997 A JP11354997 A JP 11354997A JP 11354997 A JP11354997 A JP 11354997A JP 3856901 B2 JP3856901 B2 JP 3856901B2
Authority
JP
Japan
Prior art keywords
electrode
display device
insulating film
circuit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11354997A
Other languages
English (en)
Other versions
JPH10288797A (ja
Inventor
舜平 山崎
久 大谷
潤 小山
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP11354997A priority Critical patent/JP3856901B2/ja
Priority to US09/058,870 priority patent/US6400426B1/en
Priority to KR1019980013390A priority patent/KR100553112B1/ko
Publication of JPH10288797A publication Critical patent/JPH10288797A/ja
Priority to US10/127,581 priority patent/US6967696B2/en
Priority to US11/282,483 priority patent/US7675583B2/en
Application granted granted Critical
Publication of JP3856901B2 publication Critical patent/JP3856901B2/ja
Priority to US12/683,473 priority patent/US8031284B2/en
Priority to US13/247,342 priority patent/US8405789B2/en
Priority to US13/848,234 priority patent/US8576348B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/0138—Head-up displays characterised by optical features comprising image capture systems, e.g. camera
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、周辺駆動回路を一体化した反射型の液晶表示装置の構成に関する。
【０００２】
【従来の技術】
ＴＦＴを各画素に配置したアクティブマトリクス回路と該回路を駆動する周辺駆動回路とを同一基板上に集積化した構造が知られている。この構成は、周辺駆動回路一体型のアクティブマトリクスディスプレイと称されている。
【０００３】
これまでは、周辺駆動回路として、主にシフトレジスタに代表される回路とアクティブマトリクス回路に信号を供給するためのバンファー回路とで構成されるものが一般的であった。
【０００４】
しかし、今後の技術トレンドとして、画像情報や各種タイミング信号等を扱える回路（従来は外付けＩＣで構成されていた）をもＴＦＴでもって構成し、周辺駆動回路としてアクティブマトリクス回路と同一基板上に集積化する傾向が進むと考えれている。
【０００５】
アクティブマトリクス回路は、基本的にソース線とゲイト線とが格子状に配置され、その交差付近にＴＦＴを配置する構造を有している。
【０００６】
他方周辺駆動回路は、ＣＭＯＳ回路を基本にするとはいえ、今後益々複雑な回路構成となることが予想される。
【０００７】
このような構成においては、占有面積を小さくするためにも多層配線を用いることが必要とされる。
【０００８】
しかし、多層配線を形成するために層を新たに形成することは、作製工程が複雑化する点で問題がある。
【０００９】
【発明が解決しようとする課題】
本明細書で開示する発明は、アクティブマトリクス回路と周辺駆動回路とを一体化構造において、周辺駆動回路に必要とされる多層配線をより簡便に実現する構成を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明は、反射型の液晶表示装置に着目したものである。反射型の液晶表示装置は、反射電極として金属電極が利用される。例えば、アルミニウムを主成分としたような材料が利用される。
【００１１】
本明細書で開示する発明は、この反射電極の材質に着目したものである。即ち、画素電極を構成する材料でもって、画素電極の形成と同時に周辺駆動回路に配置される配線を構成する。
【００１２】
こうすることで、作製工程特に増やさずに（パターンは複雑化する）周辺駆動回路に必要とされる多層配線を構成することができる。
【００１３】
反射電極は、アルミニウム等の低抵抗材料で構成することができるので、周辺駆動回路の配線を構成するには好適である。
【００１４】
なお、透過型の液晶表示装置においては、ＩＴＯ等の比較的高抵抗を有する材料を画素電極に利用するので、本明細書で開示する発明を利用することは好ましくない。
【００１５】
また、本明細書における周辺駆動回路に範疇には、シフトレジスタ回路やバッファー回路等の直接アクティブマトリクス回路を駆動する回路以外に各種タイミング信号を発生する回路や画像情報を取り扱い回路、さらに各種メモリー回路や演算回路等が含まれる。
【００１６】
本明細書で開示する発明の一つは、
アクティブマトリクス回路と、
前記アクティブマトクス回路を駆動する回路を少なくとも含んだ周辺回路と、
が同一基板上に薄膜トランジスタでもって構成された構造を有し、
前記アクティブマトリクス回路にはマトリクス状に配置された反射画素電極が配置され、
前記反射画素電極と同一の材料でもって前記周辺回路の配線が形成されていることを特徴とする。
【００１７】
上記構成において、アクティブマトリクス回路というのは、格子状に配置されたソース線とゲイト線の交点付近にそれぞれ薄膜トランジスタを配置し、この薄膜トランジスタのドレインを画素電極に配置した構造を挙げることができる。
【００１８】
周辺回路としては、シフトレジスタ回路とアナログスイッチ、さらにバファー等で構成される普通言われる周辺駆動回路、さらにそれに加えて発振回路や画像情報を扱う回路、メモリー回路等を備えた回路を挙げることができる。
【００１９】
今後の技術動向としては、上記周辺回路にさらに色々な機能を持たせたものが必要とされると考えられる。従って、本明細書における周辺回路には、単にアクティブマトリクス回路を駆動する回路のみではなく、システムオンパネルと称されるような多用な機能を有した回路をも含まれる。
【００２０】
薄膜トランジスタの形式としては、トップゲイト型、ボトムゲイト型、また等価的に多数のＴＦＴを直列に接続したマルチゲイト型のもの等を利用することができる。
【００２１】
反射電極を構成する材料としては、アルミニウムに代表されるような高反射率を有し、しかも低抵抗を有する材料を用いることが好ましい。
【００２２】
例えば、ＶＧＡ規格（６４０画素×４８０画素）の場合、水平走査側（ソース線側の周辺駆動回路側）の回路には、１秒間に６０回画面を書き換えるとして、640 ×480 ×60＝18.5ＭＨｚの動作速度が要求される。
【００２３】
また、ＸＧＡ規格（１０２４画素×７６８画素）の場合は、1024×768 ×60＝47ＭＨｚの動作速度が要求される。
【００２４】
このような場合は、周辺駆動回路を構成する配線には極力低抵抗なものを採用することが好ましい。よって、このような場合は、本明細書に開示する発明は極めて有用なものとなる。
【００２５】
反射画素電極と同一の材料でもって周辺回路の配線が形成されているというのは、図６にその具体的な例を示すように、画素電極１４１を構成する際に、同一材料でもって周辺回路の配線１４２を形成することをいう。
【００２６】
これは、画素電極１４１を形成する際に、画素電極を構成する図示しない導電膜をパターニングする際に、画素電極１４１のパターンと配線１４２のパターンとを同時に形成するとによって実現される。
【００２７】
同時に形成されたどうかは、断面の電子顕微鏡写真を撮影し、同一層上に画素電極と配線とは存在するかどうか、またその膜厚は同じかどうか、また不純物測定等によりそれらに材質が同じかかどうかを計測することによって判断することができる。
【００２８】
【発明の実施の形態】
図６に示すように反射型の液晶パネルにおいて、画素マトリクスに配置される反射電極１４１の形成と同時に周辺回路の配線１４２を形成する。
【００２９】
こうすることで、周辺回路を構成する配線を別工程で設けることができ、作製工程と構成を簡略化することができる。
【００３０】
さらにまた、反射電極は低抵抗を有する金属材料でもって構成することができるので、同時に形成される周辺駆動の配線も低抵抗なものとして形成することができる。
【００３１】
【実施例】
〔実施例１〕
図１乃至図７に本実施例の作製工程の概略を示す。ここでは、反射型のアクティブマトリクス型の液晶表示装置において、画素マトクリクス回路に配置されるＮチャネル型のＴＦＴと周辺駆動回路を構成するＣＭＯＳ回路とを同時に作製する例を示す。
【００３２】
まず図１に示すようにガラス基板（または石英基板）１０１を用意する。基板の平坦性が悪い場合は、その表面に酸化珪素膜や酸化窒化珪素膜を成膜しておくことが好ましい。
【００３３】
基板としては、一般に絶縁表面を有する基板を利用することができる。絶縁表面を有する基板としては、ガラス基板、石英基板、ガラス基板や石英基板の表面に酸化珪素膜等の絶縁膜が成膜された基板、シリコンウエハー等の半導体基板の表面に酸化膜を成膜した基板等を挙げることができる。
【００３４】
基板１０１を用意したら、その表面に減圧熱ＣＶＤ法で図示しない非晶質珪素膜を５０ｎｍの厚さに成膜する。
【００３５】
次に加熱処理により非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。結晶化の方法としては、レーザー光の照射や強光の照射を利用してもよい。
【００３６】
次に得られた結晶性珪素膜をパターニングすることにより、１０２、１０３、１０４で示される島状のパターンを得る。この島状のパターンがＴＦＴの活性層となる。
【００３７】
ここで、１０２が画素マトリクス回路に配置されるＮチャネル型ＴＦＴ（ＮＴＦＴと記す）の活性層となる。また、１０３が周辺駆動回路を構成するＣＭＯＳ回路を構成するＰチャネル型ＴＦＴ（ＰＴＦＴと記す）の活性層となる。また、１０４が周辺駆動回路を構成するＣＭＯＳ回路を構成するＮチャネル型ＴＦＴ（ＮＴＦＴと記す）の活性層となる。
【００３８】
こうして図１に示す状態を得る。次に図２に示すようにゲイト絶縁膜として酸化珪素膜１０５を１００ｎｍの厚さにプラズマＣＶＤ法でもって成膜する。
【００３９】
さらにアルミニウム膜をスパッタ法でもって４００ｎｍの厚さに成膜し、さらにその膜をパターニングすることにより、１０６、１０７、１０８で示すパターンを形成する。このパターンが各ＴＦＴのゲイト電極（およびそこから延在したゲイト配線）となる。
【００４０】
１０６、１０７、１０８で示すアルミニウムパターンを形成したら、その表面に陽極酸化膜１０９、１１０、１１１を６０ｎｍの厚さに成膜する。
【００４１】
この陽極酸化膜は、各アルミニウムパターンを電気的に絶縁保護し、また物理的に保護する機能を有している。
【００４２】
次にＰＴＦＴの上部を図示しないレジストマスクで覆い、Ｐ（燐）イオンのドーピングをプラズマドーピング法でもって行う。
【００４３】
Ｐ（燐）イオンのドーピングを行うことで、画素マトリクスに配置されるＮＴＦＴのソース領域１１２、チャネル領域１１３、ドレイン領域１１４が自己整合的に形成される。また、周辺駆動回路のＣＭＯＳ回路を構成するＮＴＦＴのソース領域１２０、チャネル領域１１９、ドレイン領域１１８が自己整合的に形成される。
【００４４】
次にＰＴＦＴの上部を覆ったレジストマスクを除去し、さらにＮＴＦＴの上部にレジストマスクを配置する。この状態でさらにＢ（ボロン）のドーピングをプラズマドーピング法でもって行う。
【００４５】
この工程において、周辺駆動回路のＣＭＯＳ回路を構成するＰＴＦＴのソース領域１１５、チャネル領域１１６、ドレイン領域１１７が自己整合的に形成される。
【００４６】
ドーピングが終了したら、図示しないレジストマスクを除去する。そして、レーザー光の照射を行い、不純物がドーピングされた領域の結晶性の改善とドーパント元素の活性化とを行う。
【００４７】
こうして図２に示す状態を得る。
【００４８】
次に図３に示すように層間絶縁膜として酸化珪素膜１２１をプラズマＣＶＤ法により、５００ｎｍの厚さに成膜する。
【００４９】
さらにコンタクトホールの形成を行い、図示しないチタン膜とアルミニウム膜とチタン膜との積層膜をスパッタ法でもって成膜する。
【００５０】
ここで、このチタン膜の膜厚は各１００ｎｍ、アルミニウム膜の膜厚は４００ｎｍとする。チタン膜は、半導体や電極との電気的なコンタクトを良好なものとするために機能する。
【００５１】
次に上記チタン膜とアルミニウム膜とチタン膜との積層膜をパターニングすることにより、図３に示すような状態を得る。
【００５２】
図３には、画素マトリクスに配置されるＮＴＦＴのソース電極を構成するチタン膜１２２、アルミニウム膜１２３、チタン膜１２４でなるの積層膜パターンが示されている。
【００５３】
また、画素マトリクスに配置されるＮＴＦＴのドレイン電極を構成するチタン膜１２５、アルミニウム膜１２６、チタン膜１２７でなる積層膜パターンが示されている。
【００５４】
また、ＣＭＯＳ回路のＰＴＦＴのソース電極を構成するチタン膜１２８、アルミニウム膜１２９、チタン膜１３０でなる積層膜パターンが示されている。
【００５５】
また、ＣＭＯＳ回路のＰＴＦＴのドレイン電極を構成するチタン膜１３１、アルミニウム膜１３２、チタン膜１３３でなる積層膜パターンが示されている。
【００５６】
また、ＣＭＯＳ回路のＮＴＦＴのドレイン電極を構成するチタン膜１３４、アルミニウム膜１３５、チタン膜１３６でなる積層膜パターンが示されている。
【００５７】
ＣＭＯＳ回路のＮＴＦＴのドレイン電極を構成するチタン膜１３１、アルミニウム膜１３２、チタン膜１３３でなる積層膜パターンが示されている。
【００５８】
こうして図３に示す状態を得る。
【００５９】
次に図４に示す窒化珪素膜１３７をプラズマＣＶＤ法でもって５０ｎｍの厚さに成膜する。この窒化珪素膜１３７は、補助容量の誘電体膜を構成する。
【００６０】
次に図示しないチタン膜をスパッタ法でもって１５０ｎｍの厚さに成膜する。そしてこの膜をパターニングすることにより、補助容量用の電極パターン１３８を形成する。
【００６１】
補助容量は、チタン膜１２２、アルミニウム膜１２３、チタン膜１２４で構成される電極とチタン電極１３８との間に誘電体膜として窒化珪素膜１３７を挟んだものとして構成される。
【００６２】
ここで窒化珪素膜は誘電率が大きく、またその厚さを薄くできるので、大きな容量を稼ぐことができる。
【００６３】
プロジェクション用の液晶パネルのようにその大きさが２インチ対角以下というような小さなものとなる場合には、画素の面積も小さくなり、一般に補助容量を稼ぐことが困難になる。
【００６４】
しかし、本実施例に示すような構造で容量を形成することで上記困難性を解決することができる。
【００６５】
図４に示す状態を得たら、図５に示すように層間絶縁膜としてポリイミド樹脂膜１３９を成膜する。ポリイミド樹脂膜１３９の膜厚は、最大で１μｍとなるよに調整する。
【００６６】
ポリイミド以外には、ポリアミド、ポリイミドアミド、エポキシ、アクリル等の樹脂を利用することができる。
【００６７】
次に１５０ｎｍ厚のチタン膜をスパッタ法でもって成膜し、それをパターニングすることにより、図５の１４０で示されるパターンを形成する。このパターンは、その上方に形成される画素電極及び配線と、下方に配置されるＴＦＴや配線と、が互いに電気的に干渉することを防ぐためのシールドパターンとして機能する。
【００６８】
また、このシールドパターン１４０の駆動回路上方の部分は、周辺駆動回路に対して光照射が行われないようにする遮光膜として機能する。
【００６９】
こうして図５に示す状態を得る。次にシールドパターン１４０を覆って絶縁膜を形成した後に、コンタクトホールの形成を行い、画素電極となるアルミニウム膜を３５０ｎｍの厚さにスパッタ法によって成膜する。
【００７０】
そしてこのアルミニウム膜をパターニングすることにより、画素電極１４１、周辺駆動回路と画素マトリクスＴＦＴとを接続する配線１４２とを同時に形成する。（図６）
【００７１】
この配線１４２は、画素電極１４１を構成するアルミニウム膜を利用して構成されるので、独立した作製工程を採用する必要はない。即ち、この配線１４２を設けるために工程を増やす必要がない。
【００７２】
図６に示す状態を得たら、図７に示すように配向膜として機能するポリイミド樹脂でなる配向膜１４３を１５０ｎｍの厚さに成膜する。そして配向処理を施しＴＦＴでなる回路が形成された一方の基板が完成する。
【００７３】
図７に示す状態を得たら、他方のガラス基板（または石英基板）を用意し、図７に基板（ＴＦＴ基板と称する）と貼り合わせる。そして、２枚の基板の隙間に液晶を充填し、図８に示す反射型のアクティブマトリクス型液晶パネルを得る。
【００７４】
図８に示す液晶パネルにおいて、１４７が対向基板（ＴＦＴ側基板に対しての対向基板）であり、１４６がＩＴＯでもって構成された対向電極（ＴＦＴ基板側に設けられた画素電極１４１に対向する電極）である。
【００７５】
１４８は封止材（シール材）であって、基板１４７と基板１０１とを貼り合わせる機能を有している。また、液晶材料が外部に漏れ出ないように封止する機能を有している。
【００７６】
１４４は液晶材料である。反射型の液晶パネルの場合は、複屈折モードでの表示が行われる。即ち、基板に平行な方向に配向した液晶分子層中を基板面に垂直な方向に進行する光の偏波面が垂直偏波〜楕円偏頗〜円偏波〜楕円偏波〜水平偏波と変化する現象を利用して表示を行う。
【００７７】
〔実施例２〕
本実施例では、本発明を利用した液晶パネルを備えた装置の例を示す。このような装置としては、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【００７８】
図９（Ａ）に示すのは、モバイルコンピュータであり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、反射型の液晶パネル２００５で構成される。
【００７９】
図９（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、反射型の液晶パネル２１０２、バンド部２１０３で構成される。
【００８０】
図９（Ｃ）はフロントプロジェクション型の液晶パネルである。この装置は、光源２２０２からの光を光学系２２０４で反射型の液晶表示装置２２０３に導き、反射型の液晶パネル２２０３で光学変調された画像を光学系２２０４で拡大してスクリーン２２０５に投影するものである。
【００８１】
この形式のプロジェクションは、本体２２０１とは別にスクリーン２２０５が必要となる。
【００８２】
図９（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、反射型の液晶パネル２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。
【００８３】
図９（Ｅ）はビデオカメラであり、本体２４０１、反射型の液晶表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。
【００８４】
図９（Ｆ）は、リアプロジェクション型と呼ばれる装置である。この装置は、光源２５０２から発せられる光を偏光ビームスプリッタ２５０４で反射型の液晶パネル２５０３で光学変調し、それをリフレクター２５０５、２５０６で反射してスクリンーン２５０７に投影する。この形式の装置は、本体２５０１にスクリーン２５０７が配置されている。
【００８５】
〔実施例３〕
本実施例は、実施例１に示す構成において、ゲイト電極としてシリコンを主成分とした材料を用いる場合の例である。
【００８６】
図１０に本実施例の概略を示す。ここでは、ゲイト電極１００１、１００２、１００３として、一導電型を付与したシリコン材料を用いている。
【００８７】
ゲイト電極を構成する他の材料としては、各種シリサイドや金属材料を用いることができる。
【００８８】
【発明の効果】
本明細書で開示する発明を利用することで、アクティブマトリクス回路と周辺駆動回路とを一体化構造において、周辺駆動回路に必要とされる多層配線をより簡便に実現することができる。
【図面の簡単な説明】
【図１】 液晶パネルの作製工程を示す断面図。
【図２】 液晶パネルの作製工程を示す断面図。
【図３】 液晶パネルの作製工程を示す断面図。
【図４】 液晶パネルの作製工程を示す断面図。
【図５】 液晶パネルの作製工程を示す断面図。
【図６】 液晶パネルの作製工程を示す断面図。
【図７】 液晶パネルの作製工程を示す断面図。
【図８】 液晶パネルの作製工程を示す断面図。
【図９】 発明を利用した液晶パネルを備えた装置の例を示す図。
【図１０】他の実施例を示す図。
【符号の説明】
１０１ ガラス基板（または石英基板）
１０２ 画素マトリクス回路に配置されるＮＴＦＴの活性層
１０３ 周辺駆動回路の配置されるＰＴＦＴの活性層
１０４ 周辺駆動回路の配置されるＮＴＦＴの活性層
１１２ ドレイン領域
１１３ チャネル領域
１１４ ソース領域
１１５ ソース領域
１１６ チャネル領域
１１７ ドレイン領域
１１８ ドレイン領域
１１９ チャネル領域
１２０ ソース領域
１２２ チタン膜
１２３ アルミニウム膜
１２４ チタン膜
１２５ チタン膜
１２６ アルミニウム膜
１２７ チタン膜
１２８ チタン膜
１２９ アルミニウム膜
１３０ チタン膜
１３１ チタン膜
１３２ アルミニウム膜
１３３ チタン膜
１３４ チタン膜
１３５ アルミニウム膜
１３６ チタン膜
１３７ 窒化珪素膜
１３８ チタン膜
１３９ ポリイミド樹脂膜
１４０ チタン膜
１４１ 画素電極（アルミニウム膜）
１４２ 配線（アルミニウム配線）
１４３ 配向膜（ポリイミド樹脂膜）
１４４ 液晶材料
１４５ 配向膜（ポリイミド樹脂膜）
１４６ 対向電極（ＩＴＯ電極）
１４７ 対向ガラス基板
１４８ 封止材料

Claims (23)

  1. 薄膜トランジスタを有する周辺駆動回路と、画素電極を有する画素マトリクス回路を用いた表示装置であって、
    前記周辺駆動回路は、
    前記薄膜トランジスタの活性層、ゲイト絶縁膜、およびゲイト電極上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成され、前記活性層に接続された第１の電極および第２の電極と、
    前記第１の電極および前記第２の電極上に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成され、前記薄膜トランジスタの上方を覆うシールドパターンと、
    前記シールドパターンの上に形成された第３の絶縁膜と、
    を有し、
    前記第３の絶縁膜上に形成され、前記第１の電極に接続された前記周辺駆動回路と画素マトリクス回路とを接続する配線を有し、
    前記画素電極および前記配線は、同一材料からなり、
    前記画素電極が第３の絶縁膜上で且つ前記配線と同じ層に形成されていることを特徴とする表示装置。
  2. 薄膜トランジスタを有する周辺駆動回路と、画素電極を有する画素マトリクス回路を用いた表示装置であって、
    前記周辺駆動回路は、
    前記薄膜トランジスタの活性層、ゲイト絶縁膜、よびゲイト電極上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成され、前記活性層に接続された第１の電極および第２の電極と、
    前記第１の電極および前記第２の電極上に形成された窒化珪素膜と、
    前記窒化珪素膜上に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成され、前記薄膜トランジスタの上方を覆うシールドパターンと、
    前記シールドパターンの上に形成された第３の絶縁膜と、
    を有し、
    前記第３の絶縁膜上に形成され、前記第１の電極に接続された前記周辺駆動回路と画素マトリクス回路とを接続する配線を有し、
    前記画素電極および前記配線は、同一材料からなり、
    前記画素電極が第３の絶縁膜上で且つ前記配線と同じ層に形成されていることを特徴とする表示装置。
  3. 薄膜トランジスタを有する周辺駆動回路と、画素電極を有する画素マトリクス回路を用いた表示装置であって、
    前記周辺駆動回路は、
    前記薄膜トランジスタの活性層、ゲイト絶縁膜、およびゲイト電極上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成され、前記活性層に接続された第１の電極および第２の電極と、
    前記第１の電極および前記第２の電極上に形成された窒化珪素膜と、
    前記窒化珪素膜上に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成され、前記薄膜トランジスタの上方を覆うシールドパターンと、
    前記シールドパターンの上に形成された第３の絶縁膜と、
    を有し、
    前記第３の絶縁膜上に形成され、前記第１の電極に接続された前記周辺駆動回路と画素マトリクス回路とを接続する配線と、
    前記配線の上方に形成されたシール材とを有し、
    前記画素電極および前記配線は、同一材料からなり、
    前記画素電極が第３の絶縁膜上で且つ前記配線と同じ層に形成されていることを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記周辺駆動回路はＣＭＯＳ回路を有することを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記画素電極及び前記配線は、アルミニウムからなることを特徴とする表示装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第２の絶縁膜は、樹脂膜であることを特徴とする表示装置。
  7. 請求項６において、
    前記樹脂膜は、ポリイミド、ポリアミド、ポリイミドアミド、エポキシまたはアクリルのいずれか一からなる樹脂膜であることを特徴とする表示装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記ゲイト電極は、シリコンを主成分とした材料、シリサイドまたは金属材料からなることを特徴とする表示装置。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記シールドパターンはチタン膜からなることを特徴とする表示装置。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記第１の電極および前記第２の電極は、アルミニウム膜と前記アルミニウム膜の上下
    に接して形成されたチタン膜との積層構造からなることを特徴とする表示装置。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記薄膜トランジスタは、トップゲイト型、ボトムゲイト型またはマルチゲイト型の薄膜トランジスタであることを特徴とする表示装置。
  12. 請求項１乃至請求項１１のいずれか一項において、
    前記第１の絶縁膜は、酸化珪素膜であることを特徴とする表示装置。
  13. 請求項１乃至請求項１２のいずれか一項において、
    前記画素マトリクス回路と前記周辺駆動回路は同一基板上に形成されていることを特徴とする表示装置。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記画素マトリクス回路はＮチャネル型薄膜トランジスタを有することを特徴とする表示装置。
  15. 請求項１乃至請求項１４のいずれか一項において、
    前記周辺駆動回路は、シフトレジスタ回路、バッファー回路、発振回路、画像情報を扱う回路またはメモリー回路のいずれか一を含むことを特徴とする表示装置。
  16. 請求項１、２及び４乃至１５のいずれか一項に記載の表示装置は、
    前記画素マトリクス回路の上方に液晶材料が配置され、前記周辺駆動回路の上方にシール材が配置された液晶表示装置であることを特徴とする表示装置。
  17. 請求項１乃至請求項１６のいずれか一項に記載の表示装置を備えたことを特徴とするビデオカメラ。
  18. 請求項１乃至請求項１６のいずれか一項に記載の表示装置を備えたことを特徴とするデジタルスチルカメラ。
  19. 請求項１乃至請求項１６のいずれか一項に記載の表示装置を備えたことを特徴とするヘッドマウントディスプレイ。
  20. 請求項１乃至請求項１６のいずれか一項に記載の表示装置を備えたことを特徴とするカーナビゲーション。
  21. 請求項１乃至請求項１６のいずれか一項に記載の表示装置を備えたことを特徴とするパーソナルコンピュータ。
  22. 請求項１乃至請求項１６のいずれか一項に記載の表示装置を備えたことを特徴とする携帯情報端末。
  23. 請求項１乃至請求項１６のいずれか一項に記載の表示装置を備えたことを特徴とするプロジェクション用液晶パネル。
JP11354997A 1997-04-15 1997-04-15 表示装置 Expired - Fee Related JP3856901B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP11354997A JP3856901B2 (ja) 1997-04-15 1997-04-15 表示装置
US09/058,870 US6400426B1 (en) 1997-04-15 1998-04-13 Reflective liquid crystal display panel and device using same
KR1019980013390A KR100553112B1 (ko) 1997-04-15 1998-04-15 반사형액정디스플레이패널및이것을이용한장치
US10/127,581 US6967696B2 (en) 1997-04-15 2002-04-23 Reflective liquid crystal display panel and device using same
US11/282,483 US7675583B2 (en) 1997-04-15 2005-11-21 Reflective liquid crystal display panel and device using same
US12/683,473 US8031284B2 (en) 1997-04-15 2010-01-07 Reflective liquid crystal display panel and device using same
US13/247,342 US8405789B2 (en) 1997-04-15 2011-09-28 Reflective liquid crystal display panel and device using same
US13/848,234 US8576348B2 (en) 1997-04-15 2013-03-21 Reflective liquid crystal display panel and device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11354997A JP3856901B2 (ja) 1997-04-15 1997-04-15 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006067421A Division JP3857302B2 (ja) 2006-03-13 2006-03-13 表示装置

Publications (2)

Publication Number Publication Date
JPH10288797A JPH10288797A (ja) 1998-10-27
JP3856901B2 true JP3856901B2 (ja) 2006-12-13

Family

ID=14615131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11354997A Expired - Fee Related JP3856901B2 (ja) 1997-04-15 1997-04-15 表示装置

Country Status (3)

Country Link
US (6) US6400426B1 (ja)
JP (1) JP3856901B2 (ja)
KR (1) KR100553112B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337319B1 (ko) 2006-10-04 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9825314D0 (en) * 1998-11-20 1999-01-13 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
TW490713B (en) 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002040486A (ja) 2000-05-19 2002-02-06 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP4827984B2 (ja) * 2000-05-29 2011-11-30 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7019718B2 (en) * 2000-07-25 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
JP2002229061A (ja) * 2001-02-01 2002-08-14 Sony Corp 薄膜半導体装置及び反射型表示装置
JP2002244585A (ja) * 2001-02-02 2002-08-30 Koninkl Philips Electronics Nv 画像表示装置
US6731572B2 (en) * 2001-04-12 2004-05-04 Samsung Electronics Co., Ltd. Optical pickup actuator, optical pickup employing the optical pickup actuator, and optical recording and/or reproducing apparatus employing the optical pickup
US6686977B2 (en) * 2001-07-24 2004-02-03 Three-Five Systems, Inc. Liquid crystal on silicon device
JP2003076298A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 表示装置
JP4634673B2 (ja) * 2001-09-26 2011-02-16 シャープ株式会社 液晶表示装置及びその製造方法
JP3983037B2 (ja) * 2001-11-22 2007-09-26 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP2003316284A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 表示装置
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
JP4019868B2 (ja) * 2002-09-11 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4085369B2 (ja) * 2002-10-10 2008-05-14 日本ビクター株式会社 液晶表示装置
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
US7486341B2 (en) * 2005-11-03 2009-02-03 University Of Central Florida Research Foundation, Inc. Head mounted display with eye accommodation having 3-D image producing system consisting of, for each eye, one single planar display screen, one single planar tunable focus LC micro-lens array, one single planar black mask and bias lens
KR101250790B1 (ko) 2006-06-30 2013-04-04 엘지디스플레이 주식회사 액정표시장치의 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
WO2011030590A1 (ja) * 2009-09-11 2011-03-17 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103297A (en) 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
CA1313563C (en) 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
US5264077A (en) 1989-06-15 1993-11-23 Semiconductor Energy Laboratory Co., Ltd. Method for producing a conductive oxide pattern
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
US5200847A (en) * 1990-05-01 1993-04-06 Casio Computer Co., Ltd. Liquid crystal display device having driving circuit forming on a heat-resistant sub-substrate
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5182624A (en) 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
US5305519A (en) 1991-10-24 1994-04-26 Kawasaki Steel Corporation Multilevel interconnect structure and method of manufacturing the same
JP3064596B2 (ja) 1991-11-29 2000-07-12 セイコーエプソン株式会社 液晶パネルおよびその製造方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
KR940002642A (ko) * 1992-07-02 1994-02-17 이헌조 반사형 액티브 매트릭스 액정표시소자
FR2693249B1 (fr) * 1992-07-03 1994-09-16 Hutchinson Procédé de raccordement de tubes ou tuyaux, raccords et dispositifs analogues obtenus par sa mise en Óoeuvre.
CN100442532C (zh) 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
JP3345089B2 (ja) 1993-03-26 2002-11-18 株式会社半導体エネルギー研究所 カラーフィルタ基板の作製方法
JP2789293B2 (ja) 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3109967B2 (ja) 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
TW344901B (en) 1995-02-15 1998-11-11 Handotai Energy Kenkyusho Kk Active matrix display device
US6011607A (en) * 1995-02-15 2000-01-04 Semiconductor Energy Laboratory Co., Active matrix display with sealing material
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6081305A (en) 1995-05-30 2000-06-27 Hitachi, Ltd. Liquid crystal light valve and projection type liquid crystal display using such valve
JP3176021B2 (ja) * 1995-05-30 2001-06-11 株式会社日立製作所 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JP3295679B2 (ja) 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH0968726A (ja) * 1995-09-01 1997-03-11 Pioneer Video Corp 反射型液晶表示装置
JP3228399B2 (ja) 1995-09-12 2001-11-12 シャープ株式会社 液晶表示装置
TW371776B (en) 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
TW439003B (en) 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JPH09172070A (ja) 1995-12-18 1997-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US5866484A (en) 1996-07-09 1999-02-02 Nippon Steel Corporation Semiconductor device and process of producing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337319B1 (ko) 2006-10-04 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법
KR101406770B1 (ko) 2006-10-04 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법

Also Published As

Publication number Publication date
US8405789B2 (en) 2013-03-26
US20060072059A1 (en) 2006-04-06
KR19980081413A (ko) 1998-11-25
JPH10288797A (ja) 1998-10-27
US20120019739A1 (en) 2012-01-26
US6967696B2 (en) 2005-11-22
KR100553112B1 (ko) 2006-07-06
US8576348B2 (en) 2013-11-05
US6400426B1 (en) 2002-06-04
US20020123175A1 (en) 2002-09-05
US7675583B2 (en) 2010-03-09
US20100134709A1 (en) 2010-06-03
US20130215351A1 (en) 2013-08-22
US8031284B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
JP3856901B2 (ja) 表示装置
KR100663879B1 (ko) 반도체장치 및 그의 제작방법
US7397518B1 (en) Active matrix liquid crystal with capacitor below disclination region
US7599038B2 (en) Display apparatus and manufacturing method of display apparatus
JP3607016B2 (ja) 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JP2001250953A (ja) 半導体装置およびその作製方法
JP2006250985A (ja) 電気光学装置及び電子機器
JP2004006651A (ja) 電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置及び電子機器
JP2002082630A (ja) 電気光学装置
JP3857302B2 (ja) 表示装置
JP2001085693A (ja) 半導体装置の製造方法、電気光学装置及び電子機器
JP2004006652A (ja) 電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees