KR20120031000A - 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터 - Google Patents

알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터 Download PDF

Info

Publication number
KR20120031000A
KR20120031000A KR20117028033A KR20117028033A KR20120031000A KR 20120031000 A KR20120031000 A KR 20120031000A KR 20117028033 A KR20117028033 A KR 20117028033A KR 20117028033 A KR20117028033 A KR 20117028033A KR 20120031000 A KR20120031000 A KR 20120031000A
Authority
KR
South Korea
Prior art keywords
alkylsilane
thin film
laminated body
film transistor
substrate
Prior art date
Application number
KR20117028033A
Other languages
English (en)
Other versions
KR101643442B1 (ko
Inventor
다카시 구시다
히로요시 나이토
Original Assignee
데이진 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009129173A external-priority patent/JP2010278227A/ja
Priority claimed from JP2009129190A external-priority patent/JP2010278229A/ja
Application filed by 데이진 가부시키가이샤 filed Critical 데이진 가부시키가이샤
Publication of KR20120031000A publication Critical patent/KR20120031000A/ko
Application granted granted Critical
Publication of KR101643442B1 publication Critical patent/KR101643442B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31652Of asbestos
    • Y10T428/31663As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

우수한 반도체 특성을 갖는 유기 반도체막을 얻는 것을 가능하게 하는 알킬실란 적층체를 제공한다. 이와 같은 적층체는, 유기 박막 트랜지스터를 위해서 유용하게 사용할 수 있다. 표면에 수산기를 갖는 하지층 (Sub), 및 이 하지층 상에 형성되어 있는 알킬실란 박막 (AS) 을 갖는, 알킬실란 적층체로서, 알킬실란 박막의 임계 표면 에너지 (Ec) 와 알킬실란의 탄소수 (x) 가 하기의 식 (1) 을 만족하는, 알킬실란 적층체로 한다 : Ec
Figure pct00010
29.00-0.63x (mN/m) (1). 또, 이와 같은 알킬실란 적층체 (Sub, AS) 를 갖는 박막 트랜지스터 (10) 로 한다.

Description

알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터{ALKYLSILANE LAMINATE, METHOD FOR PRODUCING THE SAME, AND THIN-FILM TRANSISTOR}
본 발명은 알킬실란 적층체, 및 그 제조 방법에 관한 것이다. 또, 본 발명은, 박막 트랜지스터, 특히 유기 반도체막을 갖는 박막 트랜지스터에 관한 것이다.
최근, 박막 트랜지스터 (TFT) 로 대표되는 반도체 소자는, 액정 등의 표시 장치, 태양 전지 패널 등의 다양한 용도에 사용되게 되어 있다. 현재 주로 사용되고 있는 반도체 소자, 특히 실리콘을 반도체 재료로서 사용하는 반도체 소자는, 제조시에 CVD 나 스퍼터링 등의 진공 프로세스를 사용하는 점에서, 제조 비용이 높다. 또 이와 같은 반도체 소자에서는, 프로세스 온도 면에서, 고분자 필름 등의 위에 형성한 플렉시블 소자로 하는 것이 어렵다.
장래적으로 실용화가 기대되는 경량이며 플렉시블한 소자나 RF-ID (Radio Frequency IDentification) 등의 저비용이 요구되는 분야에 있어서, 간편한 방법으로 제조할 수 있는 유기 반도체 소자를 액티브 소자에 적용하는 것이 검토되고 있다. 이와 같은 유기 반도체 소자의 제조에서 사용하는 진공 증착 장치나 도포 장치는, 무기 반도체의 제조에서 사용되는 CVD 장치나 스퍼터링 장치와 비교하여 저렴하다. 또, 유기 반도체 소자의 제조에서는 프로세스 온도가 낮기 때문에, 유기 반도체 소자를 고분자 필름이나 종이 등의 위에 형성할 수도 있다.
유기 반도체를 사용하는 박막 트랜지스터는, 소스 전극, 드레인 전극, 게이트 전극, 게이트 절연막 및 유기 반도체막을 기판 상에 갖고 있다. 이와 같은 박막 트랜지스터에서는, 게이트 절연막에 의해 소스 전극 및 드레인 전극과 게이트 전극을 절연하고, 또한 게이트 전극에 인가되는 전압에 의해 소스 전극으로부터 드레인 전극으로 유기 반도체를 통과하여 흐르는 전류를 제어한다.
여기에서, 유기 반도체막은, 저분자 화합물 또는 고분자 화합물의 집합체이다. 저분자계의 유기 반도체 재료로는 펜타센이나 티오펜올리고머 등의 아센계 화합물 (직선 형상으로 축합된 축합다환 화합물) 등이 알려져 있다. 또, 고분자계의 유기 반도체 재료로는 레지오레귤러폴리알킬티오펜 (P3AT), 폴리(플루오렌비티오펜) (F8T2) 등이 알려져 있다.
유기 박막 트랜지스터에서 높은 스위칭 특성을 얻기 위해서는, 유기 반도체막의 전하 이동도를 높일 필요가 있다. 유기 반도체막의 전하 이동도를 향상시키는 방법으로는, 유기 반도체막을 형성하는 유기 반도체 분자를 고도로 배향시키는 것이 실시되어 왔다. 그러한 높은 배향을 갖는 유기 반도체막을 형성하는 방법으로는, 유기 반도체막을 퇴적시키는 기판 또는 게이트 절연막 표면을 표면 처리하는 것, 특히 유기 반도체막을 퇴적시키는 게이트 절연막 표면을 자기 조직화 단분자막 (SAM : Self-Assembled Monolayer) 으로 피복하는 것이 알려져 있다 (특허문헌 1 및 2, 그리고 비특허문헌 1 ? 3).
여기에서, 유기 반도체막을 퇴적시키는 기판 또는 게이트 절연막으로는, 산화규소 박막을 사용할 수 있고, 또 이 기판 또는 게이트 절연막을 피복하는 SAM 로는, 오르가노실란 단분자막, 예를 들어 알킬실란 단분자막을 사용할 수 있다.
이와 같이 미리 SAM 에 의한 표면 수식을 실시한 기판 또는 게이트 절연막 상에 유기 반도체막을 형성하면, 유기 반도체막의 전하 이동도가 향상되고, 그로 의해 아모르퍼스 실리콘으로 이루어지는 현행의 TFT 를 상회하는 전하 이동도를 갖는 유기 TFT 도 보고되어 있다.
또한, 실리카 등의 OH 기를 갖는 기판의 표면을, 오르가노실란 (실란 커플링제) 등의 SAM 에 의해 개질하기 위한 여러 가지 기술이 공지되어 있고 (비특허문헌 4), 용액 중에 있어서 기판의 OH 기와 오르가노실란과의 실란 커플링 반응을 진행시키는 용액법, 및 오르가노실란의 증기를 사용하여 기상 중에서 반응을 실시하는 기상법이, 대표적인 형성법으로서 알려져 있다. 또, 용액법에 관해서는, 물의 함유율이 낮은 용액 중에 있어서 실란 커플링 반응을 실시함으로써 평탄성이 높은 SAM 이 얻어지는 것이 알려져 있다 (비특허문헌 5).
또, 마이크로 콘택트 프린트법을 사용하여 오르가노실란 박막을 형성하는 방법도 알려져 있다 (비특허문헌 6). 이 경우, 패턴을 갖는 스탬프에 오르가노실란을 도포하고, 그리고 이 커플링제를 기판에 전사함으로써, 오르가노실란 박막을 패터닝하여 형성할 수도 있게 된다.
일본 공개특허공보 2005-79560호 일본 공개특허공보 2009-59751호
H. Sirringhaus 외, Nature, 40권, pp4509-4521, 1999년 A. Salleo 외, Applied Physics Letters, 81권 23호, pp4383-4385, 2002년 Y. Y. Lin 외, IEEE Trans Electron Devices, 44권, pp1325-1331, 1997년 S. Onclin 외, Angewandte Chemie International Edition, 44권, p6282-6304, 2005년 Y. Wang 외, Langmuir, 19권, 1159-1167페이지, 2003년 N. L. Jeon 외, Langmuir, 13권, p3382-3391, 1997년
상기와 같이, 유기 반도체막을 자기 조직화 단분자막 (SAM) 상에 형성함으로써 유기 반도체막을 구성하는 유기 반도체 분자를 고도로 배향시키고, 그것에 의해 유기 반도체막의 전하 이동도를 향상시키고, 또한 스위칭 속도나 전류의 온/오프비를 향상시키는 것이 실시되어 왔다. 그러나, 이와 같은 개량에도 불구하고, 유기 반도체막의 특성을 더욱 개량할 것이 요구되고 있다.
본 발명의 목적은, 우수한 반도체 특성을 갖는 유기 반도체막을 얻는 것을 가능하게 하는 알킬실란 적층체를 제공하는 것이다. 이와 같은 적층체는, 유기 박막 트랜지스터를 위해서 유용하게 사용할 수 있다. 또, 본 발명의 목적은 이와 같은 알킬실란 적층체를 용이하게 제조하는 방법을 제공하는 것이다.
본건 발명자는, 제어된 분위기 하에서의 콘택트 프린트법에 의해 얻어진 알킬실란의 SAM 이 상기의 과제를 해결할 수 있는 것을 알아내어, 하기의 본 발명에 상도하였다.
〈1〉표면에 수산기를 갖는 하지층, 및 상기 하지층 상에 형성되어 있는 알킬실란 박막을 갖는, 알킬실란 적층체로서, 상기 알킬실란 박막의 임계 표면 에너지 (Ec) 와 알킬실란의 탄소수 (x) 가 하기의 식 (1) 을 만족하는, 알킬실란 적층체 :
Ec≤29.00-0.63x (mN/m) (1)
〈2〉상기 알킬실란 박막의 평균 두께가 10 ㎚ 이하인, 상기〈1〉항에 기재된 적층체.
〈3〉상기 알킬실란 박막의 조도 (Ra) 가 1 ㎚ 이하인, 상기〈1〉또는〈2〉항에 기재된 적층체.
〈4〉상기 알킬실란 박막이 실록산올리고머를 함유하는, 상기〈1〉?〈3〉항 중 어느 한 항에 기재된 적층체.
〈5〉상기 알킬실란이 직사슬 알킬실란인, 상기〈1〉 ?〈4〉항 중 어느 한 항에 기재된 적층체.
〈6〉상기 알킬실란 박막이, 트리클로로알킬실란 또는 트리알콕시알킬실란을 원료로 하는, 상기〈1〉 ?〈5〉항 중 어느 한 항에 기재된 적층체.
〈7〉상기 하지층의 수산기를 갖는 표면이, 실리카에 의해 제공되고 있는, 상기〈1〉 ?〈6〉항 중 어느 한 항에 기재된 적층체.
〈8〉상기 하지층의 수산기를 갖는 표면이, 고분자 기판 상에 적층된 실리카층에 의해 제공되고 있는, 상기〈1〉 ?〈7〉항 중 어느 한 항에 기재된 적층체.
〈9〉상기 알킬실란의 탄소수가 10 이상인, 상기〈1〉 ?〈8〉항 중 어느 한 항에 기재된 적층체.
〈10〉습도 5 % 이하의 분위기에 있어서의 콘택트 프린트법에 의해, 상기 알킬실란 박막을 상기 하지층 상에 형성하는 것을 포함하는, 상기〈1〉 ?〈9〉항 중 어느 한 항에 기재된 적층체를 제조하는 방법.
〈11〉소스 전극, 드레인 전극, 게이트 전극, 게이트 절연막 및 유기 반도체막을 기판의 일방의 면 상에 갖고, 상기 게이트 절연막에 의해 상기 소스 전극 및 상기 드레인 전극과 상기 게이트 전극을 절연하고, 또한 상기 게이트 전극에 인가되는 전압에 의해 상기 소스 전극으로부터 상기 드레인 전극으로 상기 유기 반도체를 통과하여 흐르는 전류를 제어하는, 박막 트랜지스터로서,
상기 박막 트랜지스터가, 알킬실란 박막을 추가로 갖고, 상기 기판 또는 게이트 절연막이, 표면에 수산기를 갖고, 상기 알킬실란 박막이, 표면에 수산기를 갖는 상기 기판 또는 게이트 절연막 상에 형성되어 있고, 또한 상기 알킬실란 박막의 임계 표면 에너지 (Ec) 와 알킬실란의 탄소수 (x) 가 하기의 식 (1) 을 만족하는, 박막 트랜지스터 :
Ec
Figure pct00001
29.00-0.63x (mN/m) (1)
본 발명의 알킬실란 적층체에 의하면, 그 위에 유기 반도체막을 형성했을 때에, 유기 반도체막이 우수한 반도체 특성, 예를 들어 상승 특성을 갖게 할 수 있다. 또, 알킬실란 적층체를 제조하는 본 발명의 방법에 의하면, 본 발명의 알킬실란 적층체를 얻는 것, 특히 본 발명의 알킬실란 적층체를 단시간에 얻을 수 있다.
도 1 은 본 발명의 박막 트랜지스터의 제 1 예를 나타내는 도면이다.
도 2 는 본 발명의 박막 트랜지스터의 제 2 예를 나타내는 도면이다.
도 3 은 본 발명의 박막 트랜지스터의 제 3 예를 나타내는 도면이다.
도 4 는 본 발명의 박막 트랜지스터의 제 4 예를 나타내는 도면이다.
도 5 는 본 발명의 박막 트랜지스터의 제 5 예를 나타내는 도면이다.
도 6 은 실시예 및 비교예의 알킬실란 박막의 임계 표면 에너지 (Ec) 와 알킬 사슬의 탄소수 (x) 의 관계를 나타내는 도면이다.
이하에서는, 하지층 및 이 하지층 상에 형성되어 있는 알킬실란 박막을 갖는 본 발명의 알킬실란 적층체를, 박막 트랜지스터에 관해서 상세하게 설명한다. 단 본 발명의 알킬실란 적층체의 용도는, 이하의 양태에 한정되는 것은 아니다.
《박막 트랜지스터》
본 발명의 박막 트랜지스터는, 소스 전극, 드레인 전극, 게이트 전극, 게이트 절연막 및 유기 반도체막을 기판의 일방의 면 상에 갖고, 게이트 절연막에 의해 소스 전극 및 드레인 전극과 게이트 전극을 절연하고, 또한 게이트 전극에 인가되는 전압에 의해 소스 전극으로부터 드레인 전극으로 유기 반도체막을 통과하여 흐르는 전류를 제어한다.
본 발명의 박막 트랜지스터는, 게이트 전극에 인가되는 전압에 의해 소스 전극으로부터 드레인 전극으로 유기 반도체를 통과하여 흐르는 전류를 제어할 수 있는 임의의 구조를 갖는다. 따라서 예를 들어 본 발명의 박막 트랜지스터는, 도 1 ? 도 5 에서 나타내는 구조를 가질 수 있다.
여기에서, 도 1 에 나타내는 양태에서는, 하지층 (Under) 으로서의 기판 (Sub) 상에 알킬실란 박막 (AS) 이 형성되어 있고, 그 위에 소스 전극 (S), 게이트 전극 (G) 및 유기 반도체막 (Semi) 이 형성되어 있고, 유기 반도체막 (Semi) 상에 게이트 절연막 (Ins) 이 형성되어 있고, 또한 이 게이트 절연막 (Ins) 상에 게이트 전극 (G) 이 형성되어 있다. 또한, 도 5 에 나타내는 바와 같이, 기판 (Sub) 은 게이트 전극 (G) 을 겸하게 할 수도 있다.
본 발명의 박막 트랜지스터에서는, 기판 또는 게이트 절연막이 표면에 수산기를 갖고, 박막 트랜지스터가, 알킬실란 박막을 추가로 갖고, 알킬실란 박막이, 표면에 수산기를 갖는 기판 또는 게이트 절연막 상에 직접 형성되어 있고, 또한 유기 반도체막이 알킬실란 박막 상에 직접 형성되어 있다. 즉, 본 발명의 박막 트랜지스터에서는, 하지층 (Under) 이, 박막 트랜지스터의 기판 (Sub) 또는 게이트 절연막 (Ins) 으로서 사용되며, 또한 이 하지층 (Under) 상에 형성되어 있는 알킬실란 박막 (AS) 상에 직접적으로, 유기 반도체막 (Semi) 이 형성되어 있다.
본 발명의 박막 트랜지스터의 일반적인 구성에 관해서는, 특허문헌 1 및 2 등을 참조할 수 있지만, 이하에서는 본 발명의 박막 트랜지스터의 각 부에 대해 보다 구체적으로 설명한다.
〈박막 트랜지스터-기판〉
본 발명의 박막 트랜지스터의 기판은, 그 일방의 면 상에, 소스 전극, 드레인 전극, 게이트 전극, 게이트 절연막, 유기 반도체막 및 알킬실란 박막을 적층시켜 박막 트랜지스터를 형성할 수 있는 임의의 재료로 만들 수 있다. 따라서, 기판으로는 실리카 기판, 유리 기판, 석영 기판, 알루미나 기판, 티타니아 기판, 실리콘 기판 등의 무기 재료 기판, 금속 기판, 수지 기판 등을 예시할 수 있다. 또한, 이 기판이 도전성 재료로 만들어지는 경우, 기판이 게이트 전극을 겸하도록 할 수도 있다.
본 발명의 박막 트랜지스터에서는, 기판 또는 게이트 절연막이 표면에 수산기를 갖고, 표면에 수산기를 갖는 이 기판 또는 게이트 절연막이, 알킬실란 박막을 위한 하지층으로서 사용되고 있다. 따라서, 박막 트랜지스터의 기판을, 알킬실란 박막을 위한 하지층으로서 사용하는 경우, 알킬실란 박막을 적층할 때에 기판이 표면에 수산기를 가질 필요가 있다. 이 경우, 기판으로는 실리카 기판, 유리 기판, 석영 기판, 알루미나 기판, 티타니아 기판, 열 산화막 또는 자연 산화막이 부착된 실리콘 기판, 실리카 표면층을 갖는 수지 기판 등을 예시할 수 있다. 또, 이 경우의 기판으로는, 표면에 수산기를 갖는 수지층으로 피복한 수지 기판, 미리 표면에 수산기를 갖는 수지 기판 등을 사용할 수도 있다.
또한, 박막 트랜지스터의 기판은, 용도에 따른 임의의 두께를 가질 수 있다.
〈박막 트랜지스터-절연막〉
본 발명의 박막 트랜지스터의 게이트 절연막은, 소스 전극 및 드레인 전극을 게이트 전극으로부터 절연하기에 충분한 절연성을 갖는 임의의 재료로 제조할 수 있다. 따라서 게이트 절연막은 예를 들어, 수지, 금속 산화물, 특히 실리카, 유리, 알루미나, 티타니아 등으로 만들 수 있다.
상기에 기재된 바와 같이, 본 발명의 박막 트랜지스터에서는 기판 또는 게이트 절연막이 표면에 수산기를 갖고, 표면에 수산기를 갖는 이 기판 또는 게이트 절연막이, 알킬실란 박막을 위한 하지층으로서 사용되고 있다. 따라서, 게이트 절연막을, 알킬실란 박막을 위한 하지층으로서 사용하는 경우, 알킬실란 박막을 적층할 때에 게이트 절연막이 표면에 수산기를 가질 필요가 있다. 이 경우, 게이트 절연막으로는 금속 산화물, 특히 실리카, 유리, 알루미나, 티타니아 등의 막을 사용할 수 있다.
또한, 게이트 절연막의 두께는, 박막 트랜지스터를 얻는데 필요한 임의의 두께로 할 수 있다.
〈박막 트랜지스터-알킬실란 박막〉
본 발명의 박막 트랜지스터는, 표면에 수산기를 갖는 하지층으로서의 기판 또는 게이트 절연막 상에 형성되어 있는 알킬실란 박막을 갖는다. 여기에서, 이 알킬실란 박막은, 실란 커플링 반응을 통하여 하지층의 수산기와 결합되어 있다.
본 발명의 박막 트랜지스터에서는, 알킬실란 박막의 임계 표면 에너지, 즉 하지층과 반대측의 알킬실란 박막의 표면의 임계 표면 에너지가 하기의 식 (1), 특히 식 (2), 보다 특히 (3), 보다 더 특히 (4) 를 만족한다 :
Ec
Figure pct00002
29.00-0.63x (mN/m) (1)
Ec
Figure pct00003
28.00-0.63x (mN/m) (2)
Ec
Figure pct00004
27.00-0.63x (mN/m) (3)
Ec
Figure pct00005
26.00-0.63x (mN/m) (4)
(여기에서, Ec 는 지스만 플롯에 의해 외삽하여 구한 임계 표면 에너지이며, 또한 x 는 알킬실란에 함유되는 탄소수이다)
이에 반하여, 종래 보고되어 있는 알킬실란막의 임계 표면 에너지는 대체로 식 (A) 의 관계식을 만족하는 것이었다 :
Ec=30.50-0.63x (A)
(여기에서, Ec 는 지스만 플롯에 의해 외삽하여 구한 임계 표면 에너지이며, 또한 x 는 알킬실란에 함유되는 탄소수이다)
또한, 본 발명에 관해서, 임계 계면 에너지의 값은, 여러종의 젖음 지수 표준액 (JIS K 6768) 을 사용하여 접촉각을 측정하여 지스만 플롯에 의해 얻어지는 값이다.
즉, 본 발명의 박막 트랜지스터의 알킬실란 박막은, 알킬실란에 함유되는 탄소수가 동일한 종래의 알킬실란 박막과 비교하여, 작은 임계 표면 에너지를 갖는다. 알킬실란 박막의 임계 표면 에너지는, 최외층의 관능기와 그 밀도에 의존한다. 따라서, 본 발명의 박막 트랜지스터의 알킬실란 박막에서는, 알킬실란에 함유되는 탄소수가 동일한 종래의 알킬실란 박막과 비교하여 막밀도가 높고, 그것에 의해 표면에 존재하는 CH3 기의 밀도가 높은 것으로 생각된다.
알킬실란 박막의 평균 두께는 10 ㎚ 이하, 7 ㎚ 이하, 5 ㎚ 이하, 또는 3 ㎚ 이하로 할 수 있고, 특히 알킬실란 박막이 단분자층인 것을 확실하게 하는 두께로 할 수 있다.
여기에서, 본 발명에 관하여, 박막의 평균 두께는 광학적으로 측정되는 박막 두께이고, 특히 광을 시료에 조사하여, 시료로부터 반사되는 광의 편광 상태의 변화를 측정하는 엘립소미터를 사용하여 측정되는 것이다.
알킬실란 박막의 조도 (Ra) 는 1.0 ㎚ 이하, 0.7 ㎚ 이하로 할 수 있다. 이것은, 이 조도가 너무 큰 경우에는, 알킬실란 박막 상에 형성되는 유기 반도체막의 반도체 특성이 열화되는 경우가 있는 것에 의한다.
여기에서, 본 발명에 관해서, 평균 산술 조도 (중심선 평균 조도) (Ra) 는, JIS B 0601-1994 준거에 의해 정의되는 것이다. 구체적으로는, 산술 평균 조도 (Ra) 는, 조도 곡선으로부터 그 중심선의 방향으로 기준 길이 (l) 의 부분을 빼내고, 그 빼낸 부분의 중심선을 X 축, 세로 배율의 방향을 Y 축으로 하고, 조도 곡선을 y=f(x) 로 나타냈을 때, 하기의 식에 의해 나타내어지는 것이다 :
[수학식 1]
Figure pct00006
알킬실란 박막은, 높이 30 ㎚ 이상, 10 ㎚ 이상, 5 ㎚ 이상, 또는 3 ㎚ 이상의 돌기를 갖지 않은 것이 바람직하다. 이것은, 알킬실란 박막이 너무 큰 돌기를 갖는 경우에는, 알킬실란 박막 상에 형성되는 유기 반도체막의 반도체 특성이 열화되는 경우가 있는 것에 의한다.
본 발명의 알킬실란 박막을 얻기 위한 알킬실란은 특별히 제한되지 않지만, 직사슬 알킬실란 및 분기사슬 알킬실란, 특히 직사슬 알킬실란을 예시할 수 있다. 알킬실란의 탄소수는 4 이상, 8 이상, 또는 10 이상이고, 30 이하, 25 이하 여도 되고, 특히 12 ? 22 여도 된다. 알킬실란의 탄소수가 너무 적은 경우에는, 유기 반도체막의 특성이 불충분해질 가능성이 있다. 구체적인 알킬실란으로는, 예를 들어 트리클로로알킬실란과 같은 트리할로겐알킬실란, 및 트리알콕시알킬실란을 예시할 수 있다.
본 발명의 알킬실란 박막은, 습도 5 % 이하, 바람직하게는 3 % 이하의 분위기에 있어서의 콘택트 프린트법에 의해, 표면에 수산기를 갖는 하지층으로서의 기판 또는 게이트 절연막 상에 형성할 수 있다. 콘택트 프린트법을 실시하는 분위기의 습도가 너무 높은 경우, 본 발명의 알킬실란 박막을 얻을 수 없는 경우가 있으며, 또 알킬실란 박막의 표면 돌기의 생성이 발생하는 경우가 있다.
이 콘택트 프린트법에서 사용되는 스탬프의 재료로는, 특별히 제한되지 않지만, 실리콘 폴리머, 예를 들어 폴리디메틸실록산 등을 들 수 있다. 또, 콘택트 프린트법을 실시하는 분위기는 불활성 분위기, 특히 질소 분위기로 할 수 있다.
본 발명의 알킬실란 박막을 얻기 위한 콘택트 프린트법에서는, 트리클로로알킬실란이나 트리알콕시알킬실란 자체 또는 그것들을 함유하는 용액을 도포한 스탬프를, 하지층에 접촉시킴으로써, 스탬프로부터 원료 화합물을 공급하여, 하지층 상에 알킬실란 박막을 형성한다. 이 경우에 스탬프와 하지층을 접촉시켜 두는 접촉 시간은, 조건에 따라 상이하지만, 일반적으로 5 분 이상이 바람직하다.
본 발명의 알킬실란 박막을 콘택트 프린트에 의해 얻는 경우에는, 단시간에 본 발명의 알킬실란 박막을 형성할 수 있다.
〈박막 트랜지스터-유기 반도체막〉
본 발명의 박막 트랜지스터의 유기 반도체막은, 유기 반도체 분자의 집합체로 구성되어 있는 반도체막을 의미하고, 예를 들어 레지오레귤러폴리알킬티오펜 (P3AT) 등의 특허문헌 1 및 2 그리고 비특허문헌 1 ? 6 에서 나타나는 바와 같은 유기 반도체의 막을 들 수 있다.
따라서, 본 발명의 박막 트랜지스터에 있어서 사용할 수 있는 유기 반도체 분자로는 예를 들어, 펜타센, 티오펜올리고머를 함유하는 아센계 화합물 (직선 형상으로 축합된 축합다환 화합물) 과 같은 저분자계의 유기 반도체 분자, 레지오레귤러폴리알킬티오펜 (P3AT), 폴리(플루오렌비티오펜) (F8T2) 등과 같은 고분자계의 유기 반도체 분자를 들 수 있다.
본 발명의 박막 트랜지스터의 유기 반도체막은, 박막 트랜지스터를 구성할 수 있는 임의의 두께를 가질 수 있고, 예를 들어 0.5 ㎚ ? 1 ㎛, 또는 2 ㎚ ? 250 ㎚ 의 두께를 가질 수 있다. 또, 유기 반도체막은, 분자선 증착법 (MBE 법), 진공 증착법, 화학 증착법, 용액법 등의 임의의 방법으로 얻을 수 있다. 이들의 중에서 용액법, 즉 예를 들어 딥핑법, 스핀 코팅법 등은, 생산성 등에 관하여 바람직한 경우가 있다.
〈박막 트랜지스터-전극〉
본 발명의 박막 트랜지스터의 소스 전극, 드레인 전극 및 게이트 전극은, 전극으로서 사용하기에 충분한 도전성을 갖는 임의의 재료로 제조할 수 있다. 따라서 전극은 금, 은, 구리, 니켈, 크롬, 알루미늄 등의 금속, 도전성 수지, 도전성 금속 산화물 등으로 만들 수 있다. 또, 전극의 두께는, 필요로 하는 도전성, 유연성 등에 기초하여 결정할 수 있다.
〈박막 트랜지스터-그 밖의 층〉
본 발명의 박막 트랜지스터는 상기의 구성 이외의 임의의 다른 층을 갖고 있어도 예를 들어, 보호층, 특히 유기 반도체막 상에 형성된 보호막을 가질 수 있다. 이와 같은 보호층은 예를 들어, 폴리파라크실렌 등으로 형성할 수 있다.
실시예
이하, 실시예 및 비교예를 사용하여 본 발명을 상세하게 설명하지만, 본 발명은 이것에 한정되는 것은 아니다. 또한, 실시예 및 비교예에서 사용한 재료 및 평가 방법은 하기와 같다.
실리콘 기판 :
300 ㎚ 의 열 산화막이 부착된 n 형 실리콘 웨이퍼 (면 방위〈100〉, 비저항 1 ? 10 Ω) 를 사용하여 열농황산에서 30 분 처리한 후, 순수, 아세톤, 톨루엔, 헥산을 사용하여 각각 수회 초음파 세정을 실시하였다. 또한 UV 오존 세정 장치로 30 분간 세정을 실시한 것을 기판으로서 사용하였다.
스탬프재 :
토오레?다우코닝 제조 Sylgard 184 를 평판 형상으로 경화시켜, 폴리디메틸실록산제 스탬프재를 얻고, 이것을 사용하였다.
유기 박막의 막두께 :
닛폰 분광 제조 M-150 엘립소미터를 사용하여 입사각 70 도로 측정하였다. 유기 박막의 굴절률은 n=1.45 로 하여 계산하였다.
접촉각 :
쿄와 계면 과학 제조 접촉각계 CA-X 형을 사용하여, 순수에서 측정하였다.
임계 표면 에너지 :
임계 표면 에너지가 30 mN/m, 35 mN/m, 40 mN/m, 및 50 mN/m 인 젖음 지수 표준액 (JIS K 6768) 을 사용하여 접촉각을 측정하여, 지스만 플롯에 의해 얻었다.
표면 조도 및 돌기 :
표면 조도 및 돌기는, 에스아이아이?나노테크놀로지사 제조 SPA400-DMF 장치 (원자간력 현미경 : AFM) 를 사용하여, 가로 세로 20 ㎛ 의 시야에서 측정하였다.
전하 이동도 및 임계값 전압 (Vth) :
유기 반도체막의 전하 이동도 및 임계값 전압 (Vth) 은, 케이스 레이사 제조 4200-SCS 형 반도체 평가 장치를 사용하여 평가하였다.
〈실시예 1〉
(알킬실란 박막의 제조 (습도 3 % 이하의 질소 중에서의 콘택트 프린트법))
옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 의 20 mM 헥산 용액을 제조하였다. 얻어진 옥타데실트리클로로실란 용액 중에 스탬프재를 침지하고, 질소 중에서 10 분간 건조시켰다.
건조시킨 스탬프를 실리콘 기판에 접촉시켜, 120 분간 유지하였다. 스탬프를 제거한 후, 기판을 헥산, 에탄올로 세정하고, 에탄올 중에서 3 분간 초음파 세정을 실시하였다. 여기까지의 공정은 모두, 습도가 3 % 이하로 제어된 글로브 박스 중에 있어서 질소 분위기에서 실시하였다.
그 후, 기판을 순수로 세정하고, 그리고 100 ℃ 에서 5 분간 열처리를 실시하여, 옥타데실실란 박막 (즉 알킬실란 박막) 을 갖는 기판을 제조하였다.
(유기 반도체막의 제조)
레지오레귤러폴리(3-헥실티오펜) (「P3HT」) (알드리치사 판매, 프렉트로닉스 제조, MW=25000 ? 35000, 일렉트로닉스 그레이드) 1 질량부를, 톨루엔 99 질량부에 용해하여, 스핀 코팅용 용액을 얻었다. 이 스핀 코팅용 용액을 사용하여, 상기의 알킬실란 박막을 갖는 기판 상에, P3HT 막 (즉 유기 반도체막) 을 스핀 코팅 (1800 rpm, 20 초간) 하였다.
(박막 트랜지스터의 제조)
얻어진 유기 반도체막에 마스크 증착법으로 금을 진공 증착하여, 소스 전극 및 드레인 전극을 형성하고 (L/w=50 ㎛/1.5 ㎜), 실리콘 기판을 게이트 전극으로 하여 박막 트랜지스터를 얻었다. 즉, 도 5 에 나타내는 바와 같은 구성의 박막 트랜지스터를 얻었다.
(평가)
얻어진 알킬실란 박막 및 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다. 여기에서, 도 6 에서는, 알킬실란 박막의 임계 표면 에너지 (Ec) 와 알킬 사슬의 탄소수 (x) 의 관계를 나타내고 있다. 또, 이 도 6 에서는, 참고를 위해서, Ec=29.00-0.63x (식 (1)) 의 직선을 아울러 나타내고 있다.
〈실시예 2〉
이 실시예는, 알킬실란 박막의 원료로서 옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 대신에 도데실트리클로로실란 (직사슬, 탄소 원자수 12) 을 사용한 것 이외에는 실시예 1 과 동일하게 실시하였다. 얻어진 알킬실란 박막 및 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
〈실시예 3〉
이 실시예는, 알킬실란 박막의 재료로서 옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 대신에 옥틸트리클로로실란 (직사슬, 탄소 원자수 8) 을 사용한 것 이외에는 실시예 1 과 동일하게 실시하였다. 얻어진 알킬실란 박막 및 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
〈실시예 4〉
이 실시예는, 알킬실란 박막의 재료로서 옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 대신에 부틸트리클로로실란 (직사슬, 탄소 원자수 4) 을 사용한 것 이외에는 실시예 1 과 동일하게 실시하였다. 얻어진 알킬실란 박막 및 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
〈비교예 1〉
(알킬실란 박막의 제조 (대기 중에서의 콘택트 프린트법))
실시예 1 과 동일하게 하여, 옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 용액 중에 침지한 스탬프를 질소 중에서 10 분간 건조시켰다.
건조시킨 스탬프를 실리콘 기판에 접촉시켜, 1 분간 유지하였다. 스탬프를 제거한 후, 기판을 헥산, 에탄올로 세정하고, 에탄올 중에서 30 분간 초음파 세정을 실시하였다. 여기에서, 스탬프를 실리콘 기판에 접촉시키는 공정 및 계속되는 세정 공정은, 대기 중 (습도 약 60 %) 에서 실시하였다.
그 후, 기판을 순수로 세정하고, 그리고 100 ℃ 에서 5 분간 열처리를 실시하여, 옥타데실실란 박막 (즉 알킬실란 박막) 을 갖는 기판을 제조하였다. 또, 이 알킬실란 박막을 사용하여, 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하였다.
얻어진 알킬실란 박막 및 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
〈비교예 2〉
(알킬실란 박막의 제조 (액상법))
옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 의 20 mM 톨루엔 용액을 제조하였다. 얻어진 옥타데실트리클로로실란 용액 중에 실리콘 기판을 침지하고, 7 일간 유지하였다. 침지 후에, 기판을 톨루엔, 에탄올로 세정하고, 에탄올 중에서 30 분간 초음파 세정을 실시하였다. 여기까지의 공정은 모두 습도가 3 % 이하로 제어된 글로브 박스 중에서 실시하였다.
그 후, 기판을 순수로 세정하고, 100 ℃ 에서 5 분간 열처리를 실시하여, 알킬실란 박막을 제조하였다. 또, 얻어진 알킬실란 박막을 사용하여, 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하였다.
얻어진 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
〈비교예 3〉
이 비교예는, 알킬실란 박막의 원료로서 옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 대신에 도데실트리클로로실란 (탄소 원자수 12) 을 사용한 것 이외에는, 비교예 2 와 동일하게 하여 알킬실란막을 얻었다. 또, 얻어진 알킬실란 박막을 사용하여, 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하였다.
얻어진 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
〈비교예 4〉
이 비교예는, 알킬실란 박막의 재료로서 옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 대신에 옥틸트리클로로실란 (탄소 원자수 8) 을 사용한 것 이외에는, 비교예 2 와 동일하게 알킬실란막을 얻었다. 또, 얻어진 알킬실란 박막을 사용하여, 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하였다.
얻어진 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
〈비교예 5〉
이 비교예는, 알킬실란 박막의 재료로서 옥타데실트리클로로실란 (직사슬, 탄소 원자수 18) 대신에 부틸트리클로로실란 (탄소 원자수 4) 을 사용한 것 이외에는 비교예 2 와 동일하게 알킬실란막을 얻었다. 또, 얻어진 알킬실란 박막을 사용하여, 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하였다.
얻어진 박막 트랜지스터에 대한 평가 결과를 표 1 및 도 6 에 나타낸다.
Figure pct00007
표 1 로부터는, 실시예의 유기 반도체막이 우수한 이동도 및 임계값 전압을 갖고 있는 것이 이해된다.

Claims (11)

  1. 표면에 수산기를 갖는 하지층, 및 상기 하지층 상에 형성되어 있는 알킬실란 박막을 갖는, 알킬실란 적층체로서,
    상기 알킬실란 박막의 임계 표면 에너지 (Ec) 와 알킬실란의 탄소수 (x) 가 하기의 식 (1) 을 만족하는, 알킬실란 적층체:
    Ec 29.00-0.63x (mN/m) (1)
  2. 제 1 항에 있어서,
    상기 알킬실란 박막의 평균 두께가 10 ㎚ 이하인, 알킬실란 적층체.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 알킬실란 박막의 조도 (Ra) 가 1 ㎚ 이하인, 알킬실란 적층체.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 알킬실란 박막이 실록산올리고머를 함유하는, 알킬실란 적층체.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 알킬실란이 직사슬 알킬실란인, 알킬실란 적층체.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 알킬실란 박막이, 트리클로로알킬실란 또는 트리알콕시알킬실란을 원료로 하는, 알킬실란 적층체.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 하지층의 수산기를 갖는 표면이, 실리카에 의해 제공되고 있는, 알킬실란 적층체.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 하지층의 수산기를 갖는 표면이, 고분자 기판 상에 적층된 실리카층에 의해 제공되고 있는, 알킬실란 적층체.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 알킬실란의 탄소수가 10 이상인, 알킬실란 적층체.
  10. 습도 5 % 이하의 분위기에 있어서의 콘택트 프린트법에 의해, 상기 알킬실란 박막을 상기 하지층 상에 형성하는 것을 포함하는 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 알킬실란 적층체를 제조하는 방법.
  11. 소스 전극, 드레인 전극, 게이트 전극, 게이트 절연막 및 유기 반도체막을 기판의 일방의 면 상에 갖고, 상기 게이트 절연막에 의해 상기 소스 전극 및 상기 드레인 전극과 상기 게이트 전극을 절연하고, 또한 상기 게이트 전극에 인가되는 전압에 의해 상기 소스 전극으로부터 상기 드레인 전극으로 상기 유기 반도체를 통과하여 흐르는 전류를 제어하는, 박막 트랜지스터로서,
    상기 박막 트랜지스터가, 알킬실란 박막을 추가로 갖고, 상기 기판 또는 게이트 절연막이, 표면에 수산기를 갖고, 상기 알킬실란 박막이, 표면에 수산기를 갖는 상기 기판 또는 게이트 절연막 상에 형성되어 있고, 또한 상기 알킬실란 박막의 임계 표면 에너지 (Ec) 와 알킬실란의 탄소수 (x) 가 하기의 식 (1) 을 만족하는, 박막 트랜지스터 :
    Ec
    Figure pct00009
    29.00-0.63x (mN/m) (1)
KR1020117028033A 2009-05-28 2010-05-27 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터 KR101643442B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009129173A JP2010278227A (ja) 2009-05-28 2009-05-28 薄膜トランジスタ、及びその製造方法
JPJP-P-2009-129173 2009-05-28
JP2009129190A JP2010278229A (ja) 2009-05-28 2009-05-28 非晶質オルガノシラン積層体、及びその製造方法
JPJP-P-2009-129190 2009-05-28

Publications (2)

Publication Number Publication Date
KR20120031000A true KR20120031000A (ko) 2012-03-29
KR101643442B1 KR101643442B1 (ko) 2016-07-27

Family

ID=43222769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028033A KR101643442B1 (ko) 2009-05-28 2010-05-27 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터

Country Status (6)

Country Link
US (1) US8614445B2 (ko)
EP (1) EP2437305A4 (ko)
KR (1) KR101643442B1 (ko)
CN (1) CN102449771B (ko)
TW (1) TWI525708B (ko)
WO (1) WO2010137664A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5534945B2 (ja) * 2010-05-28 2014-07-02 帝人株式会社 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
TWI709481B (zh) * 2014-08-25 2020-11-11 日商東洋紡股份有限公司 矽烷偶合劑層疊層高分子膜及其製造方法、疊層體及其製造方法、可撓性電子器件之製造方法
CN104300005A (zh) * 2014-09-25 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN110190188B (zh) * 2019-05-23 2022-11-01 东北师范大学 一种聚合物半导体薄膜制备方法及应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002517718A (ja) * 1998-06-05 2002-06-18 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 液晶を用いた分子相互作用の光学的増幅
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
JP2007512680A (ja) * 2003-08-18 2007-05-17 スリーエム イノベイティブ プロパティズ カンパニー 薄膜トランジスタの封止方法
JP2008529807A (ja) * 2004-12-20 2008-08-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表面のパターン処理および制御された析出成長物を用いたビアの製造
JP2008192724A (ja) * 2007-02-02 2008-08-21 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP2009059751A (ja) 2007-08-30 2009-03-19 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ及び有機薄膜発光トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU781789B2 (en) * 1999-12-21 2005-06-16 Flexenable Limited Solution processing
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
GB2432044A (en) 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
JP4654443B2 (ja) * 2006-06-28 2011-03-23 国立大学法人 香川大学 太陽エネルギー利用装置の製造方法
JP2008171978A (ja) * 2007-01-11 2008-07-24 Konica Minolta Holdings Inc 有機薄膜トランジスタ
CN100514698C (zh) * 2007-12-20 2009-07-15 北京交通大学 有机薄膜晶体管的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002517718A (ja) * 1998-06-05 2002-06-18 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 液晶を用いた分子相互作用の光学的増幅
JP2007512680A (ja) * 2003-08-18 2007-05-17 スリーエム イノベイティブ プロパティズ カンパニー 薄膜トランジスタの封止方法
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
JP2008529807A (ja) * 2004-12-20 2008-08-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表面のパターン処理および制御された析出成長物を用いたビアの製造
JP2008192724A (ja) * 2007-02-02 2008-08-21 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP2009059751A (ja) 2007-08-30 2009-03-19 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ及び有機薄膜発光トランジスタ

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A. Salleo 외, Applied Physics Letters, 81권 23호, pp4383-4385, 2002년
H. Sirringhaus 외, Nature, 40권, pp4509-4521, 1999년
N. L. Jeon 외, Langmuir, 13권, p3382-3391, 1997년
S. Onclin 외, Angewandte Chemie International Edition, 44권, p6282-6304, 2005년
Y. Wang 외, Langmuir, 19권, 1159-1167페이지, 2003년
Y. Y. Lin 외, IEEE Trans Electron Devices, 44권, pp1325-1331, 1997년

Also Published As

Publication number Publication date
US20120080679A1 (en) 2012-04-05
KR101643442B1 (ko) 2016-07-27
TW201112336A (en) 2011-04-01
US8614445B2 (en) 2013-12-24
CN102449771B (zh) 2014-12-31
WO2010137664A1 (ja) 2010-12-02
EP2437305A1 (en) 2012-04-04
EP2437305A4 (en) 2013-06-12
CN102449771A (zh) 2012-05-09
TWI525708B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
US7298013B2 (en) Compound used to form a self-assembled monolayer, layer structure, semiconductor component having a layer structure, and method for producing a layer structure
US20070178710A1 (en) Method for sealing thin film transistors
US20110117695A1 (en) Fabrication method of organic thin-film transistors
Lee et al. Self-organization characteristics of soluble pentacene on wettability-controlled patterned substrate for organic field-effect transistors
Kim et al. Photo-cross-linkable organic–inorganic hybrid gate dielectric for high performance organic thin film transistors
EP2110856A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
US20110053313A1 (en) Manufacturing method of organic semiconductor device
Sizov et al. Self-assembled interface monolayers for organic and hybrid electronics
KR101643442B1 (ko) 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
JP5398910B2 (ja) 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ
Gundlach et al. Improved organic thin film transistor performance using chemically modified gate dielectrics
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
Su et al. Low-voltage flexible pentacene thin film transistors with a solution-processed dielectric and modified copper source–drain electrodes
CA2675083C (en) Device and process involving pinhole undercut area
KR102259939B1 (ko) 절연체 표면 개질용 조성물, 절연체의 표면 개질 방법, 절연체, 및 박막 트랜지스터
Duan et al. Patterning 2D Organic Crystalline Semiconductors via Thermally Induced Self‐Assembly
JP5534945B2 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2010278229A (ja) 非晶質オルガノシラン積層体、及びその製造方法
JP2010278227A (ja) 薄膜トランジスタ、及びその製造方法
Okuda et al. Direct Observation of the Interaction between the Substrate Surface and Organic Molecules for the Formation of Highly Oriented Organic Thin Films
Park et al. Enhancement of field effect mobility of poly (3-hexylthiophene) thin film transistors by soft-lithographical nanopatterning on the gate-dielectric surface
Kuo High performance small-molecule organic thin film transistors
Ji et al. Design of pentacene thin film transistors on flexible substrates
JP2006100815A (ja) 有機膜、その製造方法及びそれを用いた電界効果型トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant