KR100881966B1 - 패턴형성장치 및 유기박막 트랜지스터의 제조방법 및유기박막 트랜지스터 - Google Patents

패턴형성장치 및 유기박막 트랜지스터의 제조방법 및유기박막 트랜지스터 Download PDF

Info

Publication number
KR100881966B1
KR100881966B1 KR1020070069163A KR20070069163A KR100881966B1 KR 100881966 B1 KR100881966 B1 KR 100881966B1 KR 1020070069163 A KR1020070069163 A KR 1020070069163A KR 20070069163 A KR20070069163 A KR 20070069163A KR 100881966 B1 KR100881966 B1 KR 100881966B1
Authority
KR
South Korea
Prior art keywords
liquid
substrate
repellent film
pattern
forming
Prior art date
Application number
KR1020070069163A
Other languages
English (en)
Other versions
KR20080006477A (ko
Inventor
도모히로 이노우에
마사히코 안도
슈지 이마제키
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20080006477A publication Critical patent/KR20080006477A/ko
Application granted granted Critical
Publication of KR100881966B1 publication Critical patent/KR100881966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T403/00—Joints and connections
    • Y10T403/60—Biased catch or latch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기판상에 형성된 습윤 패턴의 검사를 간이하고 또한 확실하게 실행하는 것이다.
이를 위하여 본 발명에서는 패턴형성장치는 동일한 게이트 전극 패턴이 다수규칙적으로 형성된 투명한 기판에 패턴을 형성한다. 액막 도포수단은 기판(16)에 감광성 발액막(18)을 도포 가능하다. 노광장치(10)는 기판의 이면측에 배치되어 기판상에 도포된 발액막을 게이트 전극(13)에 따른 패턴으로 형성한다. 적하장치(55)는 노광수단이 형성한 발액막 패턴을 가지는 기판 표면에 검사액을 적하한다. 계측수단(58)은 적하장치가 적하한 액적을 검출한다. 검출수단이 검출한 액적에 따라 노광장치이 형성한 발액막 패턴의 양부를 판단수단이 판단한다.

Description

패턴형성장치 및 유기박막 트랜지스터의 제조방법 및 유기박막 트랜지스터{PATTERN MANUFACTURING EQUIPMENTS, ORGANIC THIN-FILM TRANSISTORS AND MANUFACTURING METHODS FOR ORGANIC THIN-FILM TRANSISTORS}
본 발명은 기판상에 패턴을 형성하는 패턴형성장치 및 유기박막 트랜지스터의 제조방법 및 유기박막 트랜지스터에 관한 것이다.
유기박막 트랜지스터를 제조하는 종래의 예가, 특허문헌 1에 기재되어 있다. 이 공보에 기재된 패턴형성방법에서는 유기박막 트랜지스터에 고정밀도로 소스전극 및 드레인전극을 형성하기 위하여 기판상을 발액막으로 덮고, 게이트 전극을 마스크로서 이용하여 자외광이나 방사광을 게이트 전극의 이면에서 조사한다. 이에 의하여 게이트 전극으로 마스크된 영역 이외의 영역의 발액막을 기화시켜 제거하고 기판상에 패턴을 형성한다. 발액성막을 제거한 영역에는 소스전극이나 드레인전극을 형성한다.
특허문헌 2에는 기판상에 발액막을 도포한 후에 미리 소정 패턴으로 형성된 포토마스크를 이 발액막상에 배치하고, 자외선이나 전자빔 등을 발액막에 조사하는 것이 기재되어 있다. 자외선이나 전자빔을 조사받은 기판에서는 포토마스크로 가 려진 부분을 제외하고 자외선이나 전자빔으로 발액막이 분해, 기화, 제거되어 친액부가 형성된다.
한편, 기판 표면에 형성한 습윤 패턴을 검사하는 방법의 예가, 특허문헌 2에 기재되어 있다. 이 공보에 기재된 방법에서는 기판상에 액체가 젖기 어려운 발액 패턴과, 액체가 젖기 쉬운 친액 패턴을 형성하고 있다. 그후 친액 패턴 표면에 검사액을 부착시키고, 부착된 검사액에 광을 조사하여 이 조사광의 반사광이나 투과광을 해석하고, 기판 표면의 친액성 영역을 검사하여, 습윤 패턴의 결함을 검출하고 있다.
[특허문헌 1]
일본국 특개2005-79560호 공보
[특허문헌 2]
일본국 특개2004-319897호 공보
[특허문헌 3]
일본국 특개2003-121384호 공보
상기 특허문헌 1에 기재된 패턴형성방법은 이른바 SALSA(Self alignment and self assembly)법이라 불리우는 방법으로, 게이트 전극을 패턴형성에 이용하기 때문에 새로운 위치결정수단이 불필요하게 되어 위치결정 정밀도가 우수하다는 특징을 가지고 있다. 즉, 게이트 전극으로 덮힌 부분의 발액막은 자외광 등이 이면에 서 조사되어도 남고, 직접 자외광 등에 노출되는 부분의 발액막은 제거된다.
그러나, 발액막은 투명함과 동시에 그 막두께가 얇기 때문에, 발액막이 남은 부분과 발액막이 제거된 영역을 용이하게 구별할 수 없다. 또한 본 발명자들은 상기 특허문헌 1에 기재된 것과 동일한 패턴형성방법을 시도하였을 때에 적절한 시간 이상 발액막에 자외광 등을 조사하면, 광의 퍼짐 등에 의하여 게이트 전극으로 마스크된 영역이어도 발액막이 제거된다는 단점이 발생하는 것을 발견하였다.
즉, 상기 특허문헌 1에 기재된 방법을 이용하여도 여러가지 재료에 따른 적정한 노광시간이 아니면, 소정의 패턴이 형성되지 않는다. 이 적정 노광시간에 대해서는 이 특허문헌 1에서는 충분하게는 고려되어 있지 않다. 따라서 재료열화나 노광장치 등의 단점이 있으면, 습윤 패턴이 미리 상정한 것으로부터 변화하게 된다.
특허문헌 2에서는 특허문헌 1과 마찬가지로 포토마스크를 이용하여 발액막의 위쪽에서 자외광이나 전자빔을 조사할 수 있기 때문에, 기판이 투명할 필요가 없다는 이점을 가진다. 그러나 이 특허문헌 2에 기재된 방법에서도 노광시간이 적정하지 않으면 형성된 패턴이 소정의 패턴이 되지 않는다. 또한 이 패턴형성방법에서는 위치 결정에 다른 수단이 필요하게 되어 있다.
특허문헌 3에 기재된 습윤 패턴의 검사법에서는 친액영역에만 검사액을 부착시켜 이 부착된 검사액을 검사하고 있다. 그 때문에 친액영역부의 패턴에 대해서는 확인할 수 있으나, 발액막부의 발액성이나 결함을 검출하는 것이 곤란하다. 결함을 못보고 공정이 계속되면 그것들의 공정이 쓸데없게 되어 기판 작성의 수율이 저하한다. 또 친액 패턴과 발액 패턴을 형성한 후에 습윤성을 검사하기 때문에 결함을 검출한 후에 습윤 패턴막을 제거 및 재도포할 필요가 있다.
본 발명은 상기 종래기술의 단점을 감안하여 이루어진 것으로 그 목적은 유기박막 트랜지스터의 생산성을 향상시키는 것에 있다. 본 발명의 다른 목적은 기판에 안정된 습윤 패턴을 형성하여 유기박막 트랜지스터의 신뢰성을 향상시키는 것에 있다. 본 발명의 또 다른 목적은 기판상에 형성된 패턴의 검사를 간이하고 또한 확실하게 실행하는 것에 있다.
상기 목적을 달성하는 본 발명의 특징은, 동일한 게이트 전극 패턴이 다수 규칙적으로 형성된 투명한 기판에 패턴을 형성하는 패턴형성장치에 있어서, 기판에 발액막을 도포 가능한 발액막 도포수단과, 기판의 이면측에 배치되어 기판상에 도포된 발액막을 게이트 전극에 따른 패턴으로 형성하는 노광수단과, 노광수단이 형성한 발액막 패턴을 가지는 기판 표면에 검사액을 적하 가능한 액적 적하수단과, 이 액적 적하수단이 적하한 액적을 검출하는 계측수단과, 이 검출수단이 검출한 액적에 따라 노광수단이 형성한 발액막 패턴의 양부를 판단하는 판단수단을 구비하는 것에 있다.
그리고 이 특징에 있어서 노광수단이 형성한 발액막 패턴에 있어서 기판상의 발액막이 형성되어 있지 않은 부분에 배타적으로 소스전극과 드레인전극을 도포하는 수단을 설치하는 것이 바람직하다.
상기 목적을 달성하는 본 발명의 다른 특징은 유기박막 트랜지스터가 투명기 판과, 이 투명기판 표면에 형성된 게이트 전극과, 이 게이트 전극 및 투명기판상을 덮어 형성된 게이트 절연막과, 게이트 절연막의 표면으로서 상기 게이트 전극의 상면이 아닌 위치에 배타적으로 형성된 소스전극과 드레인전극과, 이 소스전극 및 드레인전극의 단부 표면과 게이트 전극에 대응하는 게이트 절연막 표면을 연접하여 형성된 반도체층을 가지고, 반도체층은 게이트 전극에 대응하는 게이트 절연막 표면에 게이트 전극에 대응한 발액막 패턴을 형성한 후에 이 발액막을 제거하여 형성되어 있고, 발액막 패턴은 게이트 전극과 그 선폭이 실질적으로 동일하게 형성되어 있는 것에 있다.
상기 목적을 달성하는 본 발명의 또 다른 특징은 유기박막 트랜지스터의 제조방법이 동일한 게이트 전극 패턴을 다수 규칙적으로 투명한 기판에 형성하는 게이트 전극 형성공정과, 이 게이트 전극 및 기판의 표면에 게이트 절연막을 형성하는 게이트 절연막 형성공정과, 이 게이트 절연막의 표면에 발액막을 도포하고, 기판 이면에 설치한 노광수단으로부터의 빛에 의하여 게이트 전극에 따른 패턴을 발액막으로 형성하는 친액·발액 패턴형성공정과, 게이트 전극에 따른 발액막 패턴에서 발액막이 없는 부분에 배타적으로 소스전극과 드레인전극을 도포하는 소스/드레인 전극 형성공정과, 기판상에 잔존하는 발액막을 제거하고, 이 발액막 제거부분과 소스전극 및 드레인 전극을 연접하는 반도체층을 형성하는 공정을 구비하고, 친액·발액 패턴형성공정은 노광수단이 발액막 패턴을 형성 중에 기판 표면에 검사액을 적하하고, 이 검사액의 액적을 검출하여 그 크기를 구하고, 구한 액적지름에 따라 노광수단이 형성한 발액막 패턴의 양부를 판단하는 공정을 포함하는 것에 있다.
상기 목적을 달성하는 본 발명의 또 다른 특징은, 투명한 기판 표면에 습윤성을 가진 발액막을 형성하는 발액막 형성수단과, 기판 표면에서 부분적으로 발액막을 제거하는 제거수단과, 부분적으로 기액막이 제거된 기판 표면에 검사액을 적하하는 적하수단과, 적하한 액적지름을 검출하는 계측수단을 가지는 것에 있다.
그리고 이 특징에 있어서 기판에 발액막을 형성하기 전에 게이트 전극을 기판상에 형성하는 전극 패턴형성수단을 가지는 것이 바람직하고, 검사액을 적하하는 액적 적하수단은 발액막이 잔존하는 발액영역과 발액막이 제거된 친액영역의 양쪽에 검사액을 적하하도록 제어하는 제어수단을 가지는 것이 바람직하다.
또한 제거수단은 광에너지를 기판에 조사하는 노광수단을 가지는 것이 좋고, 검사액을 적하하는 적하수단을 기판 표면측에, 노광수단을 기판 이면측에 각각 배치하고, 기판상에 도포한 발액막에 기판 이면측에서 광에너지를 조사하여 발액막을 부분적으로 제거하는 것이 좋다. 또 계측수단을 기판 표면측에 배치하는 것이 좋고, 액적 적하수단 및 계측수단은, 노광수단의 노광범위 내를 이동 가능한 것이어도 좋다.
본 발명에 의하면 기판상에 도포한 발액막을 제거하는 패턴형성공정에서 발액막의 제거 중에 계속하여 검사액을 기판 윗쪽에서 관찰하였기 때문에 유기박막 트랜지스터의 생산성이 향상한다. 또 기판에 안정된 습윤 패턴이 형성되고, 유기박막 트랜지스터의 신뢰성이 향상한다. 또한 기판 윗쪽에서 검사액을 검출하기 때 문에 기판상에 형성된 패턴을 간이하고 또한 확실하게 검사할 수 있다.
이하, 본 발명에 관한 패턴형성장치 및 패턴형성방법의 몇가지 실시예를 도면을 사용하여 설명한다. 도 7에 본 발명에 관한 패턴형성장치에서 제조하는 유기박막 트랜지스터(TFT)의 예를, 종단면도[도 7(a)] 및 상면도[도 7(b)]로 나타낸다. 유기박막 트랜지스터(1)에서는 투명한 기판(16)상에 게이트 전극(13)이 배선되어 있고, 이 게이트 전극(13)을 포함하는 기판(16) 상면을 게이트 절연막(17)으로 덮고 있다.
게이트 절연막(17)의 상면에는 게이트 전극(13)에 대응한 위치에 반도체층(12)이 형성되어 있고, 반도체층(12)이 형성되어 있지 않은 게이트 절연막(17)의 상면에는 배타적으로 드레인 전극(15)과 소스전극(14)이 형성되어 있다. 드레인 전극(15)과 소스전극(14)의 상면의 일부를, 반도체층(12)이 덮고 있다. 1개의 유기 트랜지스터(1) 박막의 바닥면의 크기는 전형적으로는 도 7(b)의 가로방향 길이가 0.1 ~ 0.3 mm이고, 세로방향 길이도 0.1 ~ 0.3 mm이다. 또 게이트 전극(13)의 선폭은 5 ~ 50 ㎛ 정도이다. 각 층의 두께는 게이트 전극(13)이 400 nm, 게이트 절연막(17)이 300 nm, 드레인 전극(15) 및 소스전극(14), 반도체층(12)이 0.1 ㎛ 정도이다.
본 발명에 관한 유기박막 트랜지스터(1)의 일 실시예의 제조공정을, 도 2에 플로우차트로 나타낸다. 도 3에 도 2에서 나타낸 각 공정에서의 유기박막 트랜지스터(1)의 상태를 종단면도로 나타낸다. 유기박막 트랜지스터(1)의 제조공정은 크 게 구별하여 게이트 전극 형성공정(100) 및 게이트 절연막 형성공정(110), 친액·발액 패턴형성공정(120), 소스전극·드레인 전극 형성공정(130), 반도체층 형성공정(140)이 있고, 이들 각 공정이 순서대로 실행된다. 각 제조공정의 상세를 이하에 설명한다.
[게이트 전극 형성공정(100)]
도 3(a)는 게이트 전극 형성공정(100)을 거친 후의 기판(160)의 상태를 나타내는 종단면도이다. 기판(160)의 반송방향으로 300개, 기판(160)의 폭방향으로 300개의 유기박막 트랜지스터를 형성할 수 있도록 기판(160)은 반송방향으로 150 mm, 폭방향으로 150 mm의 크기로 되어 있다. 기판(160)의 최하부에는 석영유리 등의 투명한 재질로 이루어진 절연기판(16)이 배치되어 있다. 이 절연기판(16)의 상측면에는 미리 정한 패턴의 게이트 전극(13)이 반송방향 및 폭방향으로 반복하여 형성되어 있다. 이하의 기재에서는 절연기판(16)의 게이트 전극(13)이 형성된 면을 표면, 그 반대측 면을 이면으로 한다. 게이트 전극(13)은 300 nm의 막두께의 크롬박막이고, 절연기판(16)의 표면에 크롬을 스퍼터링하여 퇴적시키고, 그후 포토리소그래피법으로 소망의 패턴을 형성하고 있다.
[게이트 절연막 형성공정(110)]
게이트 전극 형성공정(100)에서 제작된 기판(160)에, 게이트 절연막(17)을 형성하는 게이트 절연막 형성공정(110)을 거친 후의 기판(170)의 상태를 도 3(b)에 종단면도로 나타낸다. 기판(160)의 표면 및 게이트 전극(1)의 표면에 산화실리콘을 CVD법에 의하여 성막하여 게이트 절연막(17)을 형성한다. 게이트 절연막(17)의 두께는 300 nm이다.
[친액·발액 패턴형성공정(120)]
게이트 절연막(17)이 성막된 기판(170)의 표면에, 친액 패턴과 발액 패턴을 형성하는 친액·발액 형성공정(120)의 중간공정에서의 기판(180)의 상태를 도 3(c)에, 이 친액·발액 형성공정을 거친 후의 기판(190)의 상태를 도 3(d)에 각각 종단면도로 나타낸다.
게이트 절연막(17)이 형성된 기판(170)에 있어서, 게이트 절연막(17)의 표면에 감광성 발액막(18)을 형성하여 기판(180)을 작성한다. 감광성 발액막(18)은 불소계 용매 중에 발액성 단분자를 분산시킨 용액을 도포한 후, 건조시켜 작성한다. 불소계 용매에 분산시키는 발액성 단분자는 적어도 일부가 불소계 기(基)로 종단된 탄소쇄를 가지는 발액성 단분자의 CF3(CF2)7(CH)2SiCl3 등의 불화알킬계 실란커플링제이다. 또한 본 실시예에서는 감광성 발액막(18)상에서 물의 접촉각이 100 ~ 120°이고, 작성된 감광성 발액막(18)이, 소망의 발액성을 나타내는 것이 확인되었다.
감광성 발액막(18)을 UV광으로 감광하면 분해기화하여 감광성 발액막(18)이 제거된다. 감광성 발액막(18)이 제거된 부분에서는 게이트 절연막(17)이 표면에 노출된다. 그래서 기판(180)의 이면측에서 UV 광을 조사한다. 감광성 발액막(18)이 제거되는 노광영역과, 게이트 전극(13)에 의하여 차광되어 감광성 발액막(18)이 잔존하는 비노광영역을 형성한다. 그리고 게이트 전극(13)의 패턴과 대략 동일한 감광성 발액막(18)의 패턴을 형성한다. 이에 의하여 습윤성이 다른 친액 패턴과 발액 패턴을 가지는 기판(190)이 작성된다. 이와 같이 형성한 기판(190)에서는 게이트 절연막(17)상에서의 물의 접촉각은 20°이하이며, 소망의 친액성을 나타내는 것이 확인되었다.
게이트 전극(13)에 의하여 마스크되어 게이트 전극(13)의 패턴과 동일한 발액막(18)의 패턴이 기판(190)에 형성된다. 그러나 이 발액막(18)의 패턴이 게이트 전극(13)의 패턴과 실질적으로 동일한지의 여부는, 발액막(18)의 두께가 얇고 투명하며, 밑바탕의 게이트 절연막(17)도 투명하기 때문에, 구별짓기가 어렵다. 또한 외견상은 동일하게 보여도 발액막(18)의 패턴의 일부가 소정 폭보다 가늘거나, 경우에 따라서는 도중에서 끊어져 있을 염려도 있다. 따라서 발액막(18)의 패턴이 소정 패턴으로 되어 있는지를 검사할 필요가 있다.
도 6에 게이트 절연막(17)상에 도포한 감광성 발액막(18)이, 노광시간에 따라 어떻게 변화하는 지를 일정량의 액적, 여기서는 물방울을 적하하였을 때의 노광시간(T)과 액적지름(d)의 관계로 나타낸다. 액적을 게이트 전극(13)이 형성되어 있지 않은 장소로서, 감광성 발액막(18)를 도포한 부분에 적하한 결과이다. 실선(300)은 소정의 강도로 노광하였을 때의 노광시간(T)과 액적지름(d)의 관계이다. 노광시간(T)이 경과함과 동시에, 액적은 습윤 확산이 쉬워져(친액화) 액적지름(d)이 증대한다. 노광시간이 충분히 경과하면, 감광성 발액막(18)이 제거되어 액적지름은 대략 일정해진다.
감광성 발액막(18)에 조사하는 UV광의 강도는, 기판(16)과 게이트 절연막(17)의 상태에 의하여 변화된다. 따라서 소정의 시간 내에서 적절하게 친액화가 진행되고 있는 것을 검사하기 위하여 UV 노광 중의 발액막(18)의 패턴형성 중에 기판(180)의 윗쪽에서 액적을 적하한다. 그리고 적하한 액적의 지름을 차례로 계측한다. 이와 같은 액적의 지름을 계측 가능하게 하는 패턴형성장치를, 도 1 및 도 4를 사용하여 설명한다.
도 1 및 도 4는 패턴형성장치의 주요부의 모식도이다. 패턴형성장치(80)는, 감광성 발액막(18)의 일부를 제거하여 친액 패턴과 발액 패턴을 형성하는 패터닝시(도 1) 및 감광성 발액막(18)의 성막상황을 검사하는 검사시(도 4)에 이용된다.
패턴형성장치(80)에서는 기판(180, 190)의 이면측에서 UV광을 조사하기 때문에 기판(180, 190)의 아래쪽에 저압수은 램프의 노광장치(10)가 배치되어 있다. 기판(180, 190)을 탑재하고, 기판(180, 190)을 이 패턴형성장치(80)에 도입하여, 다음 공정 설비에 반송하는 적어도 1쌍의 반송롤러(59)가 이 노광장치(10)와 간섭하지 않는 위치에 배치되어 있다. 반송롤러(59)에 의하여 반송된 기판(180, 190)에 적하장치(55)가 검사용 액적(114∼117)을 게이트 전극(13)의 패턴에 따라 미리 정해진 위치에 적하한다. 적하한 검사액의 액적(114∼117)의 직경을 계측수단(58)이 계측한다.
또한 유기박막 트랜지스터(1)의 작성과 계측이 간섭하지 않도록 기판(180, 190)의 유기박막 트랜지스터(1)를 형성하는 영역을 직접 계측하는 대신에 이 유기박막 트랜지스터를 형성하는 영역의 둘레 가장자리부에 더미의 유기박막 트랜지스터부를 형성하였다. 본 실시예에서는 이 더미의 유기박막 트랜지스터부를 감광성 발액막(18)의 검사부라고 하고 있다. 더미의 유기박막 트랜지스터부는 더미의 게 이트 전극(13)을 정규의 유기박막 트랜지스터(1)와 대략 동일한 패턴으로 가지고 있다. 더미의 유기박막 트랜지스터부에도 이면측에서 UV광을 조사한다.
계측수단(58)은 CCD 카메라를 가지고 있고, 이 CCD 카메라가 촬상한 액적(114∼117)의 화상을 화상처리하여 액적지름(D)이 구해진다. 액적지름(D)은 기판(180, 190) 표면의 습윤성에 관계하기 때문에 미리 교정하여 구하여 둔 액적지름(D)과 습윤각도의 관계로부터 습윤성이 평가된다. 또한 CCD 카메라는 기판(180, 190)의 임의의 위치에 적하한 액적(114∼117)의 화상을 촬상할 수 있도록 이동 가능하게 설치되어 있다. 따라서 촬상시 이외는 노광부에서 퇴피할 수도 있다.
검사액의 적하장치(55)는 디스펜서나 잉크젯 등, 검사액을 정량 적하할 수 있는 장치이면 된다. 본 실시예에서는 디스펜서를 이용하고 있다. 검사액의 적하장치(55)는 기판(180, 190)의 임의의 위치에 검사액을 적하할 수 있도록 CCD 카메라와 마찬가지로 이동 가능하게 설치되어 있다. 검사액의 액적(114∼117)은 감광성 발액막(18)에 대하여 대략 접촉각이 90°이상인 발액성을 나타내고, 게이트 절연막(17)에 대하여 대략 접촉각이 20°이하인 친액성을 나타내는 재료가 좋다. 본 실시예에서는 이온교환수지를 이용하여 생성한 물을 이용하고 있다.
상기한 바와 같이 검사액을 더미의 유기박막 트랜지스터부에 적하하였기 때문에 후속공정에서의 검사액의 세정 제거작업이 불필요하게 된다. 반송롤러(59)를 구동하여 표면이 감광성 발액막(18)으로 덮힌 노광전의 기판(180)을 노광장치(10)를 이용하여 노광하는 위치에 반입한다. 또 노광이 종료하여 검사액을 이용한 습윤성 평가가 끝난 기판(190)을 다음 공정으로 반출한다.
패턴형성장치(80)에서의 상세한 동작순서를 도 5를 이용하여 이하에 설명한다. 처음에 감광성 발액막(18)으로서 적정한 막을 사용하고 있는지의 여부를 검사하는 검사시의 동작을 설명한다. 검사액 적하공정(200)에서는 기판(180) 표면에 디스펜서(55)를 이용하여 검사액을 적하한다. 여기서 미리 더미 게이트 전극(13a)이 형성되어 이 더미 게이트 전극(13a)에서 마스크되어 있는 비노광영역에 액적(114)을 더미 게이트 전극(13a)이 형성되어 있지 않은 노광영역에 액적(115)을 적하하도록 도시생략한 제어수단이 제어한다. 액적 지름 계측공정(210)에서 적하된 기판(180)상의 액적(114, 115)을 CCD 카메라를 이용하여 촬상하고, 이 촬상화상을 도시 생략한 화상처리수단이 화상처리하여 액적(114, 115)의 직경을 구한다. 또한 액적(114, 115)을 장소를 바꾸어 복수개소(5개소 이상)에 적하하여 화상처리로 직경의 평균값과 표준편차를 구한다.
구한 액적(114, 115)의 평균 직경 및 직경의 표준편차가 소정의 값인지의 여부를 공정 220에서 판단한다. 액적의 평균 직경이 소정값 이상인 경우나, 액적지름의 표준편차가 소정값 이상인 경우는, 적하위치를 바꾸어 다시 검사액을 적하하는 적하공정(200)으로 되돌아간다. 수회(본 실시예에서는 3회) 반복하여도 액적지름이 소정값을 넘어 소정의 발액성을 가지지 않는다고 판단된 경우(공정 280)에는, 도 3(a), 도 3(b)에서 나타낸 전공정(100, 110)이나, 감광성 발액막(18)의 작성에 에러가 있었다고 판단하고 이후의 공정을 정지하는 또는 이들 공정에서의 처리조건을 바꾼다.
감광성 발액막(18)이 소정의 발액성을 가지는 것이 확인되면, 패터닝동작으 로 이행한다. 기판(180)의 이면측에서 노광장치(10)가 노광하여 친액 패턴 및 발액 패턴을 형성한다. 노광개시로부터 소정시간 경과하면 검사액 적하공정(230)으로 이행한다. 상기 검사시와 마찬가지로 기판의 둘레 가장자리부에 형성한 더미의 유기박막 트랜지스터부에서 검사한다. 더미의 게이트 전극(13a)이 마스크가 되어 형성된 비노광영역에 액적(116)을, UV광이 조사되는 노광영역에 액적(117)을 적하한다.
적하한 액적(116, 117)은 액적지름 계측공정(240)에서 그 지름을 측정한다. 본 실시예에서 이용한 감광성 발액막(18)은 6분정도 UV광이 조사되면 친액성을 나타내기 때문에 노광 개시 시각으로부터 15초 간격으로 검사액을 적하하였다. 적하한 액적(116, 117)의 직경을 CCD 카메라로 계측한다(공정 240). 계측한 액적(116, 117)의 지름으로부터 액적(116, 117)이 소정의 액적지름까지 퍼져 있거나, 즉 노광에 의하여 감광성 발액막(18)이 기판(180)상의 소정범위에서 제거되었는지의 여부를 판단한다(공정 250).
또한 공정 230∼250의 검사공정에서는 UV광의 노광에 있어서 기판(180)을 일단 정지하고 실시하여도 좋으나, 노광처리와 평행하게 실시하여 친액 패턴과 발액 패턴의 형성공정(120)의 처리효율을 향상시키고 있다. 액적지름의 계측공정(240)에서는 상기한 바와 같이 CCD 카메라로 액적(116, 117)의 화상을 촬상하고, 도시 생략한 처리수단이 액적지름(d)을 연산한다. 공정 250에서 액적(117)의 액적지름(d)이 목표값(d0)이하이면, 노광이 불충분하기 때문에 노광을 계속한다. 그것과 함께 공정 260에서 검사액의 적하위치를 바꾸기 위하여 디스펜서(55)를 이동하고, 공정 230으로 되돌아가 다른 위치에 다시 검사액을 적하한다.
여기서 검사액의 적하위치 이동공정(260)에 대하여 도 8을 사용하여 더욱 상세하게 설명한다. 본 실시예는 기판(180)을 소정속도로 반송하면서 노광하는 경우 이다. 기판(180)의 전영역을 노광하는 대신에 반송방향으로 소정 폭부분만이 노광되어 있다. 따라서 도면의 우측부분은 노광시간이 길고, 좌측부분이 노광시간이 짧다. 이 상태에서 동일한 반송방향 위치(횡축방향 위치)에서 검사액의 액적지름을 측정하여도 노광시간이 대략 동일한 상태밖에 검사할 수 없다.
따라서 시간피치(ΔT)(15초) 경과후에 전회 검사한 위치(17a)가 도달하는 반송방향 위치까지 CCD 카메라를 이동시킨다. 단, 도면의 세로방향 위치를 동일위치로 하면 전회 측정한 위치(17b)에 일치하기 때문에 전회의 검사액의 액적의 영향이 나올 염려가 있다. 따라서 도면의 세로방향에는 소정거리만큼 떨어진 위치를 새로운 측정위치(17c)로 한다.
또한 기판(180)을 정지하여 UV광을 노광하는 경우에는 기판(180)의 대략 전영역인 노광영역에서 노광시간이 다르지 않기 때문에, 검사액의 적하위치는 어디나 좋다. 노광영역에 적하한 액적(117)의 계측한 액적지름(d)이, 도 6의 그래프로 나타낸 목표값(d0)까지 습윤이 퍼져 있으면 감광성 발액막(18)이 친액화되어 있다고 판단한다. 도 5에서는 생략하였으나, 기판(180)에 설정한 모든 검사영역을 검사하기 위하여 공정 230∼250을 반복한다. 모든 검사영역을 검사하면 패턴이 형성되어 있는 것으로 한다. 또한 상기 설명에서는 친액영역의 액적(117)에 대해서만 평가하였으나, 발액영역의 액적(116)의 액적지름도 평가하는 것이 바람직하다. 본 실시예에 의하면 노광에 의한 습윤성의 변화를 적절하게 검사하여 항상 안정된 친액 패턴과 발액 패턴을 형성할 수 있다.
[소스/드레인 전극 형성공정(130)]
기판(180) 표면에 패턴이 형성되어 기판(190)이 작성된 것을 확인하였으면 기판(190)의 친액부에 드레인 전극(15)과 소스전극(14)을 배타적으로 형성한다. 도 3 (e)에 드레인 전극(15)과 소스전극(14)을 형성한 기판(200)을 종단면도로 나타낸다. 드레인 전극(15)과 소스전극(14)은, 감광성 발액막(18)이 제거된 기판(190) 표면에 도전성 잉크를 액상의 상태에서 도포하고, 그후, 약 200℃에서 소성하여 기판(190)의 표면에 정착시키고 있다.
도전성 잉크는 주로 금속미립자, 금속착체, 또는 도전성 고분자를 적어도 하나 포함하는 액체로, 소성후에 충분히 낮은 저항값을 나타내는 것을 이용한다. 구체적으로는 Au, Ag, Pd, Pt, Cu, Ni 등을 주성분으로 하는 직경 약 10 ㎛ 이하의 금속미립자, 또는 금속착체가 물, 톨루엔, 크실렌 등의 용매에 분산된 용액을 사용한다. 또 도전성 고분자인 폴리스티렌술폰산(PSS)을 도프한 PEDOT(폴리 3, 4 에틸렌디옥시티오펜), 폴리아닌, 폴리피롤 등의 수용액도 사용 가능하다.
본 실시예에서는 도전성 잉크로서 물을 주성분으로 하는 용매 중에 Ag를 분산시킨 액체(금속 잉크)를 이용하였다. 게이트 절연막(17) 표면상에서는 친액성이기 때문에 습윤 확산, 발액성인 감광성 발액막(18)에는 겉돈다. 친액영역에만 드 레인 전극(15)과 소스전극(14)이 게이트 전극(13)에 정합하여 형성된다. 도전성 잉크를 도포할 때는 디스펜서나 잉크젯, 스프레이 등의 용액을 도포할 수 있는 인쇄법을 사용하는 것이 좋다. 본 실시예에서는 노즐의 압력을 조절하여 액체를 토출 가능한 디스펜서를 사용하고 있다.
[반도체층 형성공정(210)]
드레인전극(15)과 소스전극(14)이 기판(200)에 형성된 것을 확인하고 나서, 잔존하는 감광성 발액막(18)부에 반도체층(12)을 형성한 기판(210)을, 도 3(f)에 종단면도로 나타낸다. 도 2에 나타낸 반도체층 형성공정(140)에서 기판(200)의 표면측에 배치한 도시 생략한 저압수은 램프로 게이트 전극(13)에 대응한 위치에 잔존하는 감광성 발액막(18)을 제거한다. 다음에 이 감광성 발액막(18)이 제거된 기판 표면(200)을 중심으로 소스전극(14) 및 드레인전극(15)의 일부에 걸쳐 덮도록 반도체층(12)을 도포 형성한다.
반도체층(12)의 재료는 폴리페닐렌비닐렌, 폴리티오펜 등의 공역계 고분자화합물이나 안트라센, 테트라센, 펩타센 등의 폴리아센 화합물을 중심으로 하는 방향족 화합물을 이용한다. 본 실시예에서는 펜타센을 톨루엔이나 트리클로로벤젠 등의 용매에 용해시킨 용액을 사용하였다. 반도체층(12)을 도포할 때는 디스펜서나 잉크젯, 스프레이 등의 용액을 도포할 수 있는 인쇄법을 이용하는 것이 좋다. 본 실시예에서는 소스/드레인 전극 형성공정(130)과 마찬가지로, 디스펜서를 이용하고 있다. 또한 도포시에는 반도체재료의 용해성을 유지하기 위하여 반도체용액을 150 ~ 200℃정도까지 가열하여 도포한다. 반도체층(12)을 게이트 절연막(17) 위에 도포 형성하였기 때문에, 기판(210)에는 보톰 게이트형의 유기박막 트랜지스터(1)가 형성된다.
또한, 상기 실시예에서는 기판을 직사각형상의 유리기판으로 하였으나, 플라스틱필름과 같은 투명한 필름을 기판재료에 이용할 수도 있다. 이 경우에 있어서도 기판에는 투명하지 않은 게이트 전극이 형성되어 있을 필요가 있다.
도 1은 본 발명에 관한 패턴형성장치의 일 실시예의 모식도,
도 2는 본 발명에 관한 유기박막 트랜지스터의 제작공정을 설명하는 플로우차트,
도 3은 도 2에 나타낸 각 제작공정에서의 유기박막 트랜지스터의 종단면도,
도 4는 기판상에 패턴을 형성하는 모양을 설명하는 설명도,
도 5는 본 발명에 관한 유기박막 트랜지스터의 제작공정을 설명하는 플로우차트,
도 6은 노광시간과 기판상에서의 액적지름의 관계를 설명하는 그래프,
도 7은 본 발명에 관한 유기박막 트랜지스터의 일 실시예의 종단면도 및 평면도이다.
도 8은 검사액의 도포위치를 설명하는 도면이다.
※ 도면의 주요부분에 대한 부호의 설명
1 : 유기박막 트랜지스터 10 : 노광장치
12 : 반도체층 13 : 게이트전극
14 : 소스전극 15 : 드레인 전극
16 : 기판 17 : 게이트 절연막
55 : 디스펜서(적하장치) 114 ~ 117 : 액적

Claims (11)

  1. 동일 게이트 전극 패턴이 다수 규칙적으로 형성된 투명한 기판에 패턴을 형성하는 패턴형성장치에 있어서,
    기판에 발액막을 도포 가능한 발액막 도포수단과, 기판의 이면측에 배치되어 기판상에 도포된 발액막을 상기 게이트 전극에 따른 패턴으로 형성하는 노광수단과, 상기 노광수단이 형성한 발액막 패턴을 가지는 기판 표면에 검사액을 적하 가능한 액적 적하수단과, 이 액적 적하수단이 적하한 액적을 검출하는 계측수단과, 이 검출수단이 검출한 액적에 따라 노광수단이 형성한 발액막 패턴의 양부를 판단하는 판단수단을 구비하는 것을 특징으로 하는 패턴형성장치.
  2. 제 1항에 있어서,
    상기 노광수단이 형성한 발액막 패턴에서 기판상의 발액막이 형성되어 있지 않은 부분에 배타적으로 소스전극과 드레인전극을 도포하는 수단을 설치한 것을 특징으로 하는 패턴형성장치.
  3. 삭제
  4. 동일한 게이트 전극 패턴을 다수 규칙적으로 투명한 기판에 형성하는 게이트 전극 형성공정과, 이 게이트 전극 및 기판의 표면에 게이트 절연막을 형성하는 게이트 절연막 형성공정과, 이 게이트 절연막의 표면에 발액막을 도포하고, 기판 이면에 설치한 노광수단으로부터의 광에 의하여 게이트 전극에 따른 패턴을 발액막으로 형성하는 친액·발액 패턴형성공정과, 게이트 전극에 따른 발액막 패턴에서 발액막이 없는 부분에 배타적으로 소스 전극과 드레인 전극을 도포하는 소스 전극 및 드레인 전극 형성공정과, 기판상에 잔존하는 발액막을 제거하고, 이 발액막 제거부분과 상기 소스 전극 및 드레인 전극을 연접하는 반도체층을 형성하는 공정을 구비하고,
    상기 친액·발액 패턴형성공정은 노광수단이 발액막 패턴을 형성 중에 기판 표면에 검사액을 적하하고, 이 검사액의 액적을 검출하여 그 크기를 구하고, 구한 액적지름에 따라 노광수단이 형성한 발액막 패턴의 양부를 판단하는 공정을 포함하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.
  5. 투명한 기판 표면에 습윤성을 가진 발액막을 형성하는 발액막 형성수단과, 기판 표면에서 부분적으로 발액막을 제거하는 제거수단과, 부분적으로 발액막이 제거된 기판 표면에 검사액을 적하하는 액적 적하수단과, 적하한 액적지름을 검출하는 계측수단을 가지는 것을 특징으로 하는 패턴형성장치.
  6. 제 5항에 있어서,
    상기 기판에 발액막을 형성하기 전에 게이트 전극을 기판상에 형성하는 전극 패턴형성수단을 가지는 것을 특징으로 하는 패턴형성장치.
  7. 제 5항에 있어서,
    검사액을 적하하는 상기 액적 적하수단은, 발액막이 잔존하는 발액영역과 발액막이 제거된 친액영역의 양쪽에 검사액을 적하하도록 제어하는 제어수단을 가지는 것을 특징으로 하는 패턴형성장치.
  8. 제 5항에 있어서,
    상기 제거수단은, 광에너지를 기판에 조사하는 노광수단을 가지는 것을 특징으로 하는 패턴형성장치.
  9. 제 8항에 있어서,
    검사액을 적하하는 액적 적하수단을 기판 표면측에, 상기 노광수단을 기판 이면측에 각각 배치하고, 기판상에 도포한 발액막에 기판 이면측으로부터 광에너지 를 조사하여 발액막을 부분적으로 제거하는 것을 특징으로 하는 패턴형성장치.
  10. 제 5항에 있어서,
    상기 액적 검출수단을 기판 표면측에 배치한 것을 특징으로 하는 패턴형성장치.
  11. 제 5항에 있어서,
    상기 액적 적하수단 및 계측수단은 노광수단의 노광범위 내를 이동 가능한 것을 특징으로 하는 패턴형성장치.
KR1020070069163A 2006-07-11 2007-07-10 패턴형성장치 및 유기박막 트랜지스터의 제조방법 및유기박막 트랜지스터 KR100881966B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006189944A JP5217122B2 (ja) 2006-07-11 2006-07-11 パターン形成装置および有機薄膜トランジスタの製造方法ならびに有機薄膜トランジスタ
JPJP-P-2006-00189944 2006-07-11

Publications (2)

Publication Number Publication Date
KR20080006477A KR20080006477A (ko) 2008-01-16
KR100881966B1 true KR100881966B1 (ko) 2009-02-04

Family

ID=38948346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070069163A KR100881966B1 (ko) 2006-07-11 2007-07-10 패턴형성장치 및 유기박막 트랜지스터의 제조방법 및유기박막 트랜지스터

Country Status (4)

Country Link
US (1) US7993820B2 (ko)
JP (1) JP5217122B2 (ko)
KR (1) KR100881966B1 (ko)
TW (1) TW200805674A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI617629B (zh) * 2013-05-01 2018-03-11 Jsr股份有限公司 具有凹圖案的基材的製造方法、組成物、導電膜的形成方法、電子電路及電子元件
JP6296742B2 (ja) * 2013-10-07 2018-03-20 株式会社ミマキエンジニアリング 積層体の製造方法
JP6893824B2 (ja) * 2017-04-28 2021-06-23 株式会社ディスコ 加工装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003121384A (ja) 2001-10-17 2003-04-23 Dainippon Printing Co Ltd パターン形成体の検査方法
JP2004319897A (ja) 2003-04-18 2004-11-11 Seiko Epson Corp パターン形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
KR20050011124A (ko) * 2003-07-22 2005-01-29 삼성전자주식회사 유기반도체 패턴의 형성 방법과 이를 이용한 유기 박막트랜지스터의 제조 방법
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3094982B2 (ja) * 1998-02-19 2000-10-03 日本電気株式会社 半導体素子表面の評価装置及び評価方法
JP2000097835A (ja) * 1998-09-25 2000-04-07 Seiko Epson Corp 基板の濡れ性判定方法、該判定方法に用いられる試薬塗布具及び液晶装置の製造方法
US6919158B2 (en) * 2001-08-03 2005-07-19 Fuji Photo Film Co., Ltd. Conductive pattern material and method for forming conductive pattern
JP2003282247A (ja) * 2002-03-20 2003-10-03 Seiko Epson Corp デバイスの製造方法及び製造装置、デバイス及び電子機器
JP4168788B2 (ja) * 2003-03-06 2008-10-22 セイコーエプソン株式会社 成膜方法、カラーフィルタ基板の製造方法、エレクトロルミネッセンス装置用基板の製造方法、表示装置の製造方法
JP2005062307A (ja) * 2003-08-08 2005-03-10 Fujitsu Hitachi Plasma Display Ltd フラットパネルディスプレイの製造方法
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
US20050257738A1 (en) * 2004-05-21 2005-11-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of semiconductor device and pattern-forming method
JP5044092B2 (ja) * 2004-07-23 2012-10-10 株式会社東芝 インクジェット塗布装置および塗布体の製造方法
JP2006081985A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp パターン形成方法、電子機器の製造方法、および基体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003121384A (ja) 2001-10-17 2003-04-23 Dainippon Printing Co Ltd パターン形成体の検査方法
JP2004319897A (ja) 2003-04-18 2004-11-11 Seiko Epson Corp パターン形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
KR20050011124A (ko) * 2003-07-22 2005-01-29 삼성전자주식회사 유기반도체 패턴의 형성 방법과 이를 이용한 유기 박막트랜지스터의 제조 방법
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法

Also Published As

Publication number Publication date
US7993820B2 (en) 2011-08-09
TW200805674A (en) 2008-01-16
KR20080006477A (ko) 2008-01-16
US20080012013A1 (en) 2008-01-17
TWI357662B (ko) 2012-02-01
JP2008021690A (ja) 2008-01-31
JP5217122B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
US10832977B2 (en) Display element manufacturing method and manufacturing apparatus
JP5222453B2 (ja) デバイスのパターニング
KR100616719B1 (ko) 패턴기판의 결함수정방법 및 결함수정장치 및패턴기판제조방법
KR100753270B1 (ko) 액침 노광 방법, 액침형 노광 장치, 및 반도체 장치의 제조방법
US8349672B2 (en) Display element manufacturing method and manufacturing apparatus, thin film transistor manufacturing method and manufacturing apparatus, and circuit forming apparatus
CN108196434B (zh) 曝光装置、曝光方法、器件制造方法及标记
US8301289B2 (en) Defect detection method of display device and defect detection apparatus of display device
EP2050139B1 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
JP2003224057A5 (ko)
KR100881966B1 (ko) 패턴형성장치 및 유기박막 트랜지스터의 제조방법 및유기박막 트랜지스터
US20100075443A1 (en) Template inspection method and manufacturing method for semiconductor device
US7396566B2 (en) Fabrication of organic electronic circuits by contact printing techniques
TW201224670A (en) Local site exposure apparatus and local site exposure method and strage medium
JP5254627B2 (ja) 電子回路のパターン欠損修復方法およびその装置
JP2009228990A (ja) 溶媒乾燥装置およびその方法
TWI332811B (en) Method and apparatus for accurately applying structures to a substrate
JP2009156474A (ja) 溶媒乾燥装置および溶媒乾燥方法
JP5098269B2 (ja) 有機半導体素子の製造方法
KR20060048152A (ko) 약액도포장치 및 약액도포방법
Mednikarov et al. Photolithographic structuring with evaporated inorganic photoresist
KR102454738B1 (ko) 잉크젯 방식으로 배선을 제조하는 방법 및 장치
JP2007047305A (ja) 配線形成方法、液晶装置の製造方法、配線形成装置
WO2020232150A2 (en) Roll-to-roll nanoimprint lithography tools processes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee