JP5222453B2 - デバイスのパターニング - Google Patents

デバイスのパターニング Download PDF

Info

Publication number
JP5222453B2
JP5222453B2 JP2002592171A JP2002592171A JP5222453B2 JP 5222453 B2 JP5222453 B2 JP 5222453B2 JP 2002592171 A JP2002592171 A JP 2002592171A JP 2002592171 A JP2002592171 A JP 2002592171A JP 5222453 B2 JP5222453 B2 JP 5222453B2
Authority
JP
Japan
Prior art keywords
substrate
layer
polymer
surface modification
modification layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002592171A
Other languages
English (en)
Other versions
JP2005500558A (ja
Inventor
シリンガス ヘニング
アラン カイン ポール
Original Assignee
プラスティック ロジック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0112611.9A external-priority patent/GB0112611D0/en
Application filed by プラスティック ロジック リミテッド filed Critical プラスティック ロジック リミテッド
Publication of JP2005500558A publication Critical patent/JP2005500558A/ja
Application granted granted Critical
Publication of JP5222453B2 publication Critical patent/JP5222453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof

Description

本発明は、有機電子デバイスなどのデバイスと、そのようなデバイスの形成方法とに関する。
半導体共役高分子薄膜トランジスタ（ＴＦＴ）について、プラスチック基板上に集積される低コストな論理回路への適用（Ｃ．Ｄｒｕｒｙ，ら、ＡＰＬ７３、１０８（１９９８））と、高解像度アクティブ・マトリクスディスプレイにおける光電子集積デバイスおよびピクセルトランジスタスイッチへの適用（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓ，ら、Ｓｃｉｅｎｃｅ ２８０，１７４１（１９９８），Ａ．ＤｏｄａｂａｌａｐｕｒらＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７３，１４２（１９９８））とが注目されている。ポリマー半導体、無機金属電極およびゲート誘電層を用いた試験デバイスの構成において、ＴＦＴの高性能が確認されている。電荷キャリア移動度は０．１ｃｍ２／Ｖｓまで、ＯＮ−ＯＦＦ電流比は１０６〜１０８まで到達した。これらの値は、アモルファスシリコンＴＦＴの性能に匹敵する（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓら、Ａｄｖａｎｃｅｓ ｉｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｙｓｉｃｓ ３９、１０１（１９９９））。
ポリマー半導体の利点の一つとして、溶液処理が簡単で低コストである点がある。しかしながら、全てのポリマーＴＦＴデバイスおよび集積回路の製造には、ポリマー導体、半導体および絶縁体を横方向にパターニングをする能力が必要となる。様々なパターニング技術、例えば、フォトリソグラフィ（ＷＯ９９／１０９３９Ａ２）、スクリーン印刷（Ｚ．Ｂａｏ，ら、Ｃｈｅｍ．Ｍａｔ．９，１２９９（１９９７））、ソフトリソグラフィックスタンピング（Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ，Ｐｈｙｓ．Ｌｅｔｔ．７５，１０１０（１９９９））、およびマイクロモールディング（Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７２，２７１６（１９９８））、ダイレクトインクジェット印刷（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓら、ＵＫ０００９９１１．９）などが確認されている。
多くの直接印刷技術の場合、ＴＦＴのソース電極およびドレイン電極を規定するのに必要なパターニングの解像度は未だ得られていない。適切な駆動電流およびスイッチング速度を得るためには、１０μｍ未満のチャンネル長さが必要となる。インクジェット印刷の場合、ノズル部における噴出条件の変化によって液滴の飛来方向が突発的に変化したり、制御できない基板上への液滴の拡がりが起こるため、達成可能な精度は２０〜５０μｍに限定される。
このような解像度に対する制約は、表面自由エネルギーが異なる領域を含む事前パターンニング済み基板に印刷を行うことによって対応されている（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓら、ＵＫ ０００９９１５．０）。水性のインク液滴からなる導電性ポリマーを、撥水性かつ疎水性の表面構造をした狭領域を含む基板上に印刷すると、ソース電極およびドレイン電極間に突発的ショートを引き起こすことなく、液滴の拡がりは限定され、チャンネル長さがわずか５μｍであるトランジスタのチャネルを規定することができる。疎水性バリアの規定方法は複数あり、例えば、疎水性ポリマーのフォトリソグラフィまたは自己組織化単層のソフトリソグラフィックスタンピングなどがある。
本発明の実施形態は、トランジスタデバイスを規定する電気活性ポリマーパターンを直接レーザ描画技術を用いてマイクロメータの解像度で印刷することのできる方法に関する。本方法は、レーザビームアレイを基板上に集束させて走査することを基本とする。この集束された光点により、電気活性ポリマー層あるいは表面改変テンプレート層の特性を局所的に変化させる。本明細書中、そのような局所的変化を用いて電気活性ポリマーの高解像度パターンを作成することのできるいくつかの方法を示す。本発明の好適な実施形態において、レーザ光は赤外線波長を有し、局所的加熱効果を誘発する。あるいは、前記光は、光子が吸収されると化学構造の局所的変化または分子の局所的活性化を誘発する可視波長または紫外線波長であってもよい。エッジを鮮鋭に規定すること、あるいは光によるパターニング対象膜の劣化が小さいことが要求される場合には、赤外光が特に有用である。一方、光の波長のオーダーである回折限界に近づくほどの高い空間的解像度が必要な場合には、可視光または紫外線光が有用である。
グラフィックアート産業では、オフセット印刷用の印刷版を作成する際、コンピュータ・トゥ・プレート（ＣＴＰ）描画技術を用いている。印刷版はアルミニウムまたはポリエステル製であり、適切な感光性層でコーティングされる。このような印刷版は、インクをはじく親水性の無画像表面領域と、インクとなじむ親油性の画像領域とで構成する必要がある。プレス時には、前記親水性領域は、水性のインキ壺溶液で湿らされる。典型的な製版用の刷版出力装置の場合、刷版のコーティング層は、レーザスポットアレイを用いて露光される。従来のＣＴＰシステムでは紫外線および可視光が用いられたが、近年では、画像解像度が高くかつ日中光または室内光での露光に対する感度が低い点から、赤外線レーザスポットアレイ（通常の波長は８３０ｎｍまたは１０４６ｎｍ）を用いた熱写真法がより一般的となっている。画像パターンを前記感光性コーティング層へ転写する際、いくつかの技術が用いられている。ほとんどの可視光および紫外線を用いたシステムは、従来のＡｇハロゲン化物による現像に基づいている。熱写真法は、フォトポリマーの化学構造を熱によって改変し、その後アルカリ性溶液槽中で画像を現像する工程に基づいている。その一例として、Ｋｏｄａｋ Ｐｏｌｙｃｈｒｏｍｅ Ｇｒａｐｈｉｃｓ社による熱印刷版／８３０がある。熱刷版の感度は典型的には１００〜１５０ｍＪ／ｃｍ２オーダーである。これを露光中の基板温度に換算すると６５０℃を超えた温度となる。プロセスレス刷版は、例えば、親油性銀層などの薄肉コーティング層の溶発／気化に基づいている。プロセスレス刷版の場合、後続の化学的現像は不要であるが、高温の露光温度が必要となることが多い。その一例として、Ａｇｆａ社によるミストラルプレートがある。
典型的な直接レーザ描画のための刷版出力装置は、個別制御されたレーザダイオード５、５’、５’’の線状アレイからなり、当該アレイは光ファイバ２５に結合され、テレセントリックレンズシステム４を用いた印刷版表面に集束される（図１０（ａ））。あるいは、円筒形レンズアセンブリ４および空間光変調器２４、例えば、デジタルミラーデバイスアレイまたは液晶アレイ、に結合された非集束レーザ光源５を用いてもよい。偏光板と結合された二次元空間光変調器を用いて、印刷速度を高めてもよい（ＵＳ６２０８３６９）。直接レーザ描画法は、紙印刷用の印刷版を作成する際に広く用いられている。
上記記載から、電気活性トランジスタ回路の製造に熱印刷技術を直接適用するのは不可能であることは明らかである。熱写真装置において用いられる露光温度は、ポリマートランジスタ回路の製造とは両立しない。ほとんどのポリマー材料は、２５０〜３００℃を超える温度で加熱されると、著しい劣化を示す。さらに、電気活性回路の場合、回路の一部はパターニング対象層によって形成され、光ビームの集束先となる基板は、基板上に堆積された複数の電気活性ポリマー材料層を既に含んでいる場合がある。それとは対照的に、印刷版は最終基板上に転写されるインク／トナーにとって中間キャリアとなり、前記印刷版上にパターニングされる犠牲層そのものは、最終画像の一部とはならない。後述するように、これらの重要な相違点は、活性電子回路の作製を印刷版の作製よりもずっと困難なものとするような、温度、安定性および厚さに関する厳しい要求を科すこととなる。
本発明およびその好適な局面は、添付の特許請求の範囲に記載される。
本発明の一実施形態は、電気活性ポリマー膜３のダイレクトパターニングのための低温レーザ描画法に関する。電気活性ポリマー膜３は、溶液から基板１上の薄肉連続膜としてコーティングされている。溶液から薄膜を堆積させるための適切な堆積技術を挙げると、スピンコーティング、ブレードコーティング、押し出しコーティングまたは他の形態の印刷（例えば、スクリーン印刷）がある。波長λの強力なレーザビームをサンプル上に集束させて、前記電気活性ポリマーの溶解度特性に局所的変化を引き起こす。好適には、前記溶解度変化は、前記ポリマーの局所的加熱によって引き起こされる。好適には、前記光ビームは、前記電気活性ポリマーの損傷が最小となるような赤外線波長を有する。照射を受けることにより、未照射形態のポリマーが溶解可能な特定溶媒にポリマーが溶けなくなる場合、ポリマー膜を局所的に照射に曝し、上記溶媒の槽中で洗浄することにより、パターンを生成することが可能である。膜が露光を受けた領域のみにおいて、基板上にポリマー材料が残留する。パターンは、レーザビームをサンプル上に走査することにより、描くことが可能である。
レーザ光を効率的に吸収するために、光吸収層（２）を前記電気活性ポリマーと直接に接触するように堆積させてもよい（図１）。光吸収層は好適には、使用されるレーザ波長に対して強力な吸収断面積を有する。光吸収層は好適には、溶液から堆積されかつ電気活性ポリマーの堆積原料である溶媒に対して不溶性である。光吸収層の堆積は、電気活性ポリマーの前後どちらでもよい。光吸収層は、結合剤ポリマーマトリクス中に混合された色素分子からなるものであってもよいし、あるいは、単に金属膜からなるものであってもよい。色素分子は、色素／ポリマー混合物からの溶液堆積により、電気活性ポリマーに直接混合してもよい。あるいは、レーザ波長については、光が電気活性ポリマー中に吸収されることにより光吸収剤の追加が不要となるような波長を選択するとよい（図２）。赤外線活性分子内振動およびそのような振動の倍音のため、近赤外線スペクトル域および中赤外線スペクトル域において強力な吸収を示すポリマーは多数存在する。
電気活性ポリマーの中には、熱起因変態を起こして、様々な溶媒に対する溶解度が著しく変化するものがある。そのような熱起因変態を示す重要な共役高分子としては、導電性ポリマーポリ（３、４−エチレンジオキシチオフェン）プロトン化ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）がある。Ｂａｙｅｒ Ｃｈｅｍｉｃａｌ Ｃｏｒｐｏｒａｔｉｏｎによって開発された合成経路（Ｌ．Ｂ．Ｇｒｏｅｎｅｎｄａａｌら、Ａｄｖ．Ｍａｔ．１２，４８７（２０００））は、エチレンジオキシチオフェンモノマーを高分子対イオンＰＳＳ含有水溶液中で重合させる。その結果得られたポリマー溶液は数ヶ月にわたって安定するため、ＰＥＤＯＴ／ＰＳＳ薄膜をスピンコーティングなどの技術によって容易に堆積させることが可能である。しかし、１５０〜２５０℃の温度でのアニールおよび水ＰＥＤＯＴ／ＰＳＳ膜の乾燥後は、当該膜は水溶性ではなくなる。集束レーザ照射による局所的加熱を用い、その後、溶媒槽（例えば、水、イソプロパノール、アセトンの槽）中でＰＥＤＧＴ／ＰＳＳパターンを現像することができる。そのようなＰＥＤＯＴ／ＰＳＳパターンは、ポリマーＴＦＴデバイス用の電極として用いることが可能である。膜導電性の向上を著しくかつ望ましい形でもたらす前記の熱起因性溶解度変化がＰＥＤＯＴ／ＰＳＳ中に発生する仕組みについては、現時点では完全には解明されていない。この熱起因性溶解度変化は、ＰＥＤＯＴとＰＳＳとの間の熱起因性相分離によって密接に接触している正荷電ＰＥＤＯＴ領域および負荷電ＰＳＳ領域間において強力なイオン相互作用が発生することに関連している可能性がある。ＰＥＤＯＴ／ＰＳＳの場合、近赤外線および中赤外線中における強力なポーラロン吸収特性のため、赤外光を直接ＰＥＤＯＴに吸収することができる（Ｌ．Ｂ．Ｇｒｏｅｎｅｎｄａａｌら、Ａｄｖ．Ｍａｔ．１２，４８７（２０００））。
他にもいくつかの共役高分子があり、例えば、半導体ポリフルオレンポリマーも、固体状態のポリマー配座の熱起因性変化による溶解度変化を示す。加熱により、ポリマー配座を、溶液コーティング後の高エントロピーの不規則状態から、より規則性のある、あるいは結晶性の配座を有する低エントロピー状態へと、局所的に変化させることができる。これは、液晶状態を示すポリマーにおいても見受けられる。このような、より規則性のある状態においては、ほとんどの溶媒の溶解度は低下し、現像用溶媒を注意深く選択することにより、ポリマーがアモルファス状態となっている領域中のポリマーを洗浄除去することにより、パターンを現像することができる。
このパターニング技術に適した他の等級のポリマーとしては、例えば、高温時の可溶化離脱基の解放により、ポリマー主鎖の化学構造の熱起因性変化を生じる前駆体ポリマーがある。例えば、ポリフェニレンビニレンまたはポリチエニレンビニレン前駆体である。例えば、Ｄ．Ｍａｒｓｉｔｚｋｙら、”Ａｄｖａｎｃｅｓ ｉｎ Ｓｙｎｔｈｅｔｉｃ Ｍｅｔａｌｓ”，ｅｄ．Ｐ．Ｂｅｒｎｉｅｒ，Ｓ．Ｌｅｆｒａｎｔ，Ｇ．Ｂｉｄａｎ，Ｅｌｓｅｖｉｅｒ（Ａｍｓｔｅｒｄａｍ）ｐ．１−９７（１９９９）を参照のこと。典型的な変換温度は、２００〜３００℃のオーダーである。
あるいは、架橋反応を用いてもよい。その場合、ポリマーは、局所的加熱が加えられると膜を不溶性ネットワークに変態させる架橋剤と混合される。適切な架橋剤の一例として、ヘキサメソキシメチルメラミンがある。局所的加熱の代わりに、紫外線ビームを用いて架橋を起こしてもよい。
電気活性ポリマーを光露光の間の劣化から保護するためには、温度を注意深く最低限にし、長波長の光を用いることが重要である。ほとんどの共役高分子は、３００℃を越える温度で加熱されると劣化し、光誘起酸化を起こしやすい。特に、可視光および紫外線光に露光された場合にそうである。このような劣化は、赤外光の使用、並びにレーザ強度および露光時間を注意深く最小限にすることにより、回避可能である。さらに、露光は、窒素ガス雰囲気のような不活性雰囲気下で行ってもよい。
レーザスポットによるサンプル走査は、高精度のｘｙ平行移動台の上にサンプルを載置することにより行われる。あるいは、回転可能な電動鏡を用いて光ビームを走査してもよい。光吸収の発生対象となる層に対してレーザスポット焦点を調節するために、別にｚ方向の平行移動自由度が必要となる。レーザビームは、適切な光シャッタによりオンオフ切り替えしてもよい。このようにして、基板上にポリマーパターンを直接に描くことが可能となる。前記の機械的台をコンピュータ制御する場合には、適切なソフトウェアパッケージを用いてパターンを設計して、ポリマー膜に直接転写することが可能となり、マスクまたは印刷版を別に製作する必要が無くなる。
ＷＯ９９／１０９３９ Ａ２には、フォトマスクを通じた紫外線光（ＵＶ）への露光により導電性ポリマー膜をパターニングする技術が開示されている。前記フォトマスクは、ＵＶ光をブロックする金属化領域のパターンを含んでいる。前記ポリマーは、架橋剤と混合される。膜がＵＶ光に露出される領域においては、架橋反応が発生し、その結果前記ポリマー膜は不溶性となり、そのため、未露光領域中のポリマーはその後洗浄除去することができる。この技術は、本明細書中にて提案されている技術といくつかの点において異なる。先ず、この技術の場合、ＴＦＴ回路のレイアウト毎だけでなく、ＴＦＴ回路の層毎に、フォトマスクが別個に必要となる。本明細書中にて提案されている直接描き込み技術では、異なる集束レーザスポットのオンオフ切り替え、およびレーザビーム下のサンプルの走査移動により、パターンを規定する。本明細書中にて開示する技術の場合、マスクプレートの作製は不要であり、サンプルとマスクプレートとの物理的接触も不要であるという利点がある。そのため、本発明者らの技術では、粒子汚染および摩耗が少なくなる。さらに、ＷＯ９９／１０９３９ Ａ２に開示の方法は、ＵＶ光起因性架橋反応に依存している。本明細書中にて開示の方法の好適な実施形態において、溶解度変化は、低エネルギー赤外光による熱照射／局所的加熱に起因する。ＵＶ露光により、光酸化などのプロセスを通じて多くの電気活性ポリマーが劣化するのに対し、多くの共役高分子は、１５０〜３００℃までの温度において良好な熱安定性を有する。
端部が良好に規定されたパターンを達成するためには、レーザスポットの横方向強度プロファイルをできるだけ狭くする必要がある。レンズ集束から、顕著な非線形強度依存性を示す屈折率を有する材料へのビーム通過などの、より高度な技術までの、様々なレーザビーム集束技術を用いてもよい。光波長によって決まる理論的回折限界に近い直径ｄを有するレーザスポットを実現することが可能である。また、ビーム強度をできるだけ小さい距離ｓ、すなわちｓ＜＜ｄである距離ｓにわたって最大からゼロまで落とすことも重要である。グラフィックアート業界において用いられている最先端の熱レーザ直接描画の場合、５〜１０μｍのスポットサイズを達成している。典型的なガウスビームよりも急峻でありかつ１μｍ以下のオーダーの長さスケールにわたって最大強度からゼロ強度まで減衰する強度プロファイルを達成することが可能である。その例を挙げると、Ｃｒｅｏｓｃｉｔｅｘ ｃｏｒｐｏｒａｔｉｏｎ（ｗｗｗ．Ｃｒｅｏｓｃｉｔｅｘ．ｃｏｍ）によるＳｑｕａｒｅｓｐｏｔ（商標）ｐｌａｔｅ− ａｎｄ ｔｒｅｎｄｓｅｔｔｅｒ ｓｙｓｔｅｍｓまたはＡｇｆａ（ｗｗｗ．Ａｇｆａ．ｃｏｍ）によるＧａｌｉｌｅｏ ｐｌａｔｅｓｅｔｔｅｒ ｓｅｒｉｅｓがある。
本発明の別の局面は、ＵＶレーザアレイによってパターニングされた表面改変層に関連する。基板を紫外線に対して敏感な表面改変層でコーティングし、集束ＵＶレーザアレイにより描画する。この基板を適切な現像剤中に浸漬すると、パターンが現れる。
前記改変層は、紫外線露光が可能なポリイミド層（例えば、ＬＣＤディスプレイ製造においてＵＶフォトリソグラフィと共に用いられるもの。紫外線露光が可能なポリイミドの一例として、Ｎｉｓｓａｎ ＲＮ−９０１がある。）であればよい。このようなＵＶポリイミドは、良好に特徴付けられ、最適露光は公知であり、また、一般的な耐ＵＶ現像剤（例えば、Ｓｈｉｐｌｅｙ ＭＦ３１９）中での現像が可能である。
表面改変層の描画に適したＵＶレーザアレイとしては、ＭＩＴにおいてＨ．Ｉ．Ｓｍｉｔｈらによって設計されたゾーンプレートアレイリソグラフィツール（ＺＰＡＬ）がある（“Ｌｉｔｈｏｇｒａｐｈｉｃ Ｐａｔｔｅｒｎｉｎｇ ａｎｄ Ｃｏｎｆｏｃａｌ Ｉｍａｇｉｎｇ ｗｉｔｈ Ｚｏｎｅ Ｐｌａｔｅｓ，” Ｄａｒｉｏ Ｇｉｌ，Ｒａｊｅｓｈ Ｍｅｎｏｎ，Ｄ．Ｊ．Ｄ． ＣａｒｔｅｒおよびＨ．Ｉ．Ｓｍｉｔｈを参照。Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｂ，Ｎｏｖ／Ｄｅｃ，２０００中にて公開予定。）。
ＺＰＡＬのようなシステムにより、大きなエリア（−１ｍｍ）上のレーザスポットアレイを用いてレーザアレイヘッドを一回通過させることにより、表面パターニングをおよそ３５０ｎｍの精度で行うことが確認されている（“Ｍａｓｋｌｅｓｓ ｐａｒａｌｌｅｌ ｗｉｔｈ ｚｏｎｅ−ｐｌａｔｅ−ａｒｒａｙ ｌｉｔｈｏｇｒａｐｈｙ，”Ｄ．Ｊ．Ｄ．Ｃａｒｔｅｒ，Ｄａｒｉｏ Ｇｉｌ，Ｒａｊｅｓｈ Ｍｅｎｏｎ，Ｍａｒｋ Ｋ．Ｍｏｎｄｏｌ．Ｈ．Ｉ．ＳｍｉｔｈおよびＥ．Ｈ．Ａｎｄｅｒｓｏｎを参照。Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｂ １７（６），Ｎｏｖ／Ｄｅｃ，１９９９に掲載）。
本発明の第２の実施形態は、表面自由エネルギーパターンを生成する方法に関する。この方法においては、レーザ描画法を用いて、ダイレクト電気活性インクの堆積をその後のコーティング工程または印刷工程において方向付けることができる（図３）。先ず、連続的な表面改変層８を基板上に堆積させる。層を選択する際には、下地基板の表面エネルギーと異なる表面エネルギーを有するものを選択する。例えば、基板は、ガラス基板のように親水性であってもよく、表面改変層は、ポリイミドのように疎水性ポリマーであってもよい。光吸収剤を堆積させてもよい。その後、上記と同様に局所的加熱を用いて前記層を改変する。本発明の可能な実施形態としては、前駆体ポリイミド層をガラス基板上に載置した後、２００〜３５０℃の温度での局所的アニールを施すことにより、その不溶性形態に変換させる。その後、前駆体の形態にとって良好な溶媒、例えば、シクロペンタノン中にて膜を洗浄することにより、パターン現像が可能となる。このようにして、広範囲のポリイミドのパターニングが可能となり、ＭｅｒｃｋによるＺＬＩ−２６５０のように従来のエッチングによって通常パターニングされているポリイミド、または、ＨＤ ＭｉｃｒｏｓｙｓｔｅｍｓによるＰｙｒａｌｉｎ Ｐ１２７２０のように光描画可能なポリイミドのパターニングが可能となる。同様に、前駆体ポリフェニレンビニレンのような前駆体共役高分子の層を用いても良い。前駆体ポリイミドおよびＰＰＶのどちらにもある特に魅力的な特徴としては、トランジスタの活性半導体ポリマー用のアライメント層としても用いることが可能な点がある（下記の議論を参照されたい）。
前記表面改変層をパターニングすることにより、親水性表面領域および疎水性表面領域の表面自由エネルギーパターンが生成される。その後、そのような表面エネルギーがパターニングされた基板を電気活性ポリマー溶液中に浸漬すると、例えば、電気活性ポリマーからなる極性（あるいは無極性）溶媒堆積物のみが、親水性（あるいは疎水性）表面領域中に発生する。あるいは、表面自由エネルギーパターンを用いて、ＵＫ０００９９１５．０に記載のインクジェット印刷のような直接印刷による電気活性ポリマー堆積物のインク液滴の位置および流れを方向付けてもよい。このようにして、レーザスポット精度を、液滴飛来方向の偶発的変化および基板上の湿潤条件の変動による制約を受けるインクジェットプリンタの解像度よりもずっと高くすることができるため、高解像度印刷が達成可能となる。表面自由エネルギーパターニングによって作製された導電性電気活性ポリマーの高解像度の印刷パターンは、印刷された薄膜トランジスタ回路の電極および接続配線として用いることができる（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓら、Ｓｃｉｅｎｃｅ ２９０，２１２３（２０００））。図４は、半導体ポリマー１１および誘電ポリマー１２の層の堆積およびソース−ドレインチャンネルとオーバーラップした導電性ポリマーゲート電極１３の印刷後に完成したポリマー薄膜トランジスタを示す。図４に示すようなＴＦＴ層構造を構築する際は、下地層の溶解および膨張を避けるために溶媒を注意深く選択しなければならない。極性溶媒および非極性溶媒を交互に用いることで、異なるポリマー・ポリマー間の界面を含むＴＦＴの適切な一体的構造が達成可能であることが分かった（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓら、ＵＫ０００９９１１．９）。
表面改変層はＴＦＴの導電性電極および半導体層に直接接触しているため、表面改変層がデバイスへの電荷注入への妨げとなっていないか、また半導体層を汚染していないかという点について確認するよう注意が必要となる。前記表面改変層の厚さはできるだけ薄く、すなわち、１００〜５００Åのオーダーにすべきである。このようにして、本発明者らは、薄肉半導体層および／または上部にコーティングされた他の層の等角コーティングと、寄生の少ないソース−ドレイン接触抵抗とを保証する。本発明の好適な実施形態において、表面改変層はエレクトロニクス用誘電ポリマー、例えば、ポリイミドであり、このポリマーは、低分子量の移動性の不純物留分を含まず、その後のデバイス層の溶液堆積に用いられる溶媒に対して非溶性である。
上述したような表面エネルギーパターンのパターニングは、以下のようにして達成可能である。〜８３０ｎｍまでの吸収色素（ＳＤＡ８７０３）を含有するポリイミド（Ｐ１２６１０）溶液を、溶媒Ｎ−メチルピロリドン中で作製する。前記溶液中の個体内容物のうちおよそ１０％は色素であり、９０％はポリイミドであった。この溶液を用いてガラス基板をスピンコーティングし、全て約〜１００ｎｍである様々な膜厚さ（ソフトベーキング後）を達成した。ソフトベーキング工程は、８０℃のホットプレートの上で１０分間のベーキングからなる。
描画は、レーザのパワーおよび（レーザを集束させ、かつ、させないための）高さの範囲において行われた。このポリイミドについて従来推奨されてきた硬化温度は３００℃で３０分であるため、その目的は、高度に集束されたレーザが基板を走査する際、ポリイミドが短時間で（しかも非常に局所的に）この温度を上回るようにすることである。
レーザビームを薄膜上に集束させるための正しい高さを確認したところで、線量トライアルを行って、線幅の変動を確認した。全てのトライアル対象線量（レーザパワーの総量としては５Ｗ〜１２Ｗ（３８０〜９１０ｍＪ／ｃｍ２）に相当する、について、描画が達成された。各線量について最狭線は約８μｍを決して越えず、中には２μｍと狭い線量もあった。このプロセスは、ある程度自己制限的である可能性がある。その理由は、ポリイミドは硬化するのに数百℃まで加熱する必要があり、このような温度においては、エネルギー吸収色素は漂白されるからである。色素が漂白されてしまうと、ポリイミド中にはエネルギーは溜まらない（かまたはごく少量しかたまらず）、硬化プロセスは停止する。
描画の直後、パターンをポリイミド中で（現像無しに）見ることができる。その理由は、膜の硬化エリアが薄くなっており、かつ色の変化が少ないからである（後者の理由は、色素が漂白され、描画プロセス中に膜が空気に晒されるからである）。前記パターンの現像は、樹脂作製に用いられる溶媒（Ｎ−メチルピロリドン）中に描画後のサンプルを浸漬することにより行われる。前記現像プロセスは、前記Ｐ１２６１０ポリイミドの場合、室温で約２０分を要する（低分子量ポリイミドの場合、これより短時間で済むことが多い）。前記現像プロセスも自己制限的となる可能性がある（２４時間現像されたサンプルは、３０分間現像したものと明白な相違が無かった）。その理由は、膜の完全に硬化した部分は溶媒に決して溶けないからである。しかし、部分的に硬化した膜は、最終的には基板から完全に溶けだして、この現像により、あるサンプルに関しては、サンプルの大部分が完全に除去された。その場合、現像時間について時間的制約を厳しくしなければならないが、通常は、完全硬化膜についていえば、このような事態は回避可能である。
前記描画パターンは、幅５μｍで１０μｍピッチを意図した水平線および垂直線を含んでいた。描画の間、これらの垂直線は台の移動方向に対して平行であり、これらの水平線はこれに対して垂直であった（これにより、一回の通過で単一垂直線を描画できるのに対し、水平線が１本の場合、その長さに応じて多数回の通過が必要となる）。前記水平線幅および垂直線幅の明らかな差は、全てのサンプルにおいて明らかである；というのも、垂直線は常に水平線より１／３にまで狭いからである（図１６、１７および１８を参照）。
集束トライアルでは明白な傾向は見られなかったものの、線幅がレーザ高さの関数となっていることから、レーザは３０（分離、任意単位）において集束したことが分かる。しかし、低線量（４５０ｍＪ／ｃｍ２）および高線量（９０８ｍＪ／ｃｍ２）において、幅４μｍ以下の垂直線が見られた。これらの水平線は、色素が露光後にポリイミドから集まることを、更なる証拠を示すものである。このような現象は、図１７および図１８を比較すると分かるように、垂直方向に描画された線にはあまり見られなかった。
測定された線のうち最狭のものは、線量３８０ｍＪ／ｃｍ２で達成され、２０分間現像された。これらの線を図１９に示す。これらの線は、幅が２μｍまでも小さく、良好な均一性を示した。
図２０は、現像後の数本の対角線上の描画線を示す。前記線の端部が鋸歯状になっているのは、描画に用いられたレーザスポットが四角いからである。この種の線は、ポリイミド線の実際の長さと比較してＴＦＴ中の有効チャンネル幅を増加させるのに有用であり得る。
前記現像されたパネル上のインクジェット印刷は、ポリイミドがガラス上に疎水性領域を形成し、印刷された電気活性ポリマーを局在化することを示した。これは、水性のポリマーを効果的に印刷するために、ガラスを十分に親水性とする目的で、現像されたポリイミドパターンを、印刷前に酸素プラズマ中で１分間エッチングすることにより達成された。
レーザ描画されたポリイミド線の表面品質は良好であるため、パターニング後のポリイミドに対して機械的研磨を加えた後、その上に半導体ポリマーをアラインすることができる。これを、図２１に半導体ポリマーＦ８Ｔ２について示す。この半導体ポリマーＦ８Ｔ２は、ポリマーを１５０℃の温度で液晶相にすることにより、レーザ描画およびその後の研磨を受けたポリイミド線上にアラインされた。ポリマーをアラインさせた結果、Ｆ８Ｔ２ポリマーの連鎖がＴＦＴにおける移動方向に対して平行にアラインされた場合、ＴＦＴ移動度が増加する。
本発明の別の実施形態は、表面改変層１４に関連する。表面改変層１４も、局所的加熱により基板から局所的に脱着可能である（図５）。これは、表面改変層１４の蒸発を伴い得る。しかし、蒸発に必要な温度は、十分に低くする必要がある。表面改変層は、共有結合的に表面に付着している自己組織化単層、例えば、親水性ガラス基板上に堆積したアルキルトリクロロシラン層またはヘキサメチルジシラザン層、であればよい。加熱温度は、分子と表面との共有結合を破壊するくらいの十分な温度でなければならない。別の例として、１５０〜３００℃のオーダーの温度において蒸発／昇華する、低分子量でかつ無機分子の層、例えば、αまたはβ置換ジヘキシルクオタチオフェンまたは９、９’ジアルキルフルオレンモノマーがある。
原則としては、このプロセスは、電気活性ポリマーを直接パターニングする際にも用いてもよい。しかし、ほとんどの電気活性ポリマーは蒸発または溶発の間に劣化／分解しがちである点に留意すべきである。
本発明の別の実施形態は、表面化学反応を熱を用いて促進することにより、表面パターンを達成することのできる方法に関連する（図６）。液体または好適には基板上部層との熱活性化された表面化学反応を起こすことが可能な分子１５を含むガス雰囲気中に基板を浸漬させると、レーザビームで照射された領域中においてのみ化学反応が発生するようにして表面パターン１６を生成することが可能となる。そのようなプロセスの一実施形態として、最上位層として極性親水性ポリマー、例えば、ポリビニルフェノール（ＰＶＰ）層を含む基板、または単純なベアガラス基板がある。表面の極性は、プラズマ処理、例えば、高周波酸素プラズマ（５０〜２５０Ｗ、１３．５ＭＨｚで２〜５分）へ晒すことにより、向上させることができる。その後、基板を、基板に対する定着基および表面エネルギー変化用の疎水性後部基を含む自己組織化単層（ＳＡＭ）の雰囲気（空気中または不活性窒素）中に浸漬する。単純な閉反応装置のガラス容器は、ヒータに接触するその底部において自己組織化分子の液体溜めを収納しており、上部には水冷コンデンサを収納している。ガス相に晒された液体上方のサンプルホルダ上にサンプルを載置する。サンプルの裏側を冷却してもよい。容器は、加熱放射が通り抜けるサンプル表面近傍において、透明窓部を有する。
基板の求核が弱い場合、例えば、インジウムスズ酸化物（ＩＴＯ）または多くのポリマー基板の場合、クロロシランまたはアルコキシシランとの表面反応は、室温ではあまり進行しない（Ｋｏｉｄｅら、Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，１１２６６（２０００））。しかし、典型的には８０〜１００℃を越えた温度では、表面反応は急激に発生し、その結果、親水性サンプル表面上に高密度の自己組織化単層が数分間のうちに形成される。自己組織化単層により、表面疎水性が局所的に発生する一方、未加熱領域の表面は親水性のままである。この表面エネルギーパターンをその後の印刷工程、例えばインクジェット印刷工程において用いて、上述したように電気活性ポリマーのインク液滴を方向付けることができる。反応活性化に必要な温度が低いため、この技術は、局所的温度が１００〜１５０℃を越えてはならない数層の電気活性ポリマー層が基板中にすでに含まれるパターニング工程に特に適していることが理解されるべきである。これは、図４中のゲート電極のパターニングにおいて特に魅力的である。表面改変層を用いて、導電性ポリマーの狭線をインクジェット印刷することができ、その結果、ゲート電極とソース／ドレイン電極との間のオーバーラップ容量が最小化される。
上側層上にパターニングを行う場合、セルフアラインプロセスを用いるとよい。このプロセスでは、事前に規定されたパターンを用いて、放射に露光される基板の領域を限定する。例えば、図４中のＴＦＴのゲート電極のパターニングの場合、光ビームが透明基板の裏側から入射されると、事前に堆積されたソース電極およびドレイン電極により光の一部がブロックされ、吸収され、または少なくとも有意に減衰する。赤外光および導電性ポリマーＰＥＤＯＴの場合、ＰＥＤＯＴは赤外線の吸収性が高い。この光により、ソース電極とドレイン電極との間の領域中の上側層のみを改変するようにする。このプロセスは、ゲート電極に対するセルフアラインされたパターニングを方向付けるのに用いてもよい。あるいは、上述した自己組織化単層のようなゲート誘電体上の表面改変層４４を、このようにしてパターニングしてもよい。その後、ゲート電極材料のセルフアライン堆積、例えば、直接印刷によるものを行い、それにより、ソース−ドレイン電極とゲート電極との間のオーバーラップ容量を極めて小さくすることができる（図２２）。
他の熱活性化による表面反応、例えば、ポリマーの表面上へのグラフトを用いてもよい（Ｗ．Ｔ．Ｓ．Ｈｕｃｋら，Ｌａｎｇｍｕｉｒ １５，６８６２（１９９９））。このようにして、光吸収に起因する反応を促進することにより、表面からのポリマー層成長を局所的に開始することが可能となる。
本発明の別の実施形態は、局所的加熱により表面層中に厚さプロファイルを生成する方法に関する（図７）。多くのポリマー１８は、アニールされると、ポリマー充填の変化（例えば結晶化によるもの）、架橋または揮発性種の脱着による永久的な体積変化を生じる。上述したように、光吸収色素膜をドープされたポリイミド前駆体膜は、赤外光による熱変換に晒されると、厚さ変化を生じる。いかなるポリマーも、自身の分解温度近くまでアニールされると、重量の減少／体積の変化を生じる。特定のポリマーシステムの場合、熱重量分析（ＴＧＡ）によって分解温度を決定することができる。表面上の厚さプロファイルを用いて、ポリマー層を自己組織化単層２０でインク付けされた平坦なゴムスタンプ１９と接触させることにより、ポリマー表面の表面エネルギーを選択的に変化させることができる。このＳＡＭパターンを用いて、その後の電気活性ポリマー印刷工程においてインク局在化バリアを提供することができる。このスタンプは出来るだけ平坦かつ硬質にする必要があり、スタンプのたるみを防ぐため、適用圧力はできるだけ低くする必要がある。この技術は幅２〜１０μｍの狭線を規定する際に特に適しており、１０００Åのオーダーの小さな厚さコントラストがあれば、スタンプと後退領域の表面との接触を回避するのに十分である。
この技術は、ソフトリソグラフィックスタンピングに関する（Ｘｉａら、Ａｎｇｅｗ．Ｃｈｅｍ．Ｉｎｔ．Ｅｄ．３７，５５０（１９９８））。この技術では、表面起伏パターンを備えたソフトＰＤＭＳゴムスタンプを用いて、ＳＡＭを平坦なポリマー表面上に選択的に堆積させる。このソフトリソグラフィック技術の不利点としては、下地パターンに対してＳＡＭパターンを正確に位置合わせするのが困難な点と、スタンプの可撓性および歪みのため、広い領域にわたってパターンがひずみを生じる点とがある。本明細書中にて提案する技術の場合、表面起伏パターンはポリマー表面上に形成されるため、前記スタンプ歪みによるスタンプの問題は解消される。
本発明の別の実施形態は、表面改変層２２のサンプル基板１上への直接堆積に関する。このような直接堆積は、別個の転写基板２１からの熱刺激による転写により、達成可能である（図８）。パターン転写を正確に行うためには、サンプルと転写基板との間の距離はできるだけ小さくする必要がある。この距離は好適には１ｍｍ未満であり、最も好適には５００μｍ未満である。また、この場合、転写基板と転写対象層（単数または複数）との間で光吸収層を用いてもよい。光露光を受けると接着性を失うかまたは蒸発する解放層を追加して、光吸収層と解放層との間で用いてもよい。この方法は、電気活性ポリマーパターンを直接堆積させる際に用いることができるが、多くの電気活性ポリマーの場合、熱転写の間に発生する劣化を回避するために特殊な処理が必要となる。しかし、本方法は、表面エネルギーを局所的に変化させかつその後の電気活性ポリマー１０の印刷のためのバリア層を提供する表面改変層２３の堆積に適している。適切な解放層材料としては、室温および大気圧中にて固体であり、１００〜３００℃を越える温度において蒸発する小さな有機分子（サンプル基板の極性に応じて極性または無極性でもよい）の層であればよい。好適には、転写基板上へのコーティングが低コストで行えるよう、分子は溶液処理が可能である。そのような分子の一例としては、可撓性の側鎖置換基を有する短い共役オリゴマー、例えば、α−β置換ジヘキシルクオタチオフェンまたは９、９-ジアルキルフルオレンモノマーがある。そのような転写プロセスにおいて、サンプル基板は直接加熱されず、そのため、このプロセスは、低温のプラスチック基板または温度に対して高感度な電気活性層をすでに含む基板の場合に特に適している点に留意されたい。
転写された改変層の厚さおよび純度に関する同様の考慮は、基板上に直接堆積された表面改変層のパターニングの場合と同様、ここでも当てはまる。
高い電荷キャリア移動度を得るためには、トランジスタデバイスの半導体ポリマー層を規則性の高いものにする必要がある。これは、自己組織機構を利用することによ、達成可能である。様々な自己組織化半導体ポリマーを用いることができる。例えば、レジオレギュラーポリ−３ヘキシルチオフェン（Ｐ３ＨＴ）、およびポリフルオレンコポリマー（例えば、ポリ−９、９ジオクチルフルオレン-コ−ジチオフェン（Ｆ８Ｔ２）である。
ポリマー連鎖に沿った高速連鎖間移動を最適に利用するために、ＴＦＴ中の電流の流れ方向に対して平行なポリマー連鎖の一軸アラインメントが望ましい。液晶半導体ポリマー、例えばＦ８Ｔ２の場合、アラインされた分子構造を有する層（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７７、４０６（２０００））、例えば、機械的研磨を受けた、または光学的にアラインされたポリイミド層の上に半導体ポリマーを堆積させることにより、アラインメントを起こすことができる。
一軸上のポリマーアラインメントは、直線偏光への露光によっても起こすことができる。フォトアラインメントが可能なポリマーの例としては、ポリイミドまたはシナメート基またはアゾベンゼン基を含むポリマーがある（Ｉｃｈｉｍｕｒａ，Ｃｈｅｍ．Ｒｅｖ．２０００，１８４７（２０００）；Ｓｃｈａｄｔら，Ｎａｔｕｒｅ ３８１，２１２（１９９６））。パターニングに使用される光ビームは、通常、直線偏光していると有用であり、偏光を用いて、ポリマー層のアラインされた分子構造を引き起こし、同時にパターンを規定することができる。この技術を用いて、パターンされかつアラインされた表面エネルギーバリア、例えば、（ａ）高い印刷精度を提供しかつ（ｂ）その後の活性半導体ポリマーの堆積においてアライメント層としての役割を果たすことのできるフォトアラインメント可能なポリイミド、例えば液晶ポリマーを生成することができる。この技術を用いて、フォトアラインメント可能な半導体ポリマー、例えば、側鎖中のアゾベンゼン基を含む共役主連鎖ポリマーを直接パターニングし、アラインさせることもできる。
上述した全てのプロセスにおいて、基板１は、剛性基板、例えば厚いガラス基板であってもよいし、可撓性基板、例えば、薄肉ガラス基板またはプラスチック基板、例えばポリエチレンテレフタラート（ＰＥＴ）、ポリエチルスルホン（ＰＥＳ）、またはポリイミド（ＰＩ）であってもよい。ガラス基板または高温プラスチック基板（ＰＩ）の場合、パターニングに必要な温度（１００〜４００℃）は、基板の温度安定性と両立する。低温プラスチック基板、例えば、１５０℃を越える温度で加熱されるとひずみを生じるＰＥＴの場合、光波長は、基板が入射する放射に対して透明であり、かつほとんどの熱が光吸収層中にて生成されるように、選択すべきである。このようにして、基板にひずみを生じることなく、パターニング用の高温を局所的に達成することができる。
上記技術のいずれかのパターニングの解像度は、レーザスポットの強度プロファイルの直径および鋭さｓ（図１）によって決定される。赤外光による加熱の場合、基板上の様々な層および基板そのものの熱導電性を制御することが重要である。ほとんどの高解像度パターニング用途の場合、熱伝導を最小限にすることが重要である。これは、低熱導電性を有する適切な材料を選択し、パターニング対象層と基板との間に専用の低熱導電性および光非吸収中間層を取り入れ、かつ／またはレーザをパルス長さがナノ秒オーダーのパルスモードで動作させることにより、達成可能である。ほとんどの場合、各位置上に数個の強力パルスを起こせば、所望の熱変化を起こすことが可能である。最大パターン解像度と最小材料損傷との間のバランスを最適化するために、ショット強度およびショット数を最適化すべきである。熱伝導が最小化されると、最適なパターニング解像度が達成可能となる。
可視光または紫外線光への露光によるフォトパターニングの場合、解像度は、多くの場合レーザスポットの集束によってのみ限定される。レーザスポットは、原理的に光の波長λ、すなわち、マイクロメータ未満のサイズにまで集束することができる。
サンプル上にビームを走査することにより、例えば、高精度二次元平行移動台（図９）上にサンプルを取り付けることにより、任意のパターンが規定可能である。最先端の平行移動台を用いて、０．２〜０．５μｍの位置合わせ精度が達成可能となる。あるいは、可撓性基板の場合、基板を回転ドラムに取り付ける一方、ドラムの内側または外側にレーザアセンブリを取り付けてもよい。レーザシステムおよびサンプルホルダの取り付けは、サンプルに対するレーザビームの振動が最小限となるように行うべきである。描き込み可能な最小線幅はスポット直径ｄのオーダーであり、一方、２本の印刷線間の最小距離はｓのオーダーである。そのため、グラフィックスアート業界用の最先端の熱写真システムを用いて、本明細書中に記載の方法により、線幅が５〜１０μｍのオーダーで最小チャンネル長さが２〜５μｍ未満の実用的な薄膜トランジスタ回路を直接印刷することが可能となる。
多数のレーザスポットを平行に用いることにより、本技術のスループットは大きく増加することが可能である（図１０）。個別スポットの強度プロファイルは、焦点面においてオーバーラップさせてもよいし、あるいは空間的に分離してもよい。前者の場合、広い領域にシームレスパターンを描き込む場合に有利である。スループットをさらに向上させるために、例えば、高速電動鏡によってレーザビームを偏向させることにより、レーザビームを走査してもよい。より高いスループットのためのレーザ直接描画技術は、グラフィックアート産業における印刷のために開発されてきた。
高いスループットを低コストで達成するために、ポリマートランジスタ回路の製造をリール・トゥ・リール処理によって行ってよい。この処理では、新聞の印刷と同様に、連続する可撓性基板のシートを一連の処理ステーション中に通過させる（図１１）。
本発明のさらに別の実施形態は、一次元線状アレイからなる単純な表面エネルギーパターンから複雑な回路パターンを印刷する方法に関連する。
集束光スポットの線状アレイの下方にて基板を連続的に移動させると、上述した技術のうち１つを用いて、断面方向の狭平行線からなる高解像度表面エネルギーパターンを規定することができる（図１１）。その後の工程において、低解像度の粗印刷技術、例えば、高解像度表面エネルギーパターンを用いて全ての重要なフィーチャを規定するインクジェット印刷を用いて、電気活性ポリマーの複雑なパターンを直接描き込むことができる（図１２）。これは、複雑な方式で接続された類似または同一のデバイスからなるアレイの場合、特に適している。そのような回路の例としては、活性マトリクスアレイ（図１３）またはゲート−アレイ論理回路がある。後者の場合、同一の一次元アラインメントフィーチャからなるアレイを、特定の論理エレメントに適合した形状を有するように形成する。別の例としては、アラインメントフィーチャ３２に例えば単純なＵ字形状を持たせた単純なＮＯＲゲートがある。高解像度ソース−ドレインチャンネルは、表面エネルギーパターン、低解像度接続部、バイア・ホールを用いてアライン可能であり、電極は任意の位置に直接印刷可能である。
本明細書中にて提案の方法は理想的には、リール・トゥ・リールプロセスに適している。なぜならば、表面エネルギーパターンの規定が、最初のプロセスステーションにおいて光点線状アレイの下方の可撓性基板を単純に回転させ、第２のプロセスステーションにおいて、必要な電気活性ポリマーパターンを直接印刷することにより得られるためである。必要ならば、表面エネルギーパターンを槽中で現像する中間工程を設けてもよい（図１１）。
一次元の高解像度アラインメントフィーチャレイと直接印刷技術、例えば、インクジェット印刷とを組み合わせて用いることで、ほとんどのいかなる回路機能をも達成可能となる。１つ以上の表面エネルギーバリアによって分離された異なる領域中のデバイス間に接続配線を規定するために、１つ以上の液滴をバリア線上に直接に配置することにより、表面エネルギーバリアを横断するように（図１２）簡単に印刷を行うことが可能となる。あるいは、レーザビームをオンオフ切り替えして接続配線を交差させるためのスペースを残すことにより、特定の領域中の一次元線アレイを中断させてもよい。（図１３）。一般的には、一次元アラインメントフィーチャは、断面方向に対して平行である必要はない。単一のレーザビームの走査または個別に偏向が可能なビームのアレイの走査により、任意の一次元フィーチャを基板上に直接に描き込むことが可能である。
多くの場合、基板上の事前印刷されたパターンに対して印刷パターンをアライン／位置合わせする必要がある。例えば、表面エネルギーパターンに対してソース電極およびドレイン電極を印刷する場合または下地ソース−ドレイン電極パターンに対してゲート電極を印刷する場合、正確な位置合わせが必要となる。プリンタヘッド位置合わせシステムに取り付けられた支持部に対して基板端部を押すだけで、粗アラインメントが達成可能である。この機械的アラインメントは、主に従来のオフセット印刷において用いられる。
基板パターンとプリンタアセンブリとの間の相対アラインメントを光学的検査ステーション、例えば、プリンタヘッドアセンブリおよび基板パターン双方を同一画像上で目視可能なように取り付けられた高速高解像度ＣＣＤカメラ、を用いて観察することにより、より高精度の位置合わせが達成可能である。適切なソフトウェアを用いて画像分析および自動化パターン認識を行って、基板パターンの印刷ヘッドに対する相対ミスアラインメントを判定することが可能である。サンプルのｘ−ｙ位置およびプリンタ軸に対する角度を修正することにより、印刷前の位置合わせを正確に行うことが可能となる。
端部検出技術を利用することにより、位置合わせをより高速かつより効率的に行うことが可能となる。基板と光学的印刷システムとの間の位置合わせが可能な端部検出技術が、ＥＰ １０１８１ ４５８Ａ２に開示されている。これらの技術は、光学的検出器を用いて、光学的特性が異なる２つの表面領域を有する表面を走査する際、集束光ビームの伝送または反射を測定することに依拠している。光点は、印刷ヘッドの印刷位置からの公知の固定距離を有する。例えば、検出システムによって記録された階段状信号から、印刷を行う前に基板端部位置を自動的に判定することができる
異なる光学的吸収／反射特性を有しまたは集束光ビーム４０によって励起された際に蛍光を発する材料からできた基板上の第１のパターン中にアラインメントマークを規定すると、印刷ヘッド４４下方のサンプルを走査し、フォト検出器４１の強度信号をモニタリングする際、このアラインメントマークの印刷ヘッドに対する相対的位置を判定することができる（図１５（ａ））。
ｘ方向およびｙ方向における正確な位置が分かるように設計されたパターン、例えば、細棒４２および４３のアレイを用いれば、サンプルをｘ方向およびｙ方向両方に平行移動させることにより、高精度の位置合わせを達成することができる（図１５（ａ））。
また、アラインメントマークの設計を、印刷ヘッド下方のサンプルを一回リニア走査する、すなわち、ｘ方向のみに走査することで、基板の印刷ヘッドに対する位置および方向両方が分かるようにすることもできる。その一例を図１５（ｂ）に示す。この具体例において、光検出器が以下のようにして最大信号を検出した位置である測定位置ｘ１、ｘ２およびｘ３から、基板の位置合わせシステムのｘ軸に対する未知のミスアラインメント角度βと、位置合わせシステムの座標系中の光点中心（０、０）からの基板上の特定の固定点（０、０）´の距離Δ０とを判定することができる。
Figure 0005222453
このアラインメントマーク位置および方向の一次元走査検出は、ｘ方向およびｙ方向両方への走査よりも高速である。この検出は、ｙ方向の位置合わせがあまり重要ではない場合、例えば、細線フィーチャがｙ方向に優先的に方向付けられている場合（例えば、図１４）に特に適している
あるいは、２つ以上の光ビーム（および検出器）４７，４８を用いる場合、少なくとも２つの非平行端部４６を有する単一のアラインメントフィーチャを横切るようにヘッドをまず走査し、その後、基板フィーチャ４９に対する正確なアラインメントで印刷を行うことにより、基板の印刷ヘッドに対する位置および方向を判定することができる。第１の端部を横切って２本のビームを走査する場合（図１５ｃ）、誤った方向の角度および走査方向位置を判定することができる。走査方向に垂直な基板の位置は、２本のビームによって測定された第１の（立ち上がり）端部および第２の（立ち下がり）端部の間の時間間隔の差から得られる。
可撓性基板を用いる場合、その基板は、後続のパターニング工程の間に熱膨張および機械的ストレスに起因する歪みを生じる可能性がある。これらの歪みが回路の最も精細なフィーチャ４５の最大オーバーラップ公差よりも大きい場合、単一のアラインメントプロセスでは不十分であり、アラインメントを局所的に行う、すなわち、印刷前に基板上の各デバイス群についてアラインメントを局所的に行う必要がある。印刷プロセスの間、歪みレベルおよび要求されたアラインメント精度に応じて、このような局所的アラインメントを一定の頻度で繰り返し行う。
アラインメントマークの走査検出は高速であるため、印刷プロセスの著しい低速化を招くことなく、局所的に行うことが可能である。各デバイス群は、自身の隣にアラインメントマークを有することができ、以下のようにして方向付けられる。すなわち、アラインメントシステムの光ビームが先ずアラインメントマークを通過し、端部を検出し、その位置を適宜修正し、その後、アラインメントマークに対して良好に規定された位置において材料堆積を開始し、基板上の特定の高解像度フィーチャ４５に対して位置合わせを良好に行う。アラインメントマークの位置は、印刷ヘッドの移動が必要無いか殆ど必要無いものであるべきである。すなわち、アラインメントマークを横切る走査移動は、印刷ヘッドを１つのフィーチャ群から次のフィーチャ群へと移動させるのに必要な移動の一部であるべきである。上記にて提案した位置および方向を一回の走査で検出する方法は、局所的アラインメントを高速実行する際に特に有用である。
歪みを有する基板上で、基板フィーチャと印刷ヘッドとの間の相対的局所的位置の走査検出では、基板上の空間的歪みパターンを検出する。各フィーチャにおいて局所的アラインメントを行う必要はないが、局所的アラインメント工程の回数は、基板歪みの程度および必要なアラインメント公差によって異なる。基板歪みパターンが１つのサンプルから次のサンプルへと再生可能である場合、１つの基板上の特徴的歪みパターンを判定し、その後、同条件で作製される今後の基板上のその特徴的歪みが自動的に修正されるよう、印刷ヘッド用の位置合わせシステムをプログラムすれば十分である。
局所的走査アラインメントはまた、複数のノズルインクジェット印刷と共に用いることも可能である。この場合、各印刷ヘッドは、標準アレイ中に構成されたノズルのアレイを有する。ほとんどのドロップ・オン・デマンドインクジェットシステムの場合、各ノズルからの液滴飛来方向を個別に変化させるのは困難である。そのため、所与の程度の基板歪みがある場合、各印刷ヘッドの寸法が十分に小さく、その結果印刷ヘッドの局所的アラインメント全体により印刷精度が印刷ヘッド上の全ノズルのアラインメント公差内におさまるぐらいになることが確実でなければならない。大型フォーマットのプリンタの場合、数個のヘッドは平行に取り付け可能であり、ヘッドの対基板位置は個別に制御可能である。しかし、連続インクジェット印刷の場合、異なるノズルからの導電性液滴が、電界中で個別に偏向する可能性がある。原則として、その結果、多ノズル印刷を各個別ノズルの局所的アラインメントが正確な様態で行うことが可能となる。
上述した種類のデバイスを用いて集積ＴＦＴ回路を形成するためには、電極と、異なる層中の接続配線との間に、バイア・ホール接続部を作製する必要がよくある。そのようなバイア・ホールを作製する様々な方法、例えば、フォトリソグラフィックパターニング（Ｇ．Ｈ． Ｇｅｌｉｎｃｋら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７７，１４８７（２０００））または機械的縫合機を用いた連続穴開け（Ｃ．Ｊ．Ｄｒｕｒｙら、Ｗ０９９／１０９２９）が提示されている。
バイア・ホールは、バイア・ホール接続部を開口すべき層について、良好な溶媒の局所的インクジェット堆積を行うことによっても作製可能である（Ｈ．Ｓｉｒｒｉｎｇｈａｕｓら、ＵＫ０００９９１７．６）。バイア・ホールのサイズを小さくするためには、小さなインク液滴を用い、液滴の液滴上の拡がりを制限する必要がある。
上述した技術によってパターニングされた表面改変層３４を用いて、下地ポリマー層３５，３６を溶解させるインクジェット印刷された溶媒液滴３３の堆積を制限し、下地電極層３７と接触させることもできる（図１３）。そのようなバイア・ホールはその後導電性ポリマー３８の印刷により充填される。このプロセスについては、エッチングに用いられる溶媒中に表面改変層が溶けないことが重要である。溶解に極性溶媒が用いられると、これは、疎水性自己組織単層または疎水性ポリマー層により達成可能である。
上記の全ての実施形態において、ＰＥＤＯＴ／ＰＳＳの代わりに、溶液から堆積可能な任意の導電性ポリマーを用いてもよい。例を挙げると、ポリアニリンまたはポリピロールがある。しかし、ＰＥＤＯＴ／ＰＳＳの魅力的特徴のうちいくつかを挙げると、（ａ）拡散率が本来的に低い高分子ドーパント（ＰＳＳ）である点、（ｂ）良好な熱安定性および空気中安定性を有する点、および（ｃ）仕事関数が≒５．１ｅＶである点（これは、孔電荷キャリアの注入をより効率的にする一般的なホールトランスポート半導体ポリマーのイオン化電位に良く整合する）がある。
本明細書中にて述べたプロセスおよびデバイスは、溶液処理されたポリマーで作製されるデバイスに限定されない。ＴＦＴの導電性電極および／または回路またはディスプレイデバイス中の接続配線（下記を参照）のうちいくつかを、無機導体、例えば、コロイド懸濁液の印刷または事前パターニングされた基板上への電気メッキにより堆積可能な無機導体から形成してもよい。一部の層が溶液から堆積されないデバイスの場合、そのデバイスの１つ以上のＰＥＤＯＴ／ＰＳＳ部分を、不溶性の導電性材料、例えば、真空堆積された導体と取り替えてもよい。
半導体層については、１０−３ｃｍ２／Ｖｓ、好適には１０−２ｃｍ２／Ｖｓを越えた適切な電解効果移動度を示す任意の溶液処理が可能な共役高分子材料またはオリゴマー材料を用いてよい。適切な材料については、例えば、Ｈ．Ｅ．Ｋａｔｚ，Ｊ．Ｍａｔｅｒ．Ｃｈｅｍ．７，３６９（１９９７）またはＺ．Ｂａｏ，Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ １２，２２７（２０００）にまとめられている。他の可能な材料としては、可溶化側鎖を有する小共役分子（Ｊ．Ｇ．Ｌａｑｕｉｎｄａｎｕｍら、Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２０，６６４（１９９８））、溶液から自己組織化される半導体有機−無機ハイブリッド材料（Ｃ．Ｒ．Ｋａｇａｎら、Ｓｃｉｅｎｃｅ ２８６，９４６（１９９９））または溶液堆積された無機半導体、例えば、ＣｄＳｅ ナノ粒子（Ｂ．Ａ．Ｒｉｄｌｅｙら、Ｓｃｉｅｎｃｅ ２８６，７４６（１９９９））がある。
インクジェット印刷以外の技術により、電極の粗パターニングが可能となっている。適切な技術としては、ソフトリソグラフィックプリンティング（Ｊ．Ａ．Ｒｏｇｅｒｓら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５，１０１０（１９９９）；Ｓ．Ｂｒｉｔｔａｉｎら、Ｐｈｙｓｉｃｓ Ｗｏｒｌｄ Ｍａｙ １９９８、ｐ．３１）、スクリーン印刷（Ｚ．Ｂａｏら、Ｃｈｅｍ．Ｍａｔ．９，１２９９９（１９９７））、およびフォトリソグラフィックパターニング（ＷＯ９９／１０９３９を参照）またはメッキがある。インクジェット印刷は、良好な位置合わせによる大面積パターニング、特に、可撓性プラスチック基板のパターニングに特に適している。
好適には、デバイスおよび回路の全ての層および構成要素は溶液処理技術および印刷技術によって堆積およびパターニングされるが、１つ以上の構成要素、例えば、半導体層を真空堆積技術により堆積しても良いし、および／またはフォトリソグラフィックプロセスによりパターニングしてもよい。
上述したように製作されるデバイス、例えばＴＦＴは、１つ以上のそのようなデバイスを互いにかつまたは他のデバイスと集積することが可能なより複雑な回路またはデバイスの一部としてよい。適用例を挙げると、ディスプレイまたはメモリデバイス用の論理回路および活性マトリクス回路、またはユーザによって規定されたゲートアレイ回路がある。
前記パターニングプロセスを用いて、このような回路の他の構成要素、例えば、接続配線、抵抗器、キャパシタをパターニングすることができる。
本発明は、前記例に限定されない。本発明の局面は、本明細書中に記載の概念の全ての新規なかつ／または進歩性ある局面と、本明細書中に記載の特徴の全ての新規なかつ／または進歩性ある組み合わせとをふくむ。
本出願者らは、本発明が本明細書中にて明示的または暗示的に開示された任意の特徴または特徴の組み合わせまたはその一般化を、上記にて記載したいずれの定義をも限定することなく含み得る点に注目する。上記記載を鑑みれば、本発明の範囲内において様々な変更が可能であることは、当業者にとって明白である。
光吸収層を用いた熱による溶解度変化による電気活性ポリマーパターンの直接描き込みを示す模式図である。 光による溶解度変化によるポリマーパターニングを光吸収層を用いずに行う様子の模式図を示す。 光による溶解度変化を起こすことにより表面改変層をパターニングした後に電気活性ポリマーの直接印刷を行う様子の模式図を示す。 印刷完了後のポリマーＴＦＴデバイスの模式図を示す。 光による表面改変層の脱離後、電気活性ポリマーの直接印刷を行う様子の模式図を示す。 光によって表面化学反応を促進させた後、電気活性ポリマーの直接印刷を行う様子の模式図を示す。 光による厚さ変化の後、自己組織化単層の選択的堆積および電気活性ポリマーの直接印刷を行う様子の模式図を示す。 光による表面改変層の転写の後、電気活性ポリマーの直接印刷を行う様子の模式図を示す。 レーザビーム下での基板の走査移動を行ってパターンを生成する様子の模式図を示す。 （ａ）複数の個別レーザダイオードからなるアレイまたは（ｂ）単一のレーザ光源から発生するレーザスポットアレイの模式図を示す。 レーザスポットアレイ下を移動する大型可撓性基板にリール・トゥ・リールパターニングを行う際の模式図を示す。 熱印刷による微細形状解像度の表面エネルギーパターンと、直接印刷による粗パターニングとの組み合わせについて、接続配線が（ａ）連続線の場合および（ｂ）中断のある場合について示したものである。 平行な表面エネルギーバリアの単純アレイから得られた高解像度のチャネルを有するトランジスタの活性マトリクスアレイを示す。 表面改変層を用いて、インクジェットエッチングによる小バイア・ホールの形成を制限する様子の模式図を示す。 移動する基板の下側のアラインメントマークを光学的に検出することによる基板配置（ａ）、およびｘ方向のみの平行移動による絶対位置の判定を可能にするアラインメントマークの設計の模式図を示す。 レーザで描画されたポリイミド線幅の集束高さ範囲に対する実験データを示し、水平方向および垂直方向に印刷した線幅を比較したものである。前記垂直線幅の１つのデータポイント以外は５μｍ未満である。前記水平線は、前記垂直線よりも常に３倍まで幅広である。 レーザ描画により垂直方向に印刷されたポリイミド線の顕微鏡像を示す。前記垂直線は、３８０ｍＪ／ｃｍ２の線量で印刷されている。前記図の上半分部分の線幅は約３．５μｍである。 レーザ描画により水平方向に印刷されたポリイミド線の顕微鏡像を示す。前記水平線は、３８０ｍＪ／ｃｍ２の線量で印刷されている（図１と同時に描画されている）。前記線幅は約７μｍであり、前記垂直線の幅の２倍である。 得られたレーザで描画されたポリイミド線のうち最も狭いものの顕微鏡像を示す。これらの垂直方向に描画された線（３８０ｍＪ／ｃｍ２、２０分間現像）の幅は、最小２μｍである。 対角線上にレーザで描画されたポリイミド線の顕微鏡像である。意図しない規則的な鋸歯状の端部（これは、レーザスポットサイズによって生じる）を用いて、チャンネル幅を大きくすることができる。 印刷されかつ摩擦を受けたポリイミド線の上に一軸線上にアラインされた半導体ポリマーＦ８Ｔ２を、交差した偏光器を用いて撮影された光学顕微鏡像を示す。明るいコントラストの領域は、下側のポリイミド線の摩擦方向に沿ってＦ８Ｔ２が一軸上にアラインされた部分である。アラインメントは、前記Ｆ８Ｔ２膜を１５０℃で１０分間アニールすることにより、達成された。 ソース電極およびドレイン電極とのオーバーラップを最小にした態様でゲート電極を規定するためのセルフアラインプロセスを示す。

Claims (11)

  1. 少なくとも１つのパターニング層を含む電気デバイスを基板上に形成する方法であって、前記基板上に表面エネルギーパターンを生成する工程と、前記表面エネルギーパターンを用いて、前記電気デバイスの活性層を形成する層の積層を制御する工程とを含み、前記表面エネルギーパターンを生成する工程は、前記基板上に表面改変層を形成する第１工程と、前記表面改変層をパターニングするとともに下地表面を露出させる第２工程とを含み、前記第２工程は、前記表面改変層の選択された領域を、レーザを用いて光ビームで選択的に露光して、前記表面改変層の露光された領域の物理的特性を改変する温度に、前記表面改変層の露光された領域を加熱する工程を含み、前記基板は、前記温度に加熱されるとひずみを生じる基板であり、熱伝導を最小限にするために前記レーザをナノ秒パルスのパルスモードで動作させる工程を含む、方法。
  2. 前記パターニング層は、有機材料からなる、請求項１に記載の方法。
  3. 前記表面改変層を前記光ビームで選択的に露光して、前記光ビームに露光された領域において前記表面改変層の溶解度パラメータを改変する工程を含む、請求項１または２に記載の方法。
  4. 前記表面改変層の溶解度パラメータは、前記露光前には前記材料が溶解可能な溶媒に対して前記材料を不溶性にするように改変される、請求項３に記載の方法。
  5. 前記表面改変層を洗浄して、前記光ビームに露光されていない領域において前記表面改変層の材料を除去する工程を含む、請求項４に記載の方法。
  6. 前記光ビームは、集束ビームである、請求項１〜５のいずれかに記載の方法。
  7. 前記光ビームは、赤外光ビームである、請求項１〜６のいずれかに記載の方法。
  8. 前記表面改変層上で前記光ビームを移動させて前記選択的露光を行う工程を含む、請求項１〜７のいずれかに記載の方法。
  9. 前記電気デバイスは、電子スイッチングデバイスである、請求項１〜８のいずれかに記載の方法。
  10. 前記電子スイッチングデバイスは、薄膜トランジスタデバイスである、請求項９に記載の方法。
  11. 前記電気デバイスの活性層を形成する層は、該層が前記表面エネルギーパターンによって影響を受ける堆積パターンを持つように、液体から堆積される、請求項１に記載の方法。
JP2002592171A 2001-05-23 2002-05-22 デバイスのパターニング Expired - Fee Related JP5222453B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB0112611.9 2001-05-23
GBGB0112611.9A GB0112611D0 (en) 2001-05-23 2001-05-23 Patterning of devices
GBGB0116174.4A GB0116174D0 (en) 2001-05-23 2001-07-02 Patterning of devices
GB0116174.4 2001-07-02
PCT/GB2002/002405 WO2002095805A2 (en) 2001-05-23 2002-05-22 Laser parrering of devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008300438A Division JP5539646B2 (ja) 2001-05-23 2008-11-26 デバイスのパターニング

Publications (2)

Publication Number Publication Date
JP2005500558A JP2005500558A (ja) 2005-01-06
JP5222453B2 true JP5222453B2 (ja) 2013-06-26

Family

ID=26246114

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002592171A Expired - Fee Related JP5222453B2 (ja) 2001-05-23 2002-05-22 デバイスのパターニング
JP2008300438A Expired - Fee Related JP5539646B2 (ja) 2001-05-23 2008-11-26 デバイスのパターニング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008300438A Expired - Fee Related JP5539646B2 (ja) 2001-05-23 2008-11-26 デバイスのパターニング

Country Status (7)

Country Link
US (1) US7244669B2 (ja)
EP (2) EP2315289A3 (ja)
JP (2) JP5222453B2 (ja)
CN (1) CN1292496C (ja)
AU (1) AU2002310593A1 (ja)
TW (1) TWI283011B (ja)
WO (1) WO2002095805A2 (ja)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015264A2 (de) 2000-08-18 2002-02-21 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
DE10226370B4 (de) 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6972261B2 (en) * 2002-06-27 2005-12-06 Xerox Corporation Method for fabricating fine features by jet-printing and surface treatment
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
JP3750640B2 (ja) 2002-08-22 2006-03-01 セイコーエプソン株式会社 素子基板、電子装置、光学装置、及び電子機器
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
JP2004247716A (ja) * 2003-01-23 2004-09-02 Mitsubishi Chemicals Corp 積層体の製造方法
CN100380596C (zh) 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
JP4507513B2 (ja) * 2003-06-20 2010-07-21 コニカミノルタエムジー株式会社 有機薄膜トランジスタの製造方法
GB0315477D0 (en) 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
US6927108B2 (en) 2003-07-09 2005-08-09 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
US6867081B2 (en) 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
DE10339036A1 (de) * 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
EP2166543B1 (en) * 2003-09-02 2011-03-23 Plastic Logic Limited Production of electronic devices
GB0320491D0 (en) 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
DE10340643B4 (de) 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
US7102155B2 (en) 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
GB2435717B (en) * 2003-09-04 2008-03-26 Hitachi Ltd Active matrix display device
JP2005086147A (ja) 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
CN1853287B (zh) * 2003-09-16 2011-04-06 陶氏环球技术公司 从可溶聚合物在基材上制备不溶聚合物膜的方法
US7629061B2 (en) * 2004-01-16 2009-12-08 Osram Opto Semiconductors Gmbh Heterostructure devices using cross-linkable polymers
US9307648B2 (en) 2004-01-21 2016-04-05 Microcontinuum, Inc. Roll-to-roll patterning of transparent and metallic layers
JP4884675B2 (ja) * 2004-01-26 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US20050196707A1 (en) * 2004-03-02 2005-09-08 Eastman Kodak Company Patterned conductive coatings
JP4754848B2 (ja) * 2004-03-03 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
US7615488B2 (en) * 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
JP5116212B2 (ja) * 2004-03-19 2013-01-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5057652B2 (ja) * 2004-03-24 2012-10-24 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
GB0410921D0 (en) * 2004-05-14 2004-06-16 Plastic Logic Ltd Self-aligned active layer island
JP4977968B2 (ja) * 2004-06-15 2012-07-18 三菱化学株式会社 電子素子の製造方法
US20060030149A1 (en) * 2004-08-06 2006-02-09 Steven Leith Depositing material on photosensitive material
DE102004040831A1 (de) 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
DE102004059465A1 (de) 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059464A1 (de) 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
GB0427563D0 (en) * 2004-12-16 2005-01-19 Plastic Logic Ltd A method of semiconductor patterning
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
US8062495B2 (en) * 2005-01-21 2011-11-22 Microcontinuum, Inc. Replication tools and related fabrication methods and apparatus
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
GB2423830B (en) * 2005-03-03 2009-02-18 Fujifilm Electronic Imaging Providing a patterned layer on a substrate
TWI304234B (en) * 2005-03-04 2008-12-11 Int Rectifier Corp Semiconductor package fabrication
CN101176040A (zh) * 2005-04-14 2008-05-07 哈佛大学 用于微制造的牺牲层中可调整的溶解度
DE102005017655B4 (de) 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
US7452746B1 (en) * 2005-05-16 2008-11-18 The Uniteed States Of America As Represented By The Director Of National Security Agency Method of fabricating a flexible organic integrated circuit
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100683777B1 (ko) * 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
GB0518843D0 (en) * 2005-09-15 2005-10-26 Plastic Logic Ltd A method of forming interconnects using a process of lower ablation
DE102005044306A1 (de) 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US7569415B2 (en) * 2005-09-30 2009-08-04 Alcatel-Lucent Usa Inc. Liquid phase fabrication of active devices including organic semiconductors
KR100752374B1 (ko) 2005-11-11 2007-08-27 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
US8846551B2 (en) 2005-12-21 2014-09-30 University Of Virginia Patent Foundation Systems and methods of laser texturing of material surfaces and their applications
WO2007100849A2 (en) 2006-02-27 2007-09-07 Microcontinuum, Inc. Formation of pattern replicating tools
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
US20080095988A1 (en) * 2006-10-18 2008-04-24 3M Innovative Properties Company Methods of patterning a deposit metal on a polymeric substrate
US8764996B2 (en) * 2006-10-18 2014-07-01 3M Innovative Properties Company Methods of patterning a material on polymeric substrates
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
US7968804B2 (en) * 2006-12-20 2011-06-28 3M Innovative Properties Company Methods of patterning a deposit metal on a substrate
US8120114B2 (en) 2006-12-27 2012-02-21 Intel Corporation Transistor having an etch stop layer including a metal compound that is selectively formed over a metal gate
CA2682928A1 (en) * 2007-04-19 2008-10-30 Basf Se Method for forming a pattern on a substrate and electronic device formed thereby
US20080303037A1 (en) * 2007-06-04 2008-12-11 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20080299771A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US8134233B2 (en) 2007-07-30 2012-03-13 Motorola Solutions, Inc. Method and apparatus for providing electrically isolated closely spaced features on a printed circuit board
JP5515285B2 (ja) * 2008-07-25 2014-06-11 株式会社リコー Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
TWI378029B (en) * 2008-04-11 2012-12-01 San Fang Chemical Industry Co Patterning method for a covering material by using a high-power exciting beam
TW200945648A (en) * 2008-04-23 2009-11-01 Ind Tech Res Inst Oganic thin film transistor and pixel and method for manufacturing the same and display panel
US8877298B2 (en) * 2008-05-27 2014-11-04 The Hong Kong University Of Science And Technology Printing using a structure coated with ultraviolet radiation responsive material
EP2311078A4 (en) * 2008-06-26 2012-11-21 Carben Semicon Ltd STRUCTURED INTEGRATED CIRCUIT AND MANUFACTURING METHOD THEREFOR
EP2623632A3 (en) * 2008-06-30 2017-01-18 3M Innovative Properties Company Method of forming a microstructure
WO2010002519A1 (en) * 2008-06-30 2010-01-07 3M Innovative Properties Company Method of forming a patterned substrate
WO2010005831A2 (en) * 2008-07-07 2010-01-14 Kansas State University Research Foundation Grayscale patterning of polymer thin films using direct-write multiphoton photolithography
WO2010086850A2 (en) 2009-01-29 2010-08-05 Digiflex Ltd. Process for producing a photomask on a photopolymeric surface
KR101097319B1 (ko) * 2009-11-30 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법 및 유기 발광 표시 장치
KR101135921B1 (ko) * 2009-12-15 2012-04-13 한국과학기술원 고분자의 방향성 광유체화 현상을 이용한 패턴화된 미세 구조체 제작방법
DK2363299T3 (da) * 2010-03-05 2013-01-28 Spanolux N V Div Balterio Fremgangsmåde til fremstilling af en gulvplade
GB2480104A (en) * 2010-05-07 2011-11-09 Plastic Logic Ltd Device analysis
US8845912B2 (en) 2010-11-22 2014-09-30 Microcontinuum, Inc. Tools and methods for forming semi-transparent patterning masks
JP2012186455A (ja) 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP5711585B2 (ja) * 2011-03-30 2015-05-07 株式会社アドテックエンジニアリング 薄膜トランジスタの製造装置およびその製造方法、ならびにプログラム
JP5630364B2 (ja) 2011-04-11 2014-11-26 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
ITRM20110184A1 (it) * 2011-04-12 2012-10-13 Dyepower Procedimento di sinterizzazione di formulazioni a base di ossidi metallici.
US10131086B2 (en) 2011-06-30 2018-11-20 University Of Virginia Patent Foundation Micro-structure and nano-structure replication methods and article of manufacture
JP5978577B2 (ja) 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
DE102011085114B4 (de) 2011-10-24 2016-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmtransistor
US9093475B2 (en) * 2012-03-28 2015-07-28 Sharp Laboratories Of America, Inc Thin film transistor short channel patterning by substrate surface energy manipulation
CN104704406B (zh) * 2012-10-15 2017-08-29 北卡罗莱纳州立大学 用于制造几何相位全息图的直写式光刻法
US9589797B2 (en) 2013-05-17 2017-03-07 Microcontinuum, Inc. Tools and methods for producing nanoantenna electronic devices
JP2015054348A (ja) * 2013-09-13 2015-03-23 旭硝子株式会社 レーザ光を用いて絶縁基板に貫通孔を形成する方法
KR20150051479A (ko) 2013-11-04 2015-05-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2015173253A (ja) * 2014-02-20 2015-10-01 株式会社テラプローブ 半導体装置の製造方法
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10361133B2 (en) * 2017-09-18 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. High-K metal gate and method for fabricating the same
CN109672080B (zh) * 2019-01-18 2020-07-14 华东师范大学 一种基于图形化衬底的低阈值光泵浦随机激光器
US11367643B2 (en) * 2019-06-28 2022-06-21 Applied Materials, Inc. Method for substrate registration and anchoring in inkjet printing
JPWO2021117775A1 (ja) * 2019-12-10 2021-06-17
WO2023048645A2 (en) * 2021-09-22 2023-03-30 Nanyang Technological University Hybrid manufacturing and electronic devices made thereby
CN117341370B (zh) * 2023-09-21 2024-04-05 浙江大学 一种无外力下贴合曲面物体的软光刻印章的制备方法及其产品和应用

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807218A (en) * 1985-02-11 1989-02-21 Gerber Arthur M System for recording digital information using a regular array of discrete micromirrors
JPH01116526A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 液晶表示用薄膜トランジスタアレイの製造方法
US5178989A (en) * 1989-07-21 1993-01-12 Board Of Regents, The University Of Texas System Pattern forming and transferring processes
JPH03186820A (ja) * 1989-12-15 1991-08-14 Sharp Corp マトリクス型液晶表示基板の製造方法
US5109149A (en) * 1990-03-15 1992-04-28 Albert Leung Laser, direct-write integrated circuit production system
JP2880752B2 (ja) * 1990-03-30 1999-04-12 株式会社東芝 パターン露光方法
JPH0661160A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd パターン形成方法
JPH06302822A (ja) * 1993-04-13 1994-10-28 Fujitsu Ltd 半導体装置の製造方法
JP2627861B2 (ja) * 1993-10-22 1997-07-09 アネルバ株式会社 Ｔｉ−ＴｉＮ積層膜の成膜方法および装置
JPH07142737A (ja) * 1993-11-18 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
JP3430632B2 (ja) * 1994-05-31 2003-07-28 ソニー株式会社 金属パターンの形成方法及び金属配線パターンを有する半導体装置の製造方法
US6033721A (en) * 1994-10-26 2000-03-07 Revise, Inc. Image-based three-axis positioner for laser direct write microchemical reaction
EP0773479A1 (en) * 1995-11-13 1997-05-14 Motorola, Inc. Method of polymer conversion and patterning of a PPV derivative
JPH09186068A (ja) * 1996-01-08 1997-07-15 Canon Inc 半導体装置の製造方法
JPH09260678A (ja) * 1996-03-27 1997-10-03 Canon Inc 薄膜半導体装置の製造方法
JP3849726B2 (ja) * 1996-05-10 2006-11-22 ソニー株式会社 有機電界発光素子の製造方法
US5688719A (en) * 1996-06-07 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method for plasma hardening of patterned photoresist layers
IL119099A (en) * 1996-08-20 1999-05-09 Scitex Corp Ltd Apparatus and method for recording an image
KR100195175B1 (ko) * 1996-12-23 1999-06-15 손욱 유기전자발광소자 유기박막용 도너필름, 이를 이용한 유기전자발광소자의 제조방법 및 그 방법에 따라 제조된 유기전자발광소자
US6849334B2 (en) * 2001-08-17 2005-02-01 Neophotonics Corporation Optical materials and optical devices
WO1999010929A2 (en) 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of providing a vertical interconnect between thin film microelectronic devices
WO1999010939A2 (en) 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
DE19900049A1 (de) * 1998-01-07 1999-07-08 Eastman Kodak Co Eloxiertes lithographisches Zirkonium-Druckglied und Anwendungsverfahren
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
US6606413B1 (en) * 1998-06-01 2003-08-12 Trestle Acquisition Corp. Compression packaged image transmission for telemicroscopy
JP4208305B2 (ja) * 1998-09-17 2009-01-14 株式会社東芝 マスクパターンの形成方法
JP4357672B2 (ja) * 1998-11-11 2009-11-04 株式会社半導体エネルギー研究所 露光装置および露光方法および半導体装置の作製方法
KR100766288B1 (ko) * 1999-01-15 2007-10-11 스미또모 가가꾸 가부시키가이샤 반도체성 중합체 전계 효과 트랜지스터
JP5167569B2 (ja) * 1999-06-21 2013-03-21 ケンブリッジ・エンタープライズ・リミテッド トランジスタの製造方法
US6488872B1 (en) * 1999-07-23 2002-12-03 The Board Of Trustees Of The University Of Illinois Microfabricated devices and method of manufacturing the same
IL131671A0 (en) 1999-08-31 2001-01-28 Scitex Corp Ltd Apparatus and method for edge detection
EP1138091B1 (en) * 1999-09-10 2007-01-17 Koninklijke Philips Electronics N.V. Conductive structure based on poly-3,4-alkenedioxythiophene (pedot) and polystyrenesulfonic acid (pss)
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
US6605413B1 (en) * 2001-03-29 2003-08-12 Advanced Micro Devices, Inc. Chemical treatment to strengthen photoresists to prevent pattern collapse
DE10116876B4 (de) * 2001-04-04 2004-09-23 Infineon Technologies Ag Verfahren zur Dotierung elektrisch leitfähiger organischer Verbindungen, organischer Feldeffekttransistor sowie Verfahren zu dessen Herstellung
EP1282175A3 (en) * 2001-08-03 2007-03-14 FUJIFILM Corporation Conductive pattern material and method for forming conductive pattern

Also Published As

Publication number Publication date
EP2315289A2 (en) 2011-04-27
US20040266207A1 (en) 2004-12-30
JP5539646B2 (ja) 2014-07-02
WO2002095805A3 (en) 2003-01-23
EP1393389B1 (en) 2018-12-05
US7244669B2 (en) 2007-07-17
CN1292496C (zh) 2006-12-27
TWI283011B (en) 2007-06-21
EP2315289A3 (en) 2011-09-28
AU2002310593A1 (en) 2002-12-03
JP2005500558A (ja) 2005-01-06
WO2002095805A2 (en) 2002-11-28
EP1393389A2 (en) 2004-03-03
CN1520618A (zh) 2004-08-11
JP2009122681A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5222453B2 (ja) デバイスのパターニング
EP1944775B1 (en) Production of electronic devices
JP5060695B2 (ja) 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
JP5073141B2 (ja) 内部接続の形成方法
JP5658789B2 (ja) 溶液処理された素子
TWI430342B (zh) 疊層結構、電子裝置、及顯示裝置
JP2003518754A (ja) 溶液処理された素子
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
EP2166543B1 (en) Production of electronic devices
WO2008018296A1 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
US20090014716A1 (en) Organic thin-film transistor and method of manufacturing the same
WO2017164031A1 (ja) 印刷版、印刷版の製造方法および印刷方法
JPWO2017164032A1 (ja) 印刷版および印刷方法ならびに印刷版の製造方法
KR100979780B1 (ko) 디바이스의 패터닝
JP6708541B2 (ja) 印刷版の製造方法
KR20070079554A (ko) 유기 박막 트랜지스터의 제조방법 및 제조장치
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP5514545B2 (ja) 歪み許容プロセシング

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080922

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100913

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110905

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5222453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees