JP2880752B2 - パターン露光方法 - Google Patents

パターン露光方法

Info

Publication number
JP2880752B2
JP2880752B2 JP2081355A JP8135590A JP2880752B2 JP 2880752 B2 JP2880752 B2 JP 2880752B2 JP 2081355 A JP2081355 A JP 2081355A JP 8135590 A JP8135590 A JP 8135590A JP 2880752 B2 JP2880752 B2 JP 2880752B2
Authority
JP
Japan
Prior art keywords
resist
light
exposure
substrate
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2081355A
Other languages
English (en)
Other versions
JPH03283529A (ja
Inventor
修一 内古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2081355A priority Critical patent/JP2880752B2/ja
Publication of JPH03283529A publication Critical patent/JPH03283529A/ja
Application granted granted Critical
Publication of JP2880752B2 publication Critical patent/JP2880752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、透明基板上に薄膜半導体装置を形成するた
めのパターン露光方法に係わり、特に露光量の最適化を
はかったパターン露光方法に関する。
(従来の技術) 従来、薄膜半導体装置としては、第4図に示すような
逆スタッガー型薄膜トランジスタ(TFT)が知られてい
る。このようなTFTを製造する場合、絶縁基板41上に金
属薄膜を堆積させフォトマスクを利用したフォトリソグ
ラフィによってゲート電極42を形成し、その後に絶縁膜
43,44,半導体活性層45及びチャネル保護層46をプラズマ
CVD法によって堆積する。次いで、チャネル保護層46を
フォトリソグラフィによりパターニングし、さらにコン
タクト層47を堆積させた後、TFTの活性層を島状に形成
する。次いで、TFTのゲート電極42のコンタクトを取る
ために、絶縁膜に穴を開けるパターニングを行う。穴開
けを終了した後にソース・ドレイン電極用の金属を堆積
させ、フォトリソグラフィによりソース・ドレイン電極
48を形成する。
このようなTFTにおいては、フォトマスクがレジスト
パターンを決めるため、既存するパターンに対するフォ
トマスクの合わせが重要になる。即ち、TFTにおいてチ
ャネル保護層46はチャネル長及びチャネル幅をも決定
し、TFTの特性に大きな影響を及ぼす。チャネル保護層4
6をフォトマスクを使用して形成する際には、チャネル
保護層46とゲート電極42との位置合わせが重要になるこ
とは明らかである。そして、第4図のようなTFTを複数
個同一基板上に形成する際、合わせが厳しい工程を含む
ことは同一基板上のTFTの特性にばらつきを生じさせる
原因となり、製造の歩留りを低下させることになる。
そこで最近、上記のばらつきや歩留り低下を解消する
ために、合わせの厳しいチャネル保護層を自己整合的に
形成する方法の一つとして、裏面露光法が用いられてい
る。この裏面露光法では、透明基板の裏面側から光を照
射させ、既存する不透明薄膜によるパターンがフォトマ
スクの役割を果たす。例えば、第4図のTFTにおいて裏
面露光法を適用すると、ゲート電極42と同一幅を持つチ
ャネル保護層46を厳しい合わせを必要とせずに容易に作
成することができる。
第5図はフォトリソグラフィに使用される従来のパタ
ーン露光装置を示す図である。光源51からの光は集光ミ
ラー52によって反射され、さらにミラー53,54で反射さ
れてフォトマスク56に照射される。そして、フォトマス
ク56のパターンが基板57上のレジストへと照射される。
照射光の露光時間はシャッタ55とシャッタ制御系59によ
って決定される。レジストの感光は光強度と時間との積
で表わされる露光量で決定され、現像時の残膜量は露光
量に依存する。従来の露光装置には露光量をモニタする
ための光量検出器58がハーフミラー53の透過光を検出す
るように配置されていた。この方法によって、従来の露
光法では光源の光強度の変動に対してもレジストに照射
される露光量が一定になる。
しかしながら、この種の露光装置を裏面露光法に使用
した場合、次のような問題がある。即ち、裏面露光法の
場合は透明基板と堆積膜を透過した光がレジストに照射
され、レジストの露光量は堆積膜及びレジストの膜厚等
によって変動する。このため、従来の光量検出器の位置
ではレジストの露光量を正確にはモニタすることはでき
ない。また、裏面露光法ではレジストの露光量は基板上
の堆積膜とレジストからの透過量で決定されるため、堆
積膜とレジストの膜厚分布が存在すると、露光むらが著
しくなる。
(発明が解決しようとする課題) このように従来、薄膜半導体装置を自己整合的に製造
可能になることは品質,歩留りの上で大きなメリットが
あり、自己整合的な製造方法の一つとして裏面露光法が
有効な手段である。しかし、従来の露光装置で裏面露光
法を行うと、光源からの照射光量とレジストの露光量と
が一致しないため、照射光量を検出してもレジストの露
光量を正確に検知することはできない。このため、レジ
ストを最適露光量で露光することはできず、これにより
パターン精度が低下する問題があった。
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、裏面露光法によってもレジストの
露光量を正確に検知することができ、露光量を最適化す
ることのできるパターン露光方法を提供することにあ
る。
[発明の構成] (課題を解決するための手段) 上記目的を達成するために本発明では、透明基板の表
面側に形成された薄膜上に塗布されたレジストを所望パ
ターンに露光するパターン露光方法において、透明基板
の裏面側に光を照射してレジストを裏面側から露光し、
この光照射により透明基板,薄膜及びレジストを透過し
た光を基板の表面側に配置された光検出器により検出
し、この光検出器の検出出力に基づいて光の照射を停止
することを特徴としている。
(作用) 本発明によれば、裏面露光する基板の表面側で基板透
過光を検出しているので、基板や薄膜等を透過して減衰
した光を検出することになり、これにより裏面露光した
ときのレジストへの照射光量、即ちレジストの露光量を
正確に検出することができる。従って、レジストの露光
量を最適化することが可能となり、パターン精度の向上
等に寄与することができる。また、堆積薄膜及びレジス
トの基板内膜厚分布を考えて、複数箇所で光量検出を行
いその検出情報により光照射を制御することにより、レ
ジストの露光むらをなくすことが可能となる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明す
る。
第1図は本発明の一実施例方法に使用した露光装置を
示す概略構成図である。図中11は光源であり、この光源
11から放射された光は集光ミラー12で反射され、シャッ
タ13を介して試料基板14に照射される。基板14を透過し
た光は光量検出器15により検出され、この検出情報はシ
ャッタ制御系16に供給される。そして、この制御系16に
より基板14上のレジストの露光量が最適となるようにシ
ャッタ13が開閉される。例えば、レジストの露光量が最
適となった時点でシャッタ13が閉じられるものとなって
いる。
光源11は使用するレジストの光感度によって多少異な
るが、例えば高圧水銀灯を用いる。集光ミラー12は光の
強度や照度の均一性を確保できるような形状をあればよ
く、例えば半球状のものを用いればよい。光量検出器15
としては、例えば半導体紫外光検出器を用いればよい。
裏面露光法の場合、基板14はレジストを塗布した側(表
面側)を光量検出器15に面するように設置する。光は、
基板14の裏面側より照射される。レジスト表面に到達す
る光強度を光量検出器15によってモニタできるように、
例えば基板14に対して光源11と対象となる基板中央位置
に光量検出器15を設置する。露光時間は、シャッタ制御
系16によって決定される。シャッタ制御系16によって光
量検出器15で検出された光強度を積分し、所定の露光量
に達した時にシャッタ13を閉じるようにする。
第2図は露光装置の他の例であり、(a)は全体構成
を示し、(b)は検出器配置例を示している。なお、光
源11及び集光ミラー12は省略している。この例では、光
量検出器15を複数個、例えば5個設け、シャッタ制御系
16によりこれらの検出器15の検出値の平均値を算出して
シャッタ時間を制御するようにしている。
次に、本実施例に係わるパターン露光方法について説
明する。ここでは、前記第4図に示すような薄膜半導体
装置のチャネル保護層を裏面露光法によって自己整合的
に形成する場合について説明する。
まず、第3図(a)に示すように、透明絶縁基板21上
に不透明金属薄膜を島状にゲート電極22として形成す
る。その後、例えばプラズマCVD法によりゲート絶縁膜
として、シリコン酸化膜23及びシリコン窒化膜24を連続
的に堆積する。さらに、半導体活性層25としてアモルフ
ァスシリコンを、チャネル保護層26としてシリコン窒化
膜を堆積する。そして、チャネル保護層26上にフォトレ
ジスト27を塗布する。
次いで、前記第1図に示す装置を用い、透明基板21の
裏面側から光を照射する。このとき、ゲート電極22は照
射光に対して不透明であることから、このゲート電極22
がマスクとして作用し、レジスト27はゲート電極パター
ンに応じて選択的に露光される。また、半導体活性層25
としてのアモルファスシリコンは、レジストの感光領域
である波長400nm周辺の光の一部を吸収する。従って、
従来の第5図に示す装置ではレジストへの露光量は正確
にモニタできない。そこで本実施例では、基板21の表面
側に配置した光量検出器15により、基板,堆積薄膜及び
レジストの透過光を検出することにより、レジストの露
光量を正確に検出する。
露光終了後、レジスト27を現像すると、第3図(b)
のようになる。このレジストパターンは、ゲート電極22
と自己整合している。次いで、第3図(c)に示すよう
に、レジスト27をマスクとしてチャネル保護層としての
シリコン窒化膜をエッチングすることにより、ゲート電
極22と自己整合したチャネル保護層26が形成されること
になる。なお、これ、以降は、半導体活性層25及び絶縁
膜24のパターニング(このリソグラフィは裏面露光法で
もよいし、通常の露光法でもよい)、さらにコンタクト
層及びソース・ドレイン電極の形成を行うにより、前記
第4図に示す如きTFTが実現されることになる。
このように本実施例方法によれば、基板21の裏面側か
ら露光光を照射し、基板21,堆積薄膜23〜26及びレジス
ト27を透過した光量を検出しているので、基板21,堆積
薄膜23〜26及びレジスト27の材料や厚み等に係わらず、
レジスト27の露光量を正確に検出することができる。従
って、レジスト27の露光量を最適に制御することがで
き、パターニング精度の向上をはかることができる。
また、第2図に示す如き装置を用いれば、大面積の薄
膜半導体装置を製造するのに有効である。大型ガラス基
板を用いた場合、堆積される膜やレジストの膜厚は堆積
条件によって基板内分布を持つ。光の吸収は波長によっ
て異なるが、膜厚の増加に対して指数関数的に増加す
る。このため、堆積膜及びレジストの膜厚分布はレジス
トの露光量を大きく作用する。従って、裏面露光法の場
合、露光むらが生じ薄膜トランジスタの特性の基板内ば
らつきを引き起こし易い。
この場合に第2図に示す装置を用いれば、基板の表面
側に5個の光量検出器が配置されることから、基板内の
透過光量のばらつきをも検出することができ、さらにこ
れらの透過光量の平均値を算出することで、露光むらを
緩和することが可能となる。また、基板がさらに大型化
する場合には、光量検出器の数を増やせばよい。
なお、本発明は上述した実施例に限定されるものでは
ない。実施例では、逆スタッガー型TFTの製造に適用し
た例を述べたが、スタッガー型TFTに製造に適用するこ
ともできる。さらに、TFTに限らず、透明基板上に製造
する薄膜半導体装置の製造に適用することが可能であ
る。また、光照射を停止する手段としては、シャッタを
閉じるの代わりに光源自身を消光するようにしてもよ
い。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
[発明の効果] 以上詳述したように本発明によれば、透明基板の光照
射面と反対側で基板透過光を検出することにより、裏面
露光法によってもレジストの露光量を正確に検知するこ
とができ、露光量を最適化してパターニング精度の向上
をはかることができる。従って、透明基板上に薄膜半導
体装置を自己整合的に再現性良く、且つ容易に製造する
ことが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例方法に使用した露光装置を示
す概略構成図、第2図は露光装置の他の例を示す概略構
成図、第3図は薄膜トランジスタのチャネル保護層形成
工程を示す断面図、第4図は薄膜トランジスタの素子構
造を示す断面図、第5図は従来の露光装置を示す概略構
成図である。 11……光源、 12……集光ミラー、 13……シャッタ、 14……試料基板、 15……光量検出器、 16……シャッタ制御系、 21……透明絶縁基板、 22……ゲート電極、 23……シリコン酸化膜、 24……シリコン窒化膜、 25……半導体活性層、 26……チャネル保護層、 27……レジスト。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】透明基板の表面側に形成された薄膜上に塗
    布されたレジストを所望パターンに露光するパターン露
    光方法において、 前記透明基板の裏面側に光を照射して前記レジストを裏
    面側から露光し、この光照射により前記透明基板,薄膜
    及びレジストを透過した光を前記基板の表面側に配置さ
    れた光検出器により検出し、この光検出器の検出出力に
    基づいて前記光の照射を停止することを特徴とするパタ
    ーン露光方法。
JP2081355A 1990-03-30 1990-03-30 パターン露光方法 Expired - Fee Related JP2880752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2081355A JP2880752B2 (ja) 1990-03-30 1990-03-30 パターン露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2081355A JP2880752B2 (ja) 1990-03-30 1990-03-30 パターン露光方法

Publications (2)

Publication Number Publication Date
JPH03283529A JPH03283529A (ja) 1991-12-13
JP2880752B2 true JP2880752B2 (ja) 1999-04-12

Family

ID=13744047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2081355A Expired - Fee Related JP2880752B2 (ja) 1990-03-30 1990-03-30 パターン露光方法

Country Status (1)

Country Link
JP (1) JP2880752B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171984B1 (ko) * 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
AU2002310593A1 (en) * 2001-05-23 2002-12-03 Plastic Logic Limited Laser parrering of devices

Also Published As

Publication number Publication date
JPH03283529A (ja) 1991-12-13

Similar Documents

Publication Publication Date Title
US6403408B1 (en) Thin-film transistors and method for producing the same
US6019796A (en) Method of manufacturing a thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
US6383718B2 (en) Photomask and pattern forming method employing the same
JP3045804B2 (ja) 裏側照射および乱反射層を使用した写真食刻技術による自動整列マスク形成方法
KR100749077B1 (ko) 전자장치의 제조방법, 패턴형성방법 및 이들을 이용한포토마스크
US6645856B2 (en) Method for manufacturing a semiconductor device using half-tone phase-shift mask to transfer a pattern onto a substrate
US7858272B2 (en) Exposure mask and method for fabricating thin-film transistor
KR19990087560A (ko) 구동 전류 제어용 반도체 웨이퍼 처리 방법
US20030190534A1 (en) Method and apparatus for producing a photomask blank, and apparatus for removing an unnecessary portion of a film
US5140469A (en) Illumination apparatus for semiconductor fabrication including conical optical means
JP2938121B2 (ja) 薄膜半導体装置の製造方法
JP2880752B2 (ja) パターン露光方法
US20090127596A1 (en) Photomask, semiconductor device, and method for manufacturing semiconductor device
JP2008305882A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP5079330B2 (ja) 液晶表示装置の製造方法
JP2914325B2 (ja) 半導体素子の工程欠陥検査方法
KR100205518B1 (ko) 노광장치 및 노광방법
JPH0423816B2 (ja)
JPH04239116A (ja) 半導体装置の製造方法
JPH06140296A (ja) パターン形成方法
JPH07283103A (ja) 半導体基板、位置検出用マークの形成方法及び半導体装置の製造方法
JPS5812329A (ja) 半導体装置の製造方法
KR940010929B1 (ko) 박막트랜지스터의 제조방법
JP2625913B2 (ja) 薄膜トランジスタ
JPH05205999A (ja) 露光装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees