JPH04239116A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04239116A JPH04239116A JP236391A JP236391A JPH04239116A JP H04239116 A JPH04239116 A JP H04239116A JP 236391 A JP236391 A JP 236391A JP 236391 A JP236391 A JP 236391A JP H04239116 A JPH04239116 A JP H04239116A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- base film
- substrate
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000003287 optical effect Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 75
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009957 hemming Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical group [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，感光性レジスト膜を用
いるフォトリソグラフィに係り， とくに， 単色光を
用いるリソグラフィに関する。
いるフォトリソグラフィに係り， とくに， 単色光を
用いるリソグラフィに関する。
【０００２】
【従来の技術】半導体装置の高集積化にともない，１ミ
クロンないしそれ以下の微細パターンの形成が必要とな
っている。このための加工方法は， 依然としてフォト
リソグラフィが主流となっているが， そこでは， 感
光性レジスト膜から成る高解像度のマスクが要求される
。すなわち， 感光性レジスト膜には，断面形状が鋭い
垂直性を持った１ミクロンないしそれ以下の高解像度の
開口パターンを形成しなければならない。現在のところ
，このような微細な開口パターンを形成可能なレジスト
膜としてはポジ型のレジスト膜が， また， これを露
光する照射光として，水銀ランプのｇ−ｌｉｎｅ（波長
４３６ｎｍ）やｉ−ｌｉｎｅ（波長３６５ｎｍ）等の単
色光が主に用いられている。
クロンないしそれ以下の微細パターンの形成が必要とな
っている。このための加工方法は， 依然としてフォト
リソグラフィが主流となっているが， そこでは， 感
光性レジスト膜から成る高解像度のマスクが要求される
。すなわち， 感光性レジスト膜には，断面形状が鋭い
垂直性を持った１ミクロンないしそれ以下の高解像度の
開口パターンを形成しなければならない。現在のところ
，このような微細な開口パターンを形成可能なレジスト
膜としてはポジ型のレジスト膜が， また， これを露
光する照射光として，水銀ランプのｇ−ｌｉｎｅ（波長
４３６ｎｍ）やｉ−ｌｉｎｅ（波長３６５ｎｍ）等の単
色光が主に用いられている。
【０００３】
【発明が解決しようとする課題】上記のような単色光を
レジスト膜に照射すると， 入射光と基板表面からの反
射光との干渉により， レジスト膜中に定在波が立つ。 すなわち， 図４（ａ） に示すように， 例えば，
シリコンウエハのような反射率の高い表面が一部に表出
している基板１上に塗布されたレジスト膜２に対して，
波長λの単色光から成る露光用照射光３が照射される
場合， 同図（ｂ） に示すように， レジスト膜２中
に定在波４が立つ。
レジスト膜に照射すると， 入射光と基板表面からの反
射光との干渉により， レジスト膜中に定在波が立つ。 すなわち， 図４（ａ） に示すように， 例えば，
シリコンウエハのような反射率の高い表面が一部に表出
している基板１上に塗布されたレジスト膜２に対して，
波長λの単色光から成る露光用照射光３が照射される
場合， 同図（ｂ） に示すように， レジスト膜２中
に定在波４が立つ。
【０００４】当然のことながら， レジスト膜２は，定
在波４の腹の位置では強く感光し， 一方， 定在波４
の節の位置では弱く感光する。その結果， レジスト膜
２の厚さ方向において， 露光量が周期的に変化する。 このようなレジスト膜２を現像して得られた開口パター
ン６の側面には， 図５に示すように， 露光量の過不
足に対応して不均一な凹凸が生じる。とくに， レジス
ト膜２がポジ型である場合には， 上記定在波効果によ
りレジスト膜２と基板１との界面近傍における露光量が
不足し， 開口パターン６の側面が裾を引いた形状にな
りやすく， 甚だしい場合には， 開口パターン６の底
部にレジスト膜２が残留し， 完全に開口されないこと
さえある。
在波４の腹の位置では強く感光し， 一方， 定在波４
の節の位置では弱く感光する。その結果， レジスト膜
２の厚さ方向において， 露光量が周期的に変化する。 このようなレジスト膜２を現像して得られた開口パター
ン６の側面には， 図５に示すように， 露光量の過不
足に対応して不均一な凹凸が生じる。とくに， レジス
ト膜２がポジ型である場合には， 上記定在波効果によ
りレジスト膜２と基板１との界面近傍における露光量が
不足し， 開口パターン６の側面が裾を引いた形状にな
りやすく， 甚だしい場合には， 開口パターン６の底
部にレジスト膜２が残留し， 完全に開口されないこと
さえある。
【０００５】一方，レジストパターンの解像度を向上す
るために， レジスト膜厚を小さくする傾向にあるが，
レジスト膜を薄くすると， 膜中における光吸収が小
さくなり， その結果， 基板表面からの反射光強度が
高くなるため， 定在波効果が強まる。したがって，
上記開口パターン６の裾引きの問題がより生じやすくな
る。
るために， レジスト膜厚を小さくする傾向にあるが，
レジスト膜を薄くすると， 膜中における光吸収が小
さくなり， その結果， 基板表面からの反射光強度が
高くなるため， 定在波効果が強まる。したがって，
上記開口パターン６の裾引きの問題がより生じやすくな
る。
【０００６】
【課題を解決するための手段】上記従来の問題は， 少
なくとも一部領域が実質的に全反射面である基板表面に
塗布された感光性レジスト膜をパターニングするフォト
リソグラフィにおいて， 該レジスト膜を感光する照射
光の波長の１／４ に相当する光学的厚さを有し且つ少
なくとも該照射光に対して非感光性であり且つ該レジス
ト膜の現像処理に対して耐性を有する下地膜を該基板表
面に形成する工程と， 該下地膜上に感光性レジスト膜
を塗布する工程と， 該下地膜上に塗布された該感光性
レジスト膜に前記照射光から成る光学パターンを投影す
る工程とを含むことを特徴とする半導体装置の製造方法
によって解決される。
なくとも一部領域が実質的に全反射面である基板表面に
塗布された感光性レジスト膜をパターニングするフォト
リソグラフィにおいて， 該レジスト膜を感光する照射
光の波長の１／４ に相当する光学的厚さを有し且つ少
なくとも該照射光に対して非感光性であり且つ該レジス
ト膜の現像処理に対して耐性を有する下地膜を該基板表
面に形成する工程と， 該下地膜上に感光性レジスト膜
を塗布する工程と， 該下地膜上に塗布された該感光性
レジスト膜に前記照射光から成る光学パターンを投影す
る工程とを含むことを特徴とする半導体装置の製造方法
によって解決される。
【０００７】
【作用】図１は本発明の原理説明図であって， シリコ
ンウエハ表面やアルミニウム配線層が表出している領域
を有する基板１表面に塗布されたレジスト膜に，ｇ−ｌ
ｉｎｅ やｉ−ｌｉｎｅ 等の単色光の露光用照射光３
を照射しようとする場合， 前記基板１表面に， あら
かじめこれら露光用照射光３の波長λの１／４ の光学
的厚さを有する下地膜７を形成しておき， この上に所
定のレジスト膜２を塗布する。
ンウエハ表面やアルミニウム配線層が表出している領域
を有する基板１表面に塗布されたレジスト膜に，ｇ−ｌ
ｉｎｅ やｉ−ｌｉｎｅ 等の単色光の露光用照射光３
を照射しようとする場合， 前記基板１表面に， あら
かじめこれら露光用照射光３の波長λの１／４ の光学
的厚さを有する下地膜７を形成しておき， この上に所
定のレジスト膜２を塗布する。
【０００８】このレジスト膜に露光用照射光３を照射す
ると， レジスト膜２と下地膜７との界面には， 定在
波４の腹が位置することになり，強い露光が行われる。 したがって， この露光によって形成される開口パター
ンの側面における前記裾引きが低減される。下地膜７を
， レジスト膜２と等しい屈折率を有する材料を用いて
形成すれば， これらの膜の界面に節を有する定在波は
生じないので，この界面での露光量不足は生じない。さ
らに， レジスト膜２底部に定在波の節が位置しなくな
るために， レジスト膜２の薄膜化しても高解像度のレ
ジスト膜パターンの形成が可能となる。
ると， レジスト膜２と下地膜７との界面には， 定在
波４の腹が位置することになり，強い露光が行われる。 したがって， この露光によって形成される開口パター
ンの側面における前記裾引きが低減される。下地膜７を
， レジスト膜２と等しい屈折率を有する材料を用いて
形成すれば， これらの膜の界面に節を有する定在波は
生じないので，この界面での露光量不足は生じない。さ
らに， レジスト膜２底部に定在波の節が位置しなくな
るために， レジスト膜２の薄膜化しても高解像度のレ
ジスト膜パターンの形成が可能となる。
【０００９】
【実施例】図２は本発明の一実施例の工程説明図であっ
て， 同図（ａ）に示すように， 例えばシリコンウエ
ハから成る基板１表面に， 周知のＣＶＤ（化学気相成
長）法を用いて， ＳｉＯ２から成る下地膜７を形成す
る。後述する露光用照射光３としてｉ−ｌｉｎｅ（波長
λ＝３６５ｎｍ ）を用いるとすると， ＳｉＯ２の屈
折率ｎは１．５ であるので， 下地膜７の厚さを，
λ／４ｎ＝３６５／（４×１．５）＝６０．８ｎｍとす
る。
て， 同図（ａ）に示すように， 例えばシリコンウエ
ハから成る基板１表面に， 周知のＣＶＤ（化学気相成
長）法を用いて， ＳｉＯ２から成る下地膜７を形成す
る。後述する露光用照射光３としてｉ−ｌｉｎｅ（波長
λ＝３６５ｎｍ ）を用いるとすると， ＳｉＯ２の屈
折率ｎは１．５ であるので， 下地膜７の厚さを，
λ／４ｎ＝３６５／（４×１．５）＝６０．８ｎｍとす
る。
【００１０】次いで， 図示のように， 下地膜７上に
ポジ型レジストを塗布して厚さ約８００ ｎｍのレジス
ト膜２を形成する。ポジ型レジストとしては， 例えば
０ＦＰＲ ８００（東京応化社製）を用いる。このレジ
ストの屈折率はｎ＝１．６であり， ＳｉＯ２から成る
下地膜７の屈折率とほぼ等しい。
ポジ型レジストを塗布して厚さ約８００ ｎｍのレジス
ト膜２を形成する。ポジ型レジストとしては， 例えば
０ＦＰＲ ８００（東京応化社製）を用いる。このレジ
ストの屈折率はｎ＝１．６であり， ＳｉＯ２から成る
下地膜７の屈折率とほぼ等しい。
【００１１】次いで， レジスト膜２に対してｉ−ｌｉ
ｎｅ 光から成る露光用照射光３を選択的に照射し，
所定の現像を行って， 同図（ｂ） に示すように，
開口パターン６を形成する。
ｎｅ 光から成る露光用照射光３を選択的に照射し，
所定の現像を行って， 同図（ｂ） に示すように，
開口パターン６を形成する。
【００１２】次いで， レジスト膜２をマスクとして，
開口パターン６内に表出する下地膜７を， 周知のエ
ッチング方法により選択的に除去して基板１を表出させ
たのち， 同図（ｃ） に示すように， レジスト膜２
をマスクとして， 基板１に選択的に不純物をイオン注
入して，不純物領域８を形成する。
開口パターン６内に表出する下地膜７を， 周知のエ
ッチング方法により選択的に除去して基板１を表出させ
たのち， 同図（ｃ） に示すように， レジスト膜２
をマスクとして， 基板１に選択的に不純物をイオン注
入して，不純物領域８を形成する。
【００１３】図３は本発明の別の実施例の工程説明図で
あって， 同図（ａ） に示すように， 例えばシリコ
ンウエハから成る基板１表面を熱酸化して厚さ約１０ｎ
ｍの酸化膜９を形成したのち， 周知のＣＶＤ 法を用
いて， 周知のシリサイドから成る厚さ４００ ｎｍの
導電層１０を形成する。
あって， 同図（ａ） に示すように， 例えばシリコ
ンウエハから成る基板１表面を熱酸化して厚さ約１０ｎ
ｍの酸化膜９を形成したのち， 周知のＣＶＤ 法を用
いて， 周知のシリサイドから成る厚さ４００ ｎｍの
導電層１０を形成する。
【００１４】次いで， 周知のＣＶＤ 法を用いて，Ｓ
ｉＯ２（屈折率ｎ＝１．５）から成る下地膜７を導電層
１０上に形成する。 後述する露光用照射光３として， ｇ−ｌｉｎｅ（波長
λ＝４３６ｎｍ）を用いるとすると， 下地膜７の厚さ
を， λ／４ｎ＝４３６／４ ×１．５ ＝７２．７ｎ
ｍとする。なお， 導電層１０が， 例えば多結晶シリ
コン層のように， 露光用照射光に対して透明である薄
膜の場合には， この層の光学的厚さを考慮して下地膜
７の厚さを決める。
ｉＯ２（屈折率ｎ＝１．５）から成る下地膜７を導電層
１０上に形成する。 後述する露光用照射光３として， ｇ−ｌｉｎｅ（波長
λ＝４３６ｎｍ）を用いるとすると， 下地膜７の厚さ
を， λ／４ｎ＝４３６／４ ×１．５ ＝７２．７ｎ
ｍとする。なお， 導電層１０が， 例えば多結晶シリ
コン層のように， 露光用照射光に対して透明である薄
膜の場合には， この層の光学的厚さを考慮して下地膜
７の厚さを決める。
【００１５】次いで， 図示のように， 下地膜７上に
ポジ型レジストを塗布して厚さ約８００ ｎｍのレジス
ト膜２を形成する。このポジ型レジストとして， 前記
実施例と同様に， 例えばＯＦＰＲ８００（東京応化社
製）を用いれば， 下地膜７との屈折率がほぼ等しくな
る。
ポジ型レジストを塗布して厚さ約８００ ｎｍのレジス
ト膜２を形成する。このポジ型レジストとして， 前記
実施例と同様に， 例えばＯＦＰＲ８００（東京応化社
製）を用いれば， 下地膜７との屈折率がほぼ等しくな
る。
【００１６】次いで， レジスト膜２に対してｇ−ｌｉ
ｎｅ 光から成る露光用照射光３を選択的に照射し，
所定の現像を行って， 同図（ｂ） に示すように，
レジスト膜２から成るストライプパターン２１を形成す
る。
ｎｅ 光から成る露光用照射光３を選択的に照射し，
所定の現像を行って， 同図（ｂ） に示すように，
レジスト膜２から成るストライプパターン２１を形成す
る。
【００１７】次いで， ストライプパターン２１をマス
クとして， 同図（ｃ） に示すように， 表出する下
地膜７を， 周知のエッチング方法を用いて， 順次選
択的に除去し， さらに表出した多結晶シリコン層１０
を， 周知のエッチング方法を用いてパターニングして
電極層１２を形成する。そののち， 同図（ｄ） に示
すように， 電極層１２上に残留する下地膜７および電
極層１２の周囲に表出している酸化膜９を選択的に除去
する。
クとして， 同図（ｃ） に示すように， 表出する下
地膜７を， 周知のエッチング方法を用いて， 順次選
択的に除去し， さらに表出した多結晶シリコン層１０
を， 周知のエッチング方法を用いてパターニングして
電極層１２を形成する。そののち， 同図（ｄ） に示
すように， 電極層１２上に残留する下地膜７および電
極層１２の周囲に表出している酸化膜９を選択的に除去
する。
【００１８】図３の実施例は，ＭＯＳトランジスタのゲ
ート電極や半導体メモリのビット線を構成する導電層の
パターニングに適用される。なお， 上記における下地
膜７としては， ＳｉＯ２膜に限定されることはなく，
その上に形成されるレジスト膜と屈折率がほぼ等しく
，所定の膜厚に制御可能な透明膜を形成でき， かつ，
レジスト膜の現像における耐性， 基板あるいは下地
絶縁膜等とのエッチング選択性を有する材料であれば，
絶縁膜， あるいは， 樹脂膜を適宜用い得ることは
言うまでもない。
ート電極や半導体メモリのビット線を構成する導電層の
パターニングに適用される。なお， 上記における下地
膜７としては， ＳｉＯ２膜に限定されることはなく，
その上に形成されるレジスト膜と屈折率がほぼ等しく
，所定の膜厚に制御可能な透明膜を形成でき， かつ，
レジスト膜の現像における耐性， 基板あるいは下地
絶縁膜等とのエッチング選択性を有する材料であれば，
絶縁膜， あるいは， 樹脂膜を適宜用い得ることは
言うまでもない。
【００１９】
【発明の効果】本発明によれば， 定在波効果に起因す
るレジスト膜パターンの寸法および形状精度の劣化を防
止することが可能となり， さらに，従来よりも薄いレ
ジスト膜を使用可能とする結果， 半導体集積回路の高
密度化および高性能化に寄与するところが大きい。
るレジスト膜パターンの寸法および形状精度の劣化を防
止することが可能となり， さらに，従来よりも薄いレ
ジスト膜を使用可能とする結果， 半導体集積回路の高
密度化および高性能化に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程説明図
【図３】
本発明の別の実施例の工程説明図
本発明の別の実施例の工程説明図
【図４】 レジス
ト膜における定在波効果説明図
ト膜における定在波効果説明図
【図５】 定在波効果
に起因する問題点説明図
に起因する問題点説明図
１ 基板
２ レジスト膜
３ 露光用照射光
４ 定在波
６ 開口パターン
７ 下地膜
８ 不純物領域
９ 酸化膜
１０ 多結晶シリコン層
１２ 電極層
２１ ストライプパターン
Claims (2)
- 【請求項１】 少なくとも一部領域が実質的に全反射
面である基板表面に塗布された感光性レジスト膜をパタ
ーニングするフォトリソグラフィにおいて， 該レジス
ト膜を感光する照射光の波長の１／４ に相当する光学
的厚さを有し且つ該照射光に対して非感光性であり且つ
該レジスト膜の現像処理に対して耐性を有する材料から
成る下地膜を該基板表面に形成する工程と， 該下地膜
上に感光性レジスト膜を塗布する工程と， 該下地膜上
に塗布された該感光性レジスト膜に前記照射光から成る
光学パターンを投影する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記下地膜として， 前記感光性レジ
スト膜と等しい屈折率を有する材料を用いることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP236391A JPH04239116A (ja) | 1991-01-14 | 1991-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP236391A JPH04239116A (ja) | 1991-01-14 | 1991-01-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239116A true JPH04239116A (ja) | 1992-08-27 |
Family
ID=11527177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP236391A Withdrawn JPH04239116A (ja) | 1991-01-14 | 1991-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239116A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150241783A1 (en) * | 2014-02-24 | 2015-08-27 | Tokyo Electron Limited | Methods and Techniques to use with Photosensitized Chemically Amplified Resist Chemicals and Processes |
| US10522428B2 (en) | 2016-05-13 | 2019-12-31 | Tokyo Electron Limited | Critical dimension control by use of a photo agent |
| US10551743B2 (en) | 2016-05-13 | 2020-02-04 | Tokyo Electron Limited | Critical dimension control by use of photo-sensitized chemicals or photo-sensitized chemically amplified resist |
| US11163236B2 (en) | 2019-08-16 | 2021-11-02 | Tokyo Electron Limited | Method and process for stochastic driven detectivity healing |
-
1991
- 1991-01-14 JP JP236391A patent/JPH04239116A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150241783A1 (en) * | 2014-02-24 | 2015-08-27 | Tokyo Electron Limited | Methods and Techniques to use with Photosensitized Chemically Amplified Resist Chemicals and Processes |
| KR20160124807A (ko) * | 2014-02-24 | 2016-10-28 | 도쿄엘렉트론가부시키가이샤 | 감광화된 화학적 증폭 레지스트 화학물질을 사용하는 방법과 기술 및 프로세스 |
| US9618848B2 (en) * | 2014-02-24 | 2017-04-11 | Tokyo Electron Limited | Methods and techniques to use with photosensitized chemically amplified resist chemicals and processes |
| US10534266B2 (en) | 2014-02-24 | 2020-01-14 | Tokyo Electron Limited | Methods and techniques to use with photosensitized chemically amplified resist chemicals and processes |
| US10522428B2 (en) | 2016-05-13 | 2019-12-31 | Tokyo Electron Limited | Critical dimension control by use of a photo agent |
| US10551743B2 (en) | 2016-05-13 | 2020-02-04 | Tokyo Electron Limited | Critical dimension control by use of photo-sensitized chemicals or photo-sensitized chemically amplified resist |
| US11163236B2 (en) | 2019-08-16 | 2021-11-02 | Tokyo Electron Limited | Method and process for stochastic driven detectivity healing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| US5902493A (en) | Method for forming micro patterns of semiconductor devices | |
| US5486719A (en) | Semiconductor device including insulating film arrangement having low reflectance | |
| US6333213B2 (en) | Method of forming photomask and method of manufacturing semiconductor device | |
| KR20010051185A (ko) | 비 흡수 레티클 및 이를 제조하는 방법 | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| JPH10256149A (ja) | レジストパターンの形成方法 | |
| JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
| JPH1041302A (ja) | 半導体装置およびその製造方法 | |
| JP3422054B2 (ja) | 光学マスクおよびその製造方法 | |
| KR100870347B1 (ko) | 이미지 소자의 제조 방법 | |
| JPH0577287B2 (ja) | ||
| JP2000066367A (ja) | フォトマスクおよびレジストパターン形成方法 | |
| KR100781861B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| JP4225544B2 (ja) | 感光性材料の積層構造および微細パターン形成方法 | |
| KR0139578B1 (ko) | 리소그래피 공정에 의한 감광막 패턴 형성방법 | |
| JP3108172B2 (ja) | レジストパターン形成方法 | |
| KR100221634B1 (ko) | 정렬 방법 | |
| KR0123241B1 (ko) | 포토마스크 및 그 제조방법 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| KR930008847B1 (ko) | 위상반전영역을 갖는 마스크 및 그의 제조방법 | |
| CN115268212A (zh) | 掩膜版的制作方法 | |
| JP3427451B2 (ja) | 光学マスク | |
| CN112946995A (zh) | 掩膜版以及半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |