JPH0577287B2

JPH0577287B2 -

Info

Publication number: JPH0577287B2
Application number: JP62092678A
Authority: JP
Inventors: Akira Kanzawa; Eiji Ikemoto
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1987-04-15
Filing date: 1987-04-15
Publication date: 1993-10-26
Also published as: JPS63258022A

Description

【発明の詳細な説明】 (イ) 産業上の利用分野この発明は、半導体装置の製造方法に関し、詳
しく言えば、エツチング処理の改良に関する。

(ロ) 従来の技術エツチングは、被エツチング層より不要な部分
を除去する技術として、各種半導体装置の製造に
おいて、大きな役割を果している。このエツチン
グ技術としては、従来よりウエツトエツチング、
プラズマエツチングが用いられている。しかし、
これらのエツチング技術は、等方性のエツチング
であり、パターンの微細化（例えば1MBのメモ
リチツプ）には追従できない。

そこで、微細加工を可能とするエツチング技術
として、反応性イオンエツチング（RIE：
Reactive Ion Etching）、イオンビームエツチン
グが開発された。これらのエツチング技術は、イ
オンの入射方向にエツチングが進む、いわゆる異
方性のエツチングであり、微細な加工を可能とす
るものである。第３図及び第４図は、RIEを適用
したエツチング例を示している。

第３図は、シリコン（Si）基板２１上に形成さ
れた二酸化ケイ素（SiO₂）絶縁層２２に、コン
タクトホール２６を形成する場合を示している。

まず、SiO₂絶縁層２２上に均一にホトレジス
ト２３を塗布し、これをホトマスク（図示せず）
を使用して露光・現像し、コンタクトホールに対
応する部分２３ａのホトレジストを除去する〔第
３図ａ参照〕。

次に、RIEを施して、SiO₂絶縁層２２にコンタ
クトホール２６を形成する〔第３図ｂ参照〕。コ
ンタクトホール２６は、RIEの異方性により、内
面２６ａの垂直に切立つたシヤープな形状となつ
ている。

第４図は、絶縁層３３上に配線３４ａをパター
ニング形成する場合を示している。まず、絶縁層
３３上に全面に亘りアルミニウム（Al）層３４
をスパタリングにより形成する。そして、Al層
３４上にホトレジスト層を形成し、これを先と同
様ホトマスク（図示せず）を使用して露光・現像
し、配線３４ａを形成したい部分にのみホトレジ
スト層３５を残す〔第４図ａ参照〕。

そして、RIEにより、配線３４ａを残してAl層
３４を除去する〔第４図ｂ参照〕。この場合も、
RIEの異方性のため、配線３４ａの断面形状は側
面の切立つたシヤープなものとなる。

(ハ) 発明の解決しようとする問題点異方性エツチングは、上述のようにシヤープな
加工が行え、パターンの微細化を可能とすること
ができる反面、加工のシヤープさの故に以下のよ
うな不都合が生じる。

第３図に示す、コンタクトホール２６の場合に
は、配線２７を形成した時に、コンタクトホール
２６内面２６ａが垂直に切立つ段となつているた
め、この段で配線２７が途切れる、すなわちステ
ツプカバレツジが低下する不都合があつた〔第３
図ｃ参照〕。

第４図に示す場合には、配線３４ａの断面形状
が垂直に切立つているため、ステツプカバレツジ
が問題になると共に、上層の絶縁層３７を形成し
た時に配線３４ａのエツジｅにより、上層絶縁層
３７にクラツクｃが生じる〔第４図ｃ参照〕。ク
ラツクｃ生じると、洗浄の際に水が、このクラツ
クｃより浸入し、半導体装置の信頼性が低下する
不都合があつた。

この発明は、上記に鑑みなされたものであり、
ステツプカバレツジの向上及び上層のクラツクの
防止を可能とする半導体装置の製造方法の提供を
目的としている。

(ニ) 問題点を解決するための手段この発明の半導体装置の製造方法は、被エツチ
ング層表面にホトレジスト層を形成し、このホト
レジスト層をホトマスクを使用して露光し、この
露光されたホトレジスト層を現像して、これを部
分的に除去してパターンづけし、被エツチング層
に異方性エツチングを施す方法において、前記露
光は２回に分けて行い、前記ホトレジスト層のパ
ターン境界部には、前記２回の露光の内の１回だ
けを行うものである。

(ホ) 作用この発明の半導体装置の製造方法において、ホ
トレジスト層のパターン境界部は完全には露光し
ていないから、ホトレジスト層を現像した時に完
全に露光した部分（又は全く露光していない部
分）とは反応速度が異なり、パターン境界部には
ホトレジストの一部が残ることとなる。即ち、パ
ターン境界部においては、ホトレジストの層厚が
徐々に変化するテーパ状となる。

この状態で被エツチング層に異方性エツチング
を施すと、パターン境界部においては、ホトレジ
ストのテーパ形状に倣つてエツチングされる。そ
して、被エツチング層のパターン境界部もテーパ
形状となり、又そのエツジを鈍角にすることが可
能となる。従つて、ステツプカバレツジの向上及
び上層のクラツク防止が可能となる。

(ヘ) 実施例実施例１この発明の第１実施例を第１図に基づいて以下
に説明する。

この第１実施例は、シリコン（Si）基板１表面
に形成されたSiO₂絶縁層（被エツチング層）２
に、コンタクトホール６を本発明方法を適用して
形成する例を示している。このSiO₂絶縁層表面
２ａには、まずホトレジスト層３が形成される。
ホトレジストは、ポジ型、ネガ型のいずれでもよ
いが、本実施例では、ポジ型レジストを使用して
いる。

このホトレジスト層３は、まず第１のホトマス
ク４を使用して、50％だけ紫外線露光される〔第
１図ａ参照〕。ホトマスク４は、SiO₂絶縁層２の
コンタクトホール形成部２ｂ上に、透光部４ａを
有している。透光部４ａを透過した紫外線は、コ
ンタクトホール形成部２ｂ直上のホトレジスト層
３の一部３ａに、50％の感光反応を生じさせる。

さらに、ホトレジスト層３は、第２のホトマス
ク５を使用して、残りの50％紫外線露光される
〔第１図ｂ参照〕。ホトマスク５の透光部５ａは、
ホトマスク４の透光部４ａよりも透光面積が小さ
くされる。透光部５ａを透過した紫外線は、ホト
レジスト層３の一部３ｂに50％の感光反応を生じ
させる。この３ｂの部分は、前記３ａの部分の一
部であり、３ｂの部分は100％露光されたことに
なる。また、３ａの部分に属するが、３ｂの部分
には属さない部分（パターン境界部）３ｃは、50
％だけ露光されたことになる。

２回の露光の終了したホトレジスト層３は、現
像される。ホトレジスト層３の３ｂ部分は、100
％感光しているため、完全になくなり、SiO₂絶
縁層表面２ａが露出する〔第１図ｃ参照〕。また、
３ｃ部分は、50％だけ露光しているため、３ｂの
部分よりも現像反応速度が遅く、ホトレジストが
残り、上方に拡がるテーパ３ｄが形成される。

続いて、RIEが施され、コンタクトホール６が
SiO₂絶縁層２に形成される〔第１図ｄ参照〕。
RIEの反応ガスとしては、三フツ化メタン
（CHF₃）等が使用される。このコンタクトホー
ル６の内面６ａは、ホトレジストテーパ部３ｄに
対応するテーパ状となる。

さらに第１図ｄには、SiO₂絶縁層表面２ａに
形成される配線７を示している。この配線７は、
アルミニウム（Al）よりなり、スパツタリング
により形成される。コンタクトホール内面６ａ
は、テーパ状であるので、この内面６ａにもアル
ミニウム（Al）がよく付着し、配線７が切れる
ことはない。

実施例２この発明の第２の実施例を第２図に基づいて説
明する。

この第２実施例は、MOS−ICのゲート電極形
成（ポリシリコン配線）に本発明を適用したもの
である。Si基板１２表面には、SiO₂膜１３ａ，
１３ｂ，１３ｃが形成されており、またSi基板１
２表面の一部は、ソース拡散層１２ａ、ドレイン
拡散層１２ｂとされている〔第２図ａ参照〕。

上述のSi基板１２には、CVD（chemical
vapor deposition）により、表面全体に亘り、ポ
リシリコン層１４が形成される。ポリシリコン層
１４上には、さらにポジ形ホトレジストよりなる
ホトレジスト層１５が、塗布形成される。

このSi基板１２上には、ホトマスク１６が置か
れて紫外線が照射され、ホトレジスト層１５が50
％露光される。ホトマスク１６の遮光部１６ａの
幅W₁は、SiO₂層１３ｂの幅W₂より小さくされて
いる。この遮光部１６ａは、SiO₂膜１３ｂ上に
位置するが、１回目の露光では第２図ａ紙面右寄
りとされる。

続いて、２回目の露光が行われるが、これに先
立ちホトマスク１６を第２図ｂ紙面左方向に動か
し、遮光部１６ａが、SiO₂層１３ｂ直上左寄り
に位置するようにされる。そして、紫外線を照射
して、ホトレジスト層１５を残り50％露光させ
る。

第２図ｃは、ホトレジスト層１５を現像した後
の状態を示す。ポリシリコン層１４上で、SiO₂
膜１３ｂ直上には、ホトレジスト１５ａが残留す
る。ホトレジスト１５ａの中心部１５aaは、全
く露光されていないため、均一な厚さで残る。

しかし、ホトレジスト１５ａの側部（パターン
境界部）１５ab，１５abは、それぞれ１回露光
されており50％感光している。このため、側部１
５ab，１５abは現像反応の速度が遅く、テーパ
状となり、ホトレジスト１５ａの断面形状は、全
体として上辺の短い台形となる。

第２図ｃに示す状態のSi基板１２に、RIEを施
すと、SiO₂層１３ｂの上に、断面形状が上辺の
短い台形状のポリシリコン配線１４ａが残される
〔第２図ｄ参照〕。Si基板１２上には、リンガラス
（PSG）層１７が形成される。ポリシリコン配線
１４ａの断面形状は、台形であり、PSG層１７
により側面１４aaも十分に被覆される。また、
ポリシリコン配線１４ａのエツジｅ、ｅは鈍角と
なり、PSG層１７はクラツクのはいるおそれは
ない。

PSG層１７上には、Al配線１８ａ，１８ｂ，
１８ｃが形成される。これらAl配線１８ａ，１
８ｂ，１８ｃは、それぞれソース拡散層１２ａ、
ポリシリコン配線１４ａ、ドレイン拡散層１２ｂ
にコンタクトしている。

なお、上記第１、第２の実施例では、異方性エ
ツチングとして、RIEを行つているが、イオンビ
ームエツチングを行つてもよい。

また、上記第１、第２の実施例では、ホトレジ
スト層の露光に、紫外線を使用しているが、遠紫
外線やＸ線を使用してもよく、適宜変更可能であ
る。

(ト) 発明の効果以上説明したように、この発明の半導体装置の
製造方法は、被エツチング層のパターン境界部に
テーパを形成するものであるから、ステツプカバ
レツジを向上できると共に、上層絶縁層のクラツ
クを防止できる利点を有している。

【図面の簡単な説明】

第１図ａ、第１図ｂ、第１図ｃ及び第１図ｄ
は、それぞれこの発明の第１の実施例を説明する
ためのシリコン基板の要部断面図、第２図ａ、第
２図ｂ、第２図ｃ及び第２図ｄは、それぞれこの
発明の第２の実施例を説明するためのシリコン基
板の要部断面図、第３図ａ、第３図ｂ及び第３図
ｃは、それぞれ従来技術を説明するためのシリコ
ン基板の要部断面図、第４図ａ、第４図ｂ及び第
４図ｃは、それぞれ他の従来技術を説明するため
の要部断面図である。２：SiO₂絶縁層、３，１５：ホトレジスト層、
４，５，１６：ホトマスク、６：コンタクトホー
ル、１４ａ：ポリシリコン配線。

Claims

【特許請求の範囲】１被エツチング層表面にホトレジスト層を形成
し、このホトレジスト層をホトマスクを使用して
露光し、この露光されたホトレジスト層を現像
し、これを部分的に除去してパターンづけし、被
エツチング層に異方性エツチングを施す半導体装
置の製造方法において、前記露光は、２回に分けて行い、前記ホトレジ
スト層のパターン境界部には、これら２回の露光
の内の１回だけを行うことを特徴とする半導体装
置の製造方法。２前記２回の露光には、互いにパターン境界部
の異なる１対のホトマスクをそれぞれ使用する特
許請求の範囲第１項記載の半導体装置の製造方
法。３前記２回の露光は、いずれも同じホトマスク
を使用し、２回目の露光時には、１回目の露光時
の位置よりホトマスクを微小距離ずらす特許請求
の範囲第１項記載の半導体装置の製造方法。