JP3047832B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3047832B2 JP3047832B2 JP8263325A JP26332596A JP3047832B2 JP 3047832 B2 JP3047832 B2 JP 3047832B2 JP 8263325 A JP8263325 A JP 8263325A JP 26332596 A JP26332596 A JP 26332596A JP 3047832 B2 JP3047832 B2 JP 3047832B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- gate electrode
- photoresist
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- 239000007789 gas Substances 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000002585 base Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に電界効果トランジスタのＴ型電極形成
に関するものである。
方法に関し、特に電界効果トランジスタのＴ型電極形成
に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化に伴いゲート電極
の微細化が進められている。しかしゲート電極の微細化
は必然的にゲート抵抗の増加となる。この対策としてゲ
ート電極をＴ型にする方法が用いられている。図３は、
従来のＧａＡｓＦＥＴのＴ型ゲート電極の製造工程を説
明する為の半導体チップの断面図である。
の微細化が進められている。しかしゲート電極の微細化
は必然的にゲート抵抗の増加となる。この対策としてゲ
ート電極をＴ型にする方法が用いられている。図３は、
従来のＧａＡｓＦＥＴのＴ型ゲート電極の製造工程を説
明する為の半導体チップの断面図である。
【０００３】まず、図３（ａ）に示すように、半絶縁性
基板１上に動作層２を形成した後、フォトレジストパタ
ーンをマスクとして、ウエットまたはドライエッチング
により選択的に動作層２の表面の一部を除去して、リセ
ス段差４を形成する。次でその上に、ＳｉＯ2 膜８をＬ
Ｐ−ＣＶＤ法により成膜する。さらにその上に反射防止
膜９を成膜する。特開平６−２０４１３０号公報によれ
ば、この反射防止膜９は、シリコン系有機材料をスピン
コート法により塗布して形成される。次に、ポジ型の第
１のフォトレジスト膜５Ａを塗布により成膜する。
基板１上に動作層２を形成した後、フォトレジストパタ
ーンをマスクとして、ウエットまたはドライエッチング
により選択的に動作層２の表面の一部を除去して、リセ
ス段差４を形成する。次でその上に、ＳｉＯ2 膜８をＬ
Ｐ−ＣＶＤ法により成膜する。さらにその上に反射防止
膜９を成膜する。特開平６−２０４１３０号公報によれ
ば、この反射防止膜９は、シリコン系有機材料をスピン
コート法により塗布して形成される。次に、ポジ型の第
１のフォトレジスト膜５Ａを塗布により成膜する。
【０００４】次に図３（ｂ）に示すように、フォトマス
クを用いて、目合わせ露光機により露光する。露光光に
は、ｉ線（λ＝３６５ｎｍ）またはＫｒＦエキシマ光
（λ＝２４８ｎｍ）が用いられる。露光時には、フォト
レジスト膜５Ａ中の露光領域にフォトマスクを通った露
光光が入射する。フォトレジスト膜５Ａの下地の反射防
止膜９は、露光光に対して低い透過率を持ち、かつ入射
光が反射防止膜９の下層へ透過あるいは上層へ反射しな
い程度に十分厚く成膜されている。よって、フォトレジ
スト膜５Ａには、下地からの露光光の反射や干渉の影響
を受けること無く安定したパターン形成がなされる。
クを用いて、目合わせ露光機により露光する。露光光に
は、ｉ線（λ＝３６５ｎｍ）またはＫｒＦエキシマ光
（λ＝２４８ｎｍ）が用いられる。露光時には、フォト
レジスト膜５Ａ中の露光領域にフォトマスクを通った露
光光が入射する。フォトレジスト膜５Ａの下地の反射防
止膜９は、露光光に対して低い透過率を持ち、かつ入射
光が反射防止膜９の下層へ透過あるいは上層へ反射しな
い程度に十分厚く成膜されている。よって、フォトレジ
スト膜５Ａには、下地からの露光光の反射や干渉の影響
を受けること無く安定したパターン形成がなされる。
【０００５】次にアルカリ現像液に現像することにより
露光領域が溶解し、リセス段差内にレジスト開口パター
ンが形成される。次に、露光する反射防止膜９の表面に
酸素（０2 ）プラズマ処理を施すことにより、選択的に
無機系の膜９Ａに変質させて、ＳｉＯ2 膜８と同等のエ
ッチング特性を持つようにする。次でこの第１のフォト
レジスト膜５Ａをマスクとして、ＳＦ6 ガスを用いたド
ライエッチングにより、反射防止膜９ＡおよびＳｉＯ2
膜８を選択的に除去し開口部６Ａを形成する。
露光領域が溶解し、リセス段差内にレジスト開口パター
ンが形成される。次に、露光する反射防止膜９の表面に
酸素（０2 ）プラズマ処理を施すことにより、選択的に
無機系の膜９Ａに変質させて、ＳｉＯ2 膜８と同等のエ
ッチング特性を持つようにする。次でこの第１のフォト
レジスト膜５Ａをマスクとして、ＳＦ6 ガスを用いたド
ライエッチングにより、反射防止膜９ＡおよびＳｉＯ2
膜８を選択的に除去し開口部６Ａを形成する。
【０００６】次に、図３（ｃ）に示すように、フォトレ
ジスト膜５ＡをＯ2 プラズマにより除去したのち、反射
防止膜９ＡをＳＦ6 を用いるドライエッチング法により
全面除去する。次にスパッタ法により、金属膜１７を成
膜して、ゲート用の開口部６Ａを埋め込む。以下、特開
昭６３−２４５９６１号公報に示される例により説明す
る。この金属膜１７は、ＷＳｉ−Ｔｉ−Ｐｔ−Ａｕから
なっている。そして、第２のフォトレジストパターン５
Ｂをマスクとして、イオンミリング法により、不要部分
を選択的に除去する。次に図３（ｄ）に示すように、フ
ォトレジストパターン５Ｂを除去することにより、ゲー
ト電極１７Ａを形成する。次に、Ｓｉ3Ｎ4 膜１０をＣ
ＶＤ法により成膜した後、ＣＦ4 ガスによりドライエッ
チングしてゲート電極１７Ａの側壁にのみＳｉ3 Ｎ4 膜
１０を残す。次で、弗酸を含む溶液でウェットエッチン
グして、ＳｉＯ2 膜８を除去する。このとき、Ｓｉ3 Ｎ
4 膜は、金属膜１７のＴｉ層がエッチングされないよう
保護する役割を持っている。
ジスト膜５ＡをＯ2 プラズマにより除去したのち、反射
防止膜９ＡをＳＦ6 を用いるドライエッチング法により
全面除去する。次にスパッタ法により、金属膜１７を成
膜して、ゲート用の開口部６Ａを埋め込む。以下、特開
昭６３−２４５９６１号公報に示される例により説明す
る。この金属膜１７は、ＷＳｉ−Ｔｉ−Ｐｔ−Ａｕから
なっている。そして、第２のフォトレジストパターン５
Ｂをマスクとして、イオンミリング法により、不要部分
を選択的に除去する。次に図３（ｄ）に示すように、フ
ォトレジストパターン５Ｂを除去することにより、ゲー
ト電極１７Ａを形成する。次に、Ｓｉ3Ｎ4 膜１０をＣ
ＶＤ法により成膜した後、ＣＦ4 ガスによりドライエッ
チングしてゲート電極１７Ａの側壁にのみＳｉ3 Ｎ4 膜
１０を残す。次で、弗酸を含む溶液でウェットエッチン
グして、ＳｉＯ2 膜８を除去する。このとき、Ｓｉ3 Ｎ
4 膜は、金属膜１７のＴｉ層がエッチングされないよう
保護する役割を持っている。
【０００７】
【発明が解決しようとする課題】第１の問題点は、従来
の技術において、フォトレジスト膜と被エッチング膜で
あるＳｉＯ2 膜との間に、反射防止膜を付け加えている
ために、反射防止膜を設けない場合に比べて、反射防止
膜を形成する工程と、反射防止膜をエッチングする工程
と、反射防止膜を全面除去する工程が増加しているとい
うことである。
の技術において、フォトレジスト膜と被エッチング膜で
あるＳｉＯ2 膜との間に、反射防止膜を付け加えている
ために、反射防止膜を設けない場合に比べて、反射防止
膜を形成する工程と、反射防止膜をエッチングする工程
と、反射防止膜を全面除去する工程が増加しているとい
うことである。
【０００８】さらに、反射防止膜をエッチングする工程
は、ＳｉＯ2 膜をエッチングする工程と同様の条件で可
能ではあるが、ＳｉＯ2 膜のみをエッチングする場合に
比べて、エッチングしなければならない合計の膜厚が増
加しているため、レジストパターンをＳｉＯ2 膜に転写
する目的において寸法精度が低下するという問題があ
る。
は、ＳｉＯ2 膜をエッチングする工程と同様の条件で可
能ではあるが、ＳｉＯ2 膜のみをエッチングする場合に
比べて、エッチングしなければならない合計の膜厚が増
加しているため、レジストパターンをＳｉＯ2 膜に転写
する目的において寸法精度が低下するという問題があ
る。
【０００９】第２の問題点は、従来の技術において、Ｔ
型ゲート電極形成後のＳｉＯ2 膜を全面除去する工程で
Ｔ型ゲート電極を構成する金属がエッチングされるのを
防ぐためにＳｉ3 Ｎ4 膜で保護しなければならない為、
Ｓｉ3 Ｎ4 膜を成膜し加工する工程が増加するというこ
とである。
型ゲート電極形成後のＳｉＯ2 膜を全面除去する工程で
Ｔ型ゲート電極を構成する金属がエッチングされるのを
防ぐためにＳｉ3 Ｎ4 膜で保護しなければならない為、
Ｓｉ3 Ｎ4 膜を成膜し加工する工程が増加するというこ
とである。
【００１０】本発明の目的は上記欠点を除去し、Ｔ型ゲ
ート電極の製造工程が簡略化でき生産性の向上した半導
体装置の製造方法を提供することにある。
ート電極の製造工程が簡略化でき生産性の向上した半導
体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上にｉ線（λ＝３６５ｎｍ）また
はＫｒＦエキシマ光（λ＝２４８ｎｍ）の紫外線に対し
て遮光性を有する遮光膜を形成する工程と、この遮光膜
をパターニングしゲート電極形成用の開口部を形成する
工程と、この開口部を含む全面に金属膜を形成する工程
と、この金属膜をパターニングし断面がＴ型のゲート電
極を形成したのち前記遮光膜を除去する工程とを含むこ
とを特徴とするものである。
造方法は、半導体基板上にｉ線（λ＝３６５ｎｍ）また
はＫｒＦエキシマ光（λ＝２４８ｎｍ）の紫外線に対し
て遮光性を有する遮光膜を形成する工程と、この遮光膜
をパターニングしゲート電極形成用の開口部を形成する
工程と、この開口部を含む全面に金属膜を形成する工程
と、この金属膜をパターニングし断面がＴ型のゲート電
極を形成したのち前記遮光膜を除去する工程とを含むこ
とを特徴とするものである。
【００１２】
【作用】遮光膜は、フォトレジスト膜を露光する際に、
下地の反射により生ずるパターン寸法や形状の不安定化
を防止する役割を持ち、同時に、金属膜を埋め込んで電
極を形成する際の型の役割を持っている。そのため、簡
略な工程により、Ｔ型ゲート電極を形成することが可能
となる。
下地の反射により生ずるパターン寸法や形状の不安定化
を防止する役割を持ち、同時に、金属膜を埋め込んで電
極を形成する際の型の役割を持っている。そのため、簡
略な工程により、Ｔ型ゲート電極を形成することが可能
となる。
【００１３】さらに、遮光膜を全面除去する工程におい
て、エッチングされない電極構成金属膜を用いることに
より、ゲート電極をＳｉ3 Ｎ4 膜で保護する工程が不要
となる。
て、エッチングされない電極構成金属膜を用いることに
より、ゲート電極をＳｉ3 Ｎ4 膜で保護する工程が不要
となる。
【００１４】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１（ａ）〜（ｄ）は本発明の第１の実
施の形態を説明する為の断面図である。
して説明する。図１（ａ）〜（ｄ）は本発明の第１の実
施の形態を説明する為の断面図である。
【００１５】まず、図１（ａ）に示すように、ＧａＡｓ
よりなる半絶縁性基板１上にＭＢＥ法によりＧａＡｓか
らなる動作層２を形成した後、フォトレジストパターン
をマスクとして、ウェットまたはドライエッチングによ
り選択的に動作層２の表面を除去して、リセス段差４を
形成する。次でその上に、遮光膜として、Ｓｉ膜３をス
パッタ法により成膜する。次に全面にポジ型の第１のフ
ォトレジスト膜５Ａを塗布により成膜する。
よりなる半絶縁性基板１上にＭＢＥ法によりＧａＡｓか
らなる動作層２を形成した後、フォトレジストパターン
をマスクとして、ウェットまたはドライエッチングによ
り選択的に動作層２の表面を除去して、リセス段差４を
形成する。次でその上に、遮光膜として、Ｓｉ膜３をス
パッタ法により成膜する。次に全面にポジ型の第１のフ
ォトレジスト膜５Ａを塗布により成膜する。
【００１６】次に図１（ｂ）に示すように、フォトマス
クを用いて、目合わせ露光機により露光する。露光光に
は、ｉ線（λ＝３６５ｎｍ）またはＫｒＦエキシマ光
（λ＝２４８ｎｍ）が用いられる。露光時には、フォト
レジスト膜５Ａ中の露光領域にフォトマスクを通った露
光光が入射する。フォトレジスト膜５Ａの下地のＳｉ膜
３は、前記露光光に対して低い透過率を持つため、Ｓｉ
膜３に入射した露光光は完全に吸収され、Ｓｉ膜３の下
面において反射された露光光が再びフォトレジスト膜中
に入射することは無い。またＳｉ膜３は、フォトレジス
ト膜５Ａとの界面において低い反射率を持つため、下地
段差での反射によるパターンの変形や、入射光と反射光
の間の定在波によるパターン側壁の波形形状や、レジス
ト膜中の多重反射効果によって露光エネルギーが変化し
て起こる寸法変動を防ぐことが出来る。
クを用いて、目合わせ露光機により露光する。露光光に
は、ｉ線（λ＝３６５ｎｍ）またはＫｒＦエキシマ光
（λ＝２４８ｎｍ）が用いられる。露光時には、フォト
レジスト膜５Ａ中の露光領域にフォトマスクを通った露
光光が入射する。フォトレジスト膜５Ａの下地のＳｉ膜
３は、前記露光光に対して低い透過率を持つため、Ｓｉ
膜３に入射した露光光は完全に吸収され、Ｓｉ膜３の下
面において反射された露光光が再びフォトレジスト膜中
に入射することは無い。またＳｉ膜３は、フォトレジス
ト膜５Ａとの界面において低い反射率を持つため、下地
段差での反射によるパターンの変形や、入射光と反射光
の間の定在波によるパターン側壁の波形形状や、レジス
ト膜中の多重反射効果によって露光エネルギーが変化し
て起こる寸法変動を防ぐことが出来る。
【００１７】次にアルカリ現像液により現像することに
より露光領域が溶解し、リセス段差４内にレジスト開口
パターンが形成される。次でこの第１のフォトレジスト
膜５Ａをマスクとして、ＳＦ6 ガスを用いたドライエッ
チングにより、Ｓｉ膜３を選択的に除去し、レジスト開
口パターンを転写して開口部６を形成した後、Ｏ2 プラ
ズマによりフォトレジスト膜５Ａを除去する。
より露光領域が溶解し、リセス段差４内にレジスト開口
パターンが形成される。次でこの第１のフォトレジスト
膜５Ａをマスクとして、ＳＦ6 ガスを用いたドライエッ
チングにより、Ｓｉ膜３を選択的に除去し、レジスト開
口パターンを転写して開口部６を形成した後、Ｏ2 プラ
ズマによりフォトレジスト膜５Ａを除去する。
【００１８】次に図１（ｃ）に示すように、たとえば蒸
着法により金属膜を成膜して、開口部６を埋め込む。こ
こで、金属膜には、Ａｌ膜７等を用いる。その後、第２
のフォトレジスト膜５Ｂによるパターンをマスクとし
て、ＣＣｌ4 またはＢＣｌ4 ガスを用いたドライエッチ
ング法により、Ａｌ膜７を選択的に除去しゲート電極と
したのち、Ｏ2 プラズマを用いてフォトレジスト膜５Ｂ
を除去する。
着法により金属膜を成膜して、開口部６を埋め込む。こ
こで、金属膜には、Ａｌ膜７等を用いる。その後、第２
のフォトレジスト膜５Ｂによるパターンをマスクとし
て、ＣＣｌ4 またはＢＣｌ4 ガスを用いたドライエッチ
ング法により、Ａｌ膜７を選択的に除去しゲート電極と
したのち、Ｏ2 プラズマを用いてフォトレジスト膜５Ｂ
を除去する。
【００１９】次に図１（ｄ）に示すように、ＳＦ6 ガス
を用いた等方性ドライエッチングにより、ゲート電極７
Ａの周辺も含めたＳｉ膜３を全面除去する。このとき、
Ａｌからなるゲート電極７Ａは、ＳＦ6 ガスによりエッ
チングされず、動作層２との間でショットキーを形成し
ている。
を用いた等方性ドライエッチングにより、ゲート電極７
Ａの周辺も含めたＳｉ膜３を全面除去する。このとき、
Ａｌからなるゲート電極７Ａは、ＳＦ6 ガスによりエッ
チングされず、動作層２との間でショットキーを形成し
ている。
【００２０】尚、この実施の形態では反射防止膜として
Ｓｉ膜を用いた場合について説明したが、ＴｉＮ膜やＳ
ｉＣ膜を用いることも可能である。この時のエッチング
ガスとしてはＳＦ6 やＣＨＦ3 を用いる。
Ｓｉ膜を用いた場合について説明したが、ＴｉＮ膜やＳ
ｉＣ膜を用いることも可能である。この時のエッチング
ガスとしてはＳＦ6 やＣＨＦ3 を用いる。
【００２１】図２（ａ）〜（ｄ）は、本発明の第２の実
施の形態を説明する為の断面図である。
施の形態を説明する為の断面図である。
【００２２】まず、図２（ａ）に示すように、第１の実
施の形態と同様に操作し半絶縁性基板１上に動作層２を
形成した後、フォトレジストパターンをマスクとして、
ウェットまたはドライエッチングにより選択的に動作層
２の表面を除去して、リセス段差４を形成する。次にこ
の動作層２の上に、アモルファスカーボン膜（以下α−
Ｃ膜と記す）１３をスパッタ法により成膜し、続いてポ
ジ型の第１のフォトレジスト膜５Ａを塗布により成膜す
る。
施の形態と同様に操作し半絶縁性基板１上に動作層２を
形成した後、フォトレジストパターンをマスクとして、
ウェットまたはドライエッチングにより選択的に動作層
２の表面を除去して、リセス段差４を形成する。次にこ
の動作層２の上に、アモルファスカーボン膜（以下α−
Ｃ膜と記す）１３をスパッタ法により成膜し、続いてポ
ジ型の第１のフォトレジスト膜５Ａを塗布により成膜す
る。
【００２３】次に図２（ｂ）に示すように、フォトマス
クを用いて、目合わせ露光機により露光する。露光光に
は、ｉ線（λ＝３６５ｎｍ）またはＫｒＦエキシマ光
（λ＝２４８ｎｍ）が用いられる。露光時には、第１の
フォトレジスト膜５Ａ中の露光領域にフォトマスクを通
った露光光が入射する。第１のフォトレジスト膜５Ａの
下地のα−Ｃ膜１３は、前記露光光に対して低い透過率
を持つため、α−Ｃ膜１３に入射した露光光は完全に吸
収され、再び第１のフォトレジスト膜５Ａ中に入射する
ことはない。また、α−Ｃ膜１３は、第１のフォトレジ
スト膜５Ａとの界面において、低い反射率を持つため、
下地段階での反射によるパターンの変形や、入射光と反
射光の間の定在波によるパターン側壁の波形形状や、レ
ジスト膜中の多重反射効果によって露光エネルギーが変
化して起こる寸法変動を防ぐこと出来る。
クを用いて、目合わせ露光機により露光する。露光光に
は、ｉ線（λ＝３６５ｎｍ）またはＫｒＦエキシマ光
（λ＝２４８ｎｍ）が用いられる。露光時には、第１の
フォトレジスト膜５Ａ中の露光領域にフォトマスクを通
った露光光が入射する。第１のフォトレジスト膜５Ａの
下地のα−Ｃ膜１３は、前記露光光に対して低い透過率
を持つため、α−Ｃ膜１３に入射した露光光は完全に吸
収され、再び第１のフォトレジスト膜５Ａ中に入射する
ことはない。また、α−Ｃ膜１３は、第１のフォトレジ
スト膜５Ａとの界面において、低い反射率を持つため、
下地段階での反射によるパターンの変形や、入射光と反
射光の間の定在波によるパターン側壁の波形形状や、レ
ジスト膜中の多重反射効果によって露光エネルギーが変
化して起こる寸法変動を防ぐこと出来る。
【００２４】次にアルカリ現像液により現像することに
より露光領域が溶解し、リセス段差４内にレジスト開口
パターンが形成される。
より露光領域が溶解し、リセス段差４内にレジスト開口
パターンが形成される。
【００２５】次にこの第１のフォトレジスト膜５Ａをマ
スクとして、Ｏ2 ガスを用いたドライエッチングによ
り、α−Ｃ膜１３を選択的に除去して、レジスト開口パ
ターンを転写し開口部６を形成する。このとき、第１の
フォトレジスト膜５Ａも同時にエッチングされ除去され
る。
スクとして、Ｏ2 ガスを用いたドライエッチングによ
り、α−Ｃ膜１３を選択的に除去して、レジスト開口パ
ターンを転写し開口部６を形成する。このとき、第１の
フォトレジスト膜５Ａも同時にエッチングされ除去され
る。
【００２６】次に図２（ｃ）に示すように、たとえば蒸
着法により金属膜を成膜して、開口部６を埋め込む。こ
こで、金属膜には、Ａｌ膜７等を用いる。その後、第２
のフォトレジスト膜５Ｂによるパターンをマスクとし
て、ＣＣｌ4 またはＢＣｌ4 ガスを用いたドライエッチ
ング法により、Ａｌ膜７を選択的に除去しゲート電極を
形成する。
着法により金属膜を成膜して、開口部６を埋め込む。こ
こで、金属膜には、Ａｌ膜７等を用いる。その後、第２
のフォトレジスト膜５Ｂによるパターンをマスクとし
て、ＣＣｌ4 またはＢＣｌ4 ガスを用いたドライエッチ
ング法により、Ａｌ膜７を選択的に除去しゲート電極を
形成する。
【００２７】次に図２（ｄ）に示すように、Ｏ2 ガスを
用いた等方性ドライエッチングにより、第２のフォトレ
ジスト膜５Ｂおよび、ゲート電極７Ａの周辺も含めたα
−Ｃ膜１３を全面除去する。このとき、Ａｌからなるゲ
ート電極７ＡはＯ2 ガスにエッチングされず、動作層２
との間でショットキーを形成している。このように本第
２の実施の形態によれば、α−Ｃ膜１３と第２のフォト
レジスト膜５Ｂを同時にエッチングできる為、第１の実
施の形態に比べ工程を簡略化できるという利点がある。
用いた等方性ドライエッチングにより、第２のフォトレ
ジスト膜５Ｂおよび、ゲート電極７Ａの周辺も含めたα
−Ｃ膜１３を全面除去する。このとき、Ａｌからなるゲ
ート電極７ＡはＯ2 ガスにエッチングされず、動作層２
との間でショットキーを形成している。このように本第
２の実施の形態によれば、α−Ｃ膜１３と第２のフォト
レジスト膜５Ｂを同時にエッチングできる為、第１の実
施の形態に比べ工程を簡略化できるという利点がある。
【００２８】尚、上記実施の形態においては、ゲート電
極にＡｌ膜を用いたが、ＷＳｉ膜やＭｏ膜を用いること
が可能である。この場合エッチングガスとしてはＳＦ6
を用いる。
極にＡｌ膜を用いたが、ＷＳｉ膜やＭｏ膜を用いること
が可能である。この場合エッチングガスとしてはＳＦ6
を用いる。
【００２９】
【発明の効果】第１の効果は、半導体基板上に設ける膜
を従来の被エッチング膜と反射防止膜の２層から、１層
にすることができるということである。これにより、半
導体基板上に成膜する工程および、ゲート開口のための
エッチング工程が簡略化できるようになる。その理由
は、半導体基板上に設けたＳｉ膜やα−Ｃ膜等からなる
遮光膜が、ゲート電極用の金属膜を埋め込みＴ型ゲート
電極を形成するための被エッチング膜と、フォトレジス
ト膜の露光時の下地反射防止膜との両方を兼ねるからで
ある。
を従来の被エッチング膜と反射防止膜の２層から、１層
にすることができるということである。これにより、半
導体基板上に成膜する工程および、ゲート開口のための
エッチング工程が簡略化できるようになる。その理由
は、半導体基板上に設けたＳｉ膜やα−Ｃ膜等からなる
遮光膜が、ゲート電極用の金属膜を埋め込みＴ型ゲート
電極を形成するための被エッチング膜と、フォトレジス
ト膜の露光時の下地反射防止膜との両方を兼ねるからで
ある。
【００３０】第２の効果は、Ｔ型ゲート電極を形成する
ために不要となった遮光膜を除去する工程で、ゲート電
極用金属膜がエッチングされるのを防ぐためにＳｉ3 Ｎ
4 膜で保護する必要が無いということである。これによ
り、Ｔ型ゲート電極形成のための工程を削減することが
出来る。その理由は、第１の実施の形態においては、ゲ
ート電極を構成する金属としてＡｌ膜を使用しているた
め、Ｓｉ膜はエッチングするがゲート電極はエッチング
しないようなガスを選ぶことができるためである。第２
の実施の形態においては、α−Ｃ膜を除去するのに用い
るＯ2 ガスは、従来用いられているゲート電極を構成す
る金属膜をエッチングしないためである。
ために不要となった遮光膜を除去する工程で、ゲート電
極用金属膜がエッチングされるのを防ぐためにＳｉ3 Ｎ
4 膜で保護する必要が無いということである。これによ
り、Ｔ型ゲート電極形成のための工程を削減することが
出来る。その理由は、第１の実施の形態においては、ゲ
ート電極を構成する金属としてＡｌ膜を使用しているた
め、Ｓｉ膜はエッチングするがゲート電極はエッチング
しないようなガスを選ぶことができるためである。第２
の実施の形態においては、α−Ｃ膜を除去するのに用い
るＯ2 ガスは、従来用いられているゲート電極を構成す
る金属膜をエッチングしないためである。
【図１】本発明の第１の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図２】本発明の第２の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図３】従来例を説明する為の半導体チップの断面図。
１ 半絶縁性基板 ２ 動作層 ３ Ｓｉ膜 ４ リセス段差 ５Ａ，５Ｂ フォトレジスト膜 ６，６Ａ 開口部 ７ Ａｌ膜 ７Ａ，１７Ａ ゲート電極 ８ ＳｉＯ2 膜 ９ 反射防止膜 １０ Ｓｉ3 Ｎ4 膜 １３ α−Ｃ膜 １７ 金属膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51 H01L 29/872
Claims (2)
- 【請求項１】 半導体基板上にｉ線（λ＝３６５ｎｍ）
またはＫｒＦエキシマ光（λ＝２４８ｎｍ）の紫外線に
対して遮光性を有する遮光膜を形成する工程と、この遮
光膜をパターニングしゲート電極形成用の開口部を形成
する工程と、この開口部を含む全面に金属膜を形成する
工程と、この金属膜をパターニングし断面がＴ型のゲー
ト電極を形成したのち前記遮光膜を除去する工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】 遮光膜はＳｉ，アモルファスカーボン，
ＴｉＮ，ＳｉＣのうちの１種である請求項１記載の半導
体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263325A JP3047832B2 (ja) | 1996-10-03 | 1996-10-03 | 半導体装置の製造方法 |
| US08/942,821 US5869365A (en) | 1996-10-03 | 1997-10-02 | Method of forming T electrode in field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263325A JP3047832B2 (ja) | 1996-10-03 | 1996-10-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10106971A JPH10106971A (ja) | 1998-04-24 |
| JP3047832B2 true JP3047832B2 (ja) | 2000-06-05 |
Family
ID=17387914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8263325A Expired - Fee Related JP3047832B2 (ja) | 1996-10-03 | 1996-10-03 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5869365A (ja) |
| JP (1) | JP3047832B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3120754B2 (ja) * | 1997-05-29 | 2000-12-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6515310B2 (en) * | 2000-05-06 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric apparatus |
| JP2003188189A (ja) * | 2001-12-20 | 2003-07-04 | Nec Compound Semiconductor Devices Ltd | 半導体装置の製造方法 |
| US6764949B2 (en) * | 2002-07-31 | 2004-07-20 | Advanced Micro Devices, Inc. | Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication |
| KR100678460B1 (ko) * | 2004-10-12 | 2007-02-02 | 삼성전자주식회사 | 자기정렬 패턴들 사이에 배치된 채널부 홀의 형성방법들 및 이를 이용해서 게이트 패턴들을 갖는 반도체 장치의 형성방법들 |
| CN107369777B (zh) * | 2017-08-31 | 2020-01-03 | 京东方科技集团股份有限公司 | 一种oled基板及其制备方法、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666337B2 (ja) * | 1987-04-01 | 1994-08-24 | 日本電気株式会社 | Ｔ型ゲ−トの製造方法 |
| JP2901423B2 (ja) * | 1992-08-04 | 1999-06-07 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPH06204130A (ja) * | 1992-12-28 | 1994-07-22 | Mitsubishi Electric Corp | パターンの形成方法 |
| US5656128A (en) * | 1993-03-26 | 1997-08-12 | Fujitsu Limited | Reduction of reflection by amorphous carbon |
| JPH0786310A (ja) * | 1993-09-20 | 1995-03-31 | Mitsubishi Electric Corp | 高融点金属ゲート電極の形成方法 |
-
1996
- 1996-10-03 JP JP8263325A patent/JP3047832B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-02 US US08/942,821 patent/US5869365A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5869365A (en) | 1999-02-09 |
| JPH10106971A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2707416B2 (ja) | 多層レジストパターン形成方法 | |
| JP3306678B2 (ja) | 金属パターン膜の形成方法 | |
| KR101867503B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| EP0940719A2 (en) | Photoresist film and method for forming a pattern thereof | |
| JP3047832B2 (ja) | 半導体装置の製造方法 | |
| US6183915B1 (en) | Method of forming a phase shifting reticle | |
| JP2636763B2 (ja) | 半導体装置の製造方法 | |
| US6183938B1 (en) | Conformal organic coatings for sidewall patterning of sublithographic structures | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JP2814848B2 (ja) | 位相シフトマスク及びその製造方法 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| KR100688710B1 (ko) | 반사 방지막 식각 방법 | |
| JP3157647B2 (ja) | 半導体装置の製造方法 | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
| JPH0414220A (ja) | レジスト・パターン形成方法 | |
| KR0123241B1 (ko) | 포토마스크 및 그 제조방법 | |
| KR0172799B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR960000232B1 (ko) | 반도체 소자의 게이트패턴 형성방법 | |
| KR100273686B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| EP0740330A2 (en) | Method for reducing the standing wave effect in a photolithography process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |