JPH0666337B2 - Ｔ型ゲ−トの製造方法 - Google Patents

Ｔ型ゲ−トの製造方法

Info

Publication number
JPH0666337B2
JPH0666337B2 JP8151387A JP8151387A JPH0666337B2 JP H0666337 B2 JPH0666337 B2 JP H0666337B2 JP 8151387 A JP8151387 A JP 8151387A JP 8151387 A JP8151387 A JP 8151387A JP H0666337 B2 JPH0666337 B2 JP H0666337B2
Authority
JP
Japan
Prior art keywords
gate
overlay
insulating layer
insulating film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8151387A
Other languages
English (en)
Other versions
JPS63245961A (ja
Inventor
博司 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8151387A priority Critical patent/JPH0666337B2/ja
Publication of JPS63245961A publication Critical patent/JPS63245961A/ja
Publication of JPH0666337B2 publication Critical patent/JPH0666337B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特にＴ型ゲート
の製造方法に関する。
〔従来の技術〕
電界効果素子の高周波化においてゲート長の短縮化に必
須であるが逆にこの事によりゲート断面積が小さくなり
ゲート抵抗が大きくなる。そこでゲート断面構造を第２
図に示すようにＴ型としゲート抵抗を減らす事が従来行
なわれている。この種の形状の電極は第３図に示すいわ
ゆるオーバレイ構造におけるゲートと同形状であるが、
このままであるとオーバレイ下部の浮遊容量大きく、こ
れを避ける為にはオーバレイ下部の絶縁層を除去する必
要がある。
〔発明が解決しようとする問題点〕
しかしながらこの絶縁層部を除去する際、ゲートを形成
する金属層も同時に浸食される恐れがある。例えば通
常、上記絶縁層としてSiO2が用いられる場合が多く、ま
たゲートを構成する金属層には通常、ショットキ金属の
上にゲート抵抗を小さくする為にＡｕ等の低抵抗金属を
被着するが、さらにこれら金属の密着性を良くする為に
Ｔｉ等の金属が中間に介在した構成となる。そこで前述
のSiO2を弗酸によりエッチングした場合、同時にＴｉも
側面よりエッチングされる。この欠点を補う方法として
例えばフォトレジスト等によってゲートを保護した後エ
ッチングする事が考えられる。しかしゲート寸法が短い
場合、精度よくゲートをカバーする事は困難となる。つ
まり少しの目づれによりゲートが露出し、結局当方法に
ては前述の危険性は回避できない。
〔問題点を解決するための手段〕
本発明はこれらの欠点を補なったものであり、オーバレ
イゲート形成後、オーバレイ下部の絶縁膜とは異なる絶
縁膜によりゲート側面を保護し然る後オーバレイ下部の
絶縁膜のみを浸食するエッチング液にて除去する事を特
徴とする。
更に詳細に述べると、まず、平坦なウェハーに部分的に
金属層等の段差がある場合、この上にＣＶＤ法等により
成長されたSiO2，Si3N4等の絶縁膜を上記金属層と選択
性のあるガスにて異方的にドライエッチングし、金属層
側壁にのみ上記絶縁膜を残す技術は、側壁加工技術とし
て周知である。従ってオーバレイゲート形成後、オーバ
レイ下部の絶縁膜とは異なる絶縁膜を成長し、上記側壁
加工技術を用いる事によりゲート側面はオーバレイ下部
の絶縁膜とは異なる絶縁膜により保護される。然る後、
上記２種の絶縁膜に対し選択性のあるエッチング液にて
オーバレイ下部の絶縁膜をエッチングする事により目的
を達成できる。
〔実施例〕 次に本発明について図面を参照して説明する。第１図
(a)〜(c)は本発明によるＴ型ゲート製法の一実施例であ
る。まず第１図(a)はオーバレイゲート形成後の断面図
であり絶縁膜はSiO2、またゲート金属構成はWSi-Ti-Pt-
Auである。ＰｔはＡｕ拡散防止用であり、膜厚は例えば
SiO23000Å，WSi4000Å，Ti1000Å，Pt500Å，
Au4000Åである。次にSi3N4をCVD法により2000Å成長
する。次に例えばCF4ガスを用いたＲＩＥにより上記Si3
N4を上記膜厚値程度トライエッチングし第１図(b)に示
すようにゲート側壁にのみSi3N4を残す。次に例えば弗
酸：弗化アンモニウム＝１：６の液にてオーバレイ下部
のSiO2をエッチングする事により第１図(c)に示すＴ型
ゲートを得る。
〔発明の効果〕
以上説明したように本発明によれば、Ｔ型ゲート構造を
有する電界効果トランジスタにおいて、その浮遊容量の
ため特性を阻害するオーバレイ下部の絶縁膜を、ゲート
側壁を左記オーバレイ下部の絶縁膜とは異なる絶縁膜に
より保護する事により、ゲート金属を浸食することなく
除去する事ができる。
【図面の簡単な説明】
第１図(a)〜(c)は本発明による製法を示す断面図であり
第１図(a)はオーバレイゲート形成後、第１図(b)は保護
側壁膜形成後、第１図(c)はオーバレイ下部絶縁膜除去
後を示す図である。また第２図はＴ型ゲートの断面図で
あり第３図はオーバレイゲートの断面図である。図中の
番号は以下のものを表わす。 １……Ａｕ層、２……Ｐｔ層、３……Ｔｉ層、４……WS
i層、５……SiO2、６……Si3N4、７……ゲート金属、８
……絶縁膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】Ｔ型ゲート構造を有する電界効果トランジ
    スタにおいて素子の形成されるウェハー主平面に第１の
    絶縁層を形成する工程と、該第１の絶縁層にゲート電極
    窓を開口しオーバレイゲートを形成する工程と、前記第
    １の絶縁層とは異なる第２の絶縁層を成長する工程と、
    該第２の絶縁層をドライエッチングにより異方的にエッ
    チングし、前記オーバレイゲートのオーバレイ部側壁に
    のみ前記第２の絶縁層を残す工程と前記第１の絶縁層を
    前記第２の絶縁層を浸食しないエッチング液にてエッチ
    ングする工程を含むことを特徴とするＴ型ゲートの製造
    方法。
JP8151387A 1987-04-01 1987-04-01 Ｔ型ゲ−トの製造方法 Expired - Lifetime JPH0666337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8151387A JPH0666337B2 (ja) 1987-04-01 1987-04-01 Ｔ型ゲ−トの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8151387A JPH0666337B2 (ja) 1987-04-01 1987-04-01 Ｔ型ゲ−トの製造方法

Publications (2)

Publication Number Publication Date
JPS63245961A JPS63245961A (ja) 1988-10-13
JPH0666337B2 true JPH0666337B2 (ja) 1994-08-24

Family

ID=13748426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8151387A Expired - Lifetime JPH0666337B2 (ja) 1987-04-01 1987-04-01 Ｔ型ゲ−トの製造方法

Country Status (1)

Country Link
JP (1) JPH0666337B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047832B2 (ja) * 1996-10-03 2000-06-05 日本電気株式会社 半導体装置の製造方法
JPH10125773A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS63245961A (ja) 1988-10-13

Similar Documents

Publication Publication Date Title
US4839304A (en) Method of making a field effect transistor with overlay gate structure
US4977100A (en) Method of fabricating a MESFET
US5310695A (en) Interconnect structure in semiconductor device and method for making the same
JP3433632B2 (ja) 薄膜トランジスタの製造方法
US4266333A (en) Method of making a Schottky barrier field effect transistor
JPH0666337B2 (ja) Ｔ型ゲ−トの製造方法
JP3534269B2 (ja) 半導体装置及びその製造方法
JPH05299655A (ja) 薄膜トランジスタ
JPH0644577B2 (ja) 電界効果トランジスタの製造方法
JPH0351095B2 (ja)
JPS6376479A (ja) 半導体装置の製造方法
JPH0336302B2 (ja)
JPH07111978B2 (ja) 半導体素子の製造方法
JPH0358433A (ja) 電界効果トランジスタの製造方法
JPH09270517A (ja) 薄膜トランジスタの製造方法
JP3304595B2 (ja) 半導体装置の製造方法
JP2557432B2 (ja) 電界効果トランジスタ
JP2504587B2 (ja) 半導体集積回路の製造方法
JP3075245B2 (ja) 化合物半導体の製造方法
JPH0837233A (ja) 半導体装置の製造方法
JPH011278A (ja) 半導体装置の製造方法
JPH0785508B2 (ja) 半導体基板の保護膜形成方法
JPH07321290A (ja) バイポーラ集積回路装置の製造方法
JPS61198743A (ja) 半導体装置の製造方法
JPS60244075A (ja) Ｅ／ｄ構成集積回路の製造方法