JP2504587B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP2504587B2 JP2504587B2 JP28547489A JP28547489A JP2504587B2 JP 2504587 B2 JP2504587 B2 JP 2504587B2 JP 28547489 A JP28547489 A JP 28547489A JP 28547489 A JP28547489 A JP 28547489A JP 2504587 B2 JP2504587 B2 JP 2504587B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten layer
- contact hole
- oxide film
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路の製造方法に関するもの
である。
である。
近年、半導体集積回路の集積度が高くなり、それに伴
い半導体素子の寸法も益々微細化する傾向にある。高集
積度の半導体集積回路を製造する際に生じる問題の一つ
に、半導体集積回路を構成する半導体素子の微細なコン
タクト孔に金属配線層（通常、アルミ合金）を形成する
際のステップカバレージが極めて悪くなるという問題が
あった。
い半導体素子の寸法も益々微細化する傾向にある。高集
積度の半導体集積回路を製造する際に生じる問題の一つ
に、半導体集積回路を構成する半導体素子の微細なコン
タクト孔に金属配線層（通常、アルミ合金）を形成する
際のステップカバレージが極めて悪くなるという問題が
あった。
この問題を解決する方法として、ステップカバレージ
の良いCVD法によるタングステン層を半導体素子のコン
タクト孔の内部に形成する半導体集積回路の製造方法が
提案された。
の良いCVD法によるタングステン層を半導体素子のコン
タクト孔の内部に形成する半導体集積回路の製造方法が
提案された。
第２図（ａ），（ｂ），（ｃ），（ｄ）は従来の半導
体集積回路の製造工程を示す断面図である。第２図
（ａ）に示すようにシリコン基板１の表面には、下部配
線層である拡散層2,多結晶シリコン層４と素子分離酸化
膜３とが形成されている。この素子分離酸化膜３および
多結晶シリコン層４の表面に絶縁膜５が形成される。次
に第２図（ｂ）に示すように、この素子分離酸化膜３お
よび絶縁膜５を選択的に除去してコンタクト孔８が形成
される。次に第２図（ｃ）に示すように、全面にCVD法
によりCVDタングステン層９が形成される。次に第２図
（ｄ）に示すようにCVDタングステン層９をドライエッ
チング法によりエッチバックして、コンタクト孔８の内
部のタングステン層14を残し他の領域のCVDタングステ
ン層９を除去する。そして最後にこのコンタクト孔８の
内部のタングステン層14に対して金属配線層（図示せ
ず）が形成される方法である。
体集積回路の製造工程を示す断面図である。第２図
（ａ）に示すようにシリコン基板１の表面には、下部配
線層である拡散層2,多結晶シリコン層４と素子分離酸化
膜３とが形成されている。この素子分離酸化膜３および
多結晶シリコン層４の表面に絶縁膜５が形成される。次
に第２図（ｂ）に示すように、この素子分離酸化膜３お
よび絶縁膜５を選択的に除去してコンタクト孔８が形成
される。次に第２図（ｃ）に示すように、全面にCVD法
によりCVDタングステン層９が形成される。次に第２図
（ｄ）に示すようにCVDタングステン層９をドライエッ
チング法によりエッチバックして、コンタクト孔８の内
部のタングステン層14を残し他の領域のCVDタングステ
ン層９を除去する。そして最後にこのコンタクト孔８の
内部のタングステン層14に対して金属配線層（図示せ
ず）が形成される方法である。
このような方法で形成された半導体集積回路は、コン
タクト孔８の内部に残されたCVDタングステン層９（タ
ングステン層14）のステップカバレージが極めて優れて
いるため、ステップカバレージの悪いスパッタ法による
アルミ膜をこのタングステン層14に対して金属配線層と
して形成しても、コンタクト孔８での金属配線層の断線
を防止することができる。
タクト孔８の内部に残されたCVDタングステン層９（タ
ングステン層14）のステップカバレージが極めて優れて
いるため、ステップカバレージの悪いスパッタ法による
アルミ膜をこのタングステン層14に対して金属配線層と
して形成しても、コンタクト孔８での金属配線層の断線
を防止することができる。
しかしながらこのような方法では、第２図（ｄ）に示
すように、CVDタングステン層９をドライエッチング法
によりエッチバックして、コンタクト孔８の内部のタン
グステン層14を残し他の領域のCVDタングステン層９を
除去する際に絶縁膜５の表面の段差部分にタングステン
層11が残存する。このようにタングステン層11を残存し
たままその表面に金属配線層を形成した場合、この金属
配線層が短絡を引き起こす可能性が極めて高いという問
題がある。
すように、CVDタングステン層９をドライエッチング法
によりエッチバックして、コンタクト孔８の内部のタン
グステン層14を残し他の領域のCVDタングステン層９を
除去する際に絶縁膜５の表面の段差部分にタングステン
層11が残存する。このようにタングステン層11を残存し
たままその表面に金属配線層を形成した場合、この金属
配線層が短絡を引き起こす可能性が極めて高いという問
題がある。
この発明の目的は、上記問題点に鑑み、金属配線層が
短絡等を引き起こすことなく、ステップカバレージを改
善できる半導体集積回路の製造方法を提供するものであ
る。
短絡等を引き起こすことなく、ステップカバレージを改
善できる半導体集積回路の製造方法を提供するものであ
る。
この発明の半導体集積回路の製造方法は、下部配線層
を覆うように形成された絶縁膜の表面にシリコン窒化膜
を形成する工程と、前記シリコン窒化膜の表面にシリコ
ン酸化膜を形成する工程と、前記絶縁膜と前記シリコン
窒化膜とシリコン酸化膜とを選択的に除去して前記下部
配線層までコンタクト孔を形成する工程と、全面にタン
グステン層を形成する工程と、前記コンタクト孔の内部
のタングステン層を残し他の領域のタングステン層を除
去する工程と、前記シリコン酸化膜を除去する工程と、
前記コンタクト孔の内部のタングステン層に対して金属
配線層を形成する工程とを含むものである。
を覆うように形成された絶縁膜の表面にシリコン窒化膜
を形成する工程と、前記シリコン窒化膜の表面にシリコ
ン酸化膜を形成する工程と、前記絶縁膜と前記シリコン
窒化膜とシリコン酸化膜とを選択的に除去して前記下部
配線層までコンタクト孔を形成する工程と、全面にタン
グステン層を形成する工程と、前記コンタクト孔の内部
のタングステン層を残し他の領域のタングステン層を除
去する工程と、前記シリコン酸化膜を除去する工程と、
前記コンタクト孔の内部のタングステン層に対して金属
配線層を形成する工程とを含むものである。
この発明の半導体集積回路の製造方法によれば、下部
配線層を覆うように形成された絶縁膜の表面にシリコン
窒化膜とシリコン酸化膜とを形成し、これらを選択的に
除去して下部配線層までコンタクト孔を開口し、次に全
面にタングステン層を形成し、コンタクト孔の内部のタ
ングステン層を残して他の領域のタングステン層を除去
した後に、表面のシリコン酸化膜を除去するため、シリ
コン酸化膜の表面に残存したタングステン層を完全に除
去することができる。
配線層を覆うように形成された絶縁膜の表面にシリコン
窒化膜とシリコン酸化膜とを形成し、これらを選択的に
除去して下部配線層までコンタクト孔を開口し、次に全
面にタングステン層を形成し、コンタクト孔の内部のタ
ングステン層を残して他の領域のタングステン層を除去
した後に、表面のシリコン酸化膜を除去するため、シリ
コン酸化膜の表面に残存したタングステン層を完全に除
去することができる。
この発明の一実施例を第１図（ａ），（ｂ），
（ｃ），（ｅ），（ｄ），（ｆ）に基づいて説明する。
（ｃ），（ｅ），（ｄ），（ｆ）に基づいて説明する。
第１図（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ）はこの発明の一実施例の半導体集積回路の製造工
程を示す断面図である。第１図（ａ）に示すように、シ
リコン基板１の表面には、下部配線層である拡散層2,多
結晶シリコン層４と、素子分離酸化膜３とが形成されて
いる。この素子分離酸化膜3,多結晶シリコン層４の表面
に絶縁膜５を形成する。この絶縁膜５の表面にシリコン
窒化膜６を形成し、さらにこのシリコン窒化膜６の表面
にシリコン酸化膜７を形成する。
（ｆ）はこの発明の一実施例の半導体集積回路の製造工
程を示す断面図である。第１図（ａ）に示すように、シ
リコン基板１の表面には、下部配線層である拡散層2,多
結晶シリコン層４と、素子分離酸化膜３とが形成されて
いる。この素子分離酸化膜3,多結晶シリコン層４の表面
に絶縁膜５を形成する。この絶縁膜５の表面にシリコン
窒化膜６を形成し、さらにこのシリコン窒化膜６の表面
にシリコン酸化膜７を形成する。
なおこの実施例における絶縁膜５は厚さ500nm,燐濃度
8wt％CVD法によるPSG（りんけい素酸ガラス）膜、シリ
コン窒化膜６は厚さ40nmのLPCVDシリコン窒化膜、シリ
コン酸化膜７は厚さ100nm,燐濃度8wt％のCVD法によるPS
G膜である。
8wt％CVD法によるPSG（りんけい素酸ガラス）膜、シリ
コン窒化膜６は厚さ40nmのLPCVDシリコン窒化膜、シリ
コン酸化膜７は厚さ100nm,燐濃度8wt％のCVD法によるPS
G膜である。
次に第１図（ｂ）に示すように、絶縁膜５とシリコン
窒化膜６とシリコン酸化膜７とをホトリソグラフィ・ド
ライエッチング法により選択的に除去して拡散層２およ
び多結晶シリコン層４の下部配線層までコンタクト孔８
を形成する。
窒化膜６とシリコン酸化膜７とをホトリソグラフィ・ド
ライエッチング法により選択的に除去して拡散層２およ
び多結晶シリコン層４の下部配線層までコンタクト孔８
を形成する。
次に第１図（ｃ）に示すように、全面に、スパッタ法
によりタグステンシリサイド層13を形成し、さらにこの
タングステンシリサイド層13の表面にCVD法によりCVDタ
ングステン層９を形成する。
によりタグステンシリサイド層13を形成し、さらにこの
タングステンシリサイド層13の表面にCVD法によりCVDタ
ングステン層９を形成する。
なおこの実施例のタングステンシリサイド層13は厚さ
50nmのスパッタ成長膜であり、またCVDタングステン層
９は厚さ1000nmでWF6をSiH4（モノシラン）/H2系で還元
して形成する。またタングステンシリサイド層13は、CV
Dタングステン層９と拡散層２および多結晶シリコン層
４との密着性を高めるために形成するものである。
50nmのスパッタ成長膜であり、またCVDタングステン層
９は厚さ1000nmでWF6をSiH4（モノシラン）/H2系で還元
して形成する。またタングステンシリサイド層13は、CV
Dタングステン層９と拡散層２および多結晶シリコン層
４との密着性を高めるために形成するものである。
次に第１図（ｄ）に示すように、タングステンシリサ
イド層13およびCVDタングステン層９をドライエッチン
グ法によりエッチバックしてコンタクト孔の内部のタン
グステンシリサイド層13およびCVDタングステン層９か
らなるタングステン層10を残し他の領域のCVDタングス
テン層９を除去する。この際、シリコン酸化膜７の表面
の段差部分にタングステン層11が残存することが多い。
イド層13およびCVDタングステン層９をドライエッチン
グ法によりエッチバックしてコンタクト孔の内部のタン
グステンシリサイド層13およびCVDタングステン層９か
らなるタングステン層10を残し他の領域のCVDタングス
テン層９を除去する。この際、シリコン酸化膜７の表面
の段差部分にタングステン層11が残存することが多い。
なおこの実施例の前記他の領域は、SF6を主成分とす
るガスを用いて、タングステンシリサイド層13およびCV
Dタングステン層９をドライエッチングしたものであ
り、そのエッチング層は膜の厚み約1000nmである。
るガスを用いて、タングステンシリサイド層13およびCV
Dタングステン層９をドライエッチングしたものであ
り、そのエッチング層は膜の厚み約1000nmである。
次に第１図（ｅ）に示すように、シリコン酸化膜７を
除去することによって、このシリコン酸化膜７の表面の
段差部分に残存するタングステン層11も共に除去する。
除去することによって、このシリコン酸化膜７の表面の
段差部分に残存するタングステン層11も共に除去する。
なおこの実施例のシリコン酸化膜７は、HF/NH4F系溶
液のエッチング液を用いてウェットエッチングする。こ
の場合その下層のシリコン窒化膜６は、HF/NH4F系溶液
のエッチング液ではほとんどエッチングされることはな
く、シリコン酸化膜７のエッチングが下部の絶縁膜５に
達しないためのいわゆるストッパ層の働きをするもので
ある。
液のエッチング液を用いてウェットエッチングする。こ
の場合その下層のシリコン窒化膜６は、HF/NH4F系溶液
のエッチング液ではほとんどエッチングされることはな
く、シリコン酸化膜７のエッチングが下部の絶縁膜５に
達しないためのいわゆるストッパ層の働きをするもので
ある。
またシリコン酸化膜７に例えば多量の燐を添加してウ
ェットエッチングすることにより、このシリコン酸化膜
７のウェットエッチング速度を高めれば、シリコン酸化
膜７の除去の際にコンタクト孔８の側壁部の絶縁膜５が
削られるのを最小限度に抑えることが可能であり、ウェ
ットエッチングによりコンタクト孔８の形状を損なうこ
とを防止することができる。
ェットエッチングすることにより、このシリコン酸化膜
７のウェットエッチング速度を高めれば、シリコン酸化
膜７の除去の際にコンタクト孔８の側壁部の絶縁膜５が
削られるのを最小限度に抑えることが可能であり、ウェ
ットエッチングによりコンタクト孔８の形状を損なうこ
とを防止することができる。
次に第１図（ｆ）に示すように、コンタクト孔８の内
部のタングステン層10に対して金属配線層12を形成す
る。
部のタングステン層10に対して金属配線層12を形成す
る。
なおこの実施例の金属配線層12は、スパッタ成長させ
たアルミ膜をホトグラフィ・ドライエッチング法により
加工したものである。
たアルミ膜をホトグラフィ・ドライエッチング法により
加工したものである。
このような方法で製造された半導体集積回路は、コン
タクト孔８に残されたタングステン層10に対して形成さ
れる金属配線層12とのステップカバレージが極めて良
く、しかも従来の金属配線の短絡等の原因となっていた
タングステン層11の残留を完全に除去できる。
タクト孔８に残されたタングステン層10に対して形成さ
れる金属配線層12とのステップカバレージが極めて良
く、しかも従来の金属配線の短絡等の原因となっていた
タングステン層11の残留を完全に除去できる。
この発明の半導体集積回路の製造方法によれば、下部
配線層を覆うように形成された絶縁膜の表面にシリコン
酸化膜とシリコン窒化膜とを形成し、これらを選択的に
除去して下部配線層までコンタクト孔を開口し、次に全
面にタングステン層を形成し、コンタクト孔の内部のタ
ングステン層を残して他の領域のタングステン層を除去
した後に、表面のシリコン酸化膜を除去するため、シリ
コン酸化膜の表面に残存したタングステン層を完全に除
去することができる。その結果、従来のようなタングス
テン層の残存による金属配線層の短絡等を引き起こすこ
となく、コンタクト孔の内部の金属配線のステップカバ
レージを改善することができる。
配線層を覆うように形成された絶縁膜の表面にシリコン
酸化膜とシリコン窒化膜とを形成し、これらを選択的に
除去して下部配線層までコンタクト孔を開口し、次に全
面にタングステン層を形成し、コンタクト孔の内部のタ
ングステン層を残して他の領域のタングステン層を除去
した後に、表面のシリコン酸化膜を除去するため、シリ
コン酸化膜の表面に残存したタングステン層を完全に除
去することができる。その結果、従来のようなタングス
テン層の残存による金属配線層の短絡等を引き起こすこ
となく、コンタクト孔の内部の金属配線のステップカバ
レージを改善することができる。
第１図（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ）はこの発明の一実施例の半導体集積回路の製造工
程を示す断面図、第２図（ａ），（ｂ），（ｃ），
（ｄ）は従来の半導体集積回路の製造工程を示す断面図
である。 ５……絶縁膜、６……シリコン窒化膜、７……シリコン
酸化膜、８……コンタクト孔、10……タングステン層、
12……金属配線層
（ｆ）はこの発明の一実施例の半導体集積回路の製造工
程を示す断面図、第２図（ａ），（ｂ），（ｃ），
（ｄ）は従来の半導体集積回路の製造工程を示す断面図
である。 ５……絶縁膜、６……シリコン窒化膜、７……シリコン
酸化膜、８……コンタクト孔、10……タングステン層、
12……金属配線層
Claims (1)
- 【請求項１】下部配線層を覆うように形成された絶縁膜
の表面にシリコン窒化膜を形成する工程と、前記シリコ
ン窒化膜の表面にシリコン酸化膜を形成する工程と、前
記絶縁膜と前記シリコン窒化膜とシリコン酸化膜とを選
択的に除去して前記下部配線層までコンタクト孔を形成
する工程と、全面にタングステン層を形成する工程と、
前記コンタクト孔の内部のタングステン層を残し他の領
域のタングステン層を除去する工程と、前記シリコン酸
化膜を除去する工程と、前記コンタクト孔の内部のタン
グステン層に対して金属配線層を形成する工程とを含む
半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547489A JP2504587B2 (ja) | 1989-10-31 | 1989-10-31 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547489A JP2504587B2 (ja) | 1989-10-31 | 1989-10-31 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03145731A JPH03145731A (ja) | 1991-06-20 |
| JP2504587B2 true JP2504587B2 (ja) | 1996-06-05 |
Family
ID=17691988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28547489A Expired - Fee Related JP2504587B2 (ja) | 1989-10-31 | 1989-10-31 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504587B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705513B2 (ja) * | 1993-06-08 | 1998-01-28 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
-
1989
- 1989-10-31 JP JP28547489A patent/JP2504587B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03145731A (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| US4824803A (en) | Multilayer metallization method for integrated circuits | |
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| JPH0642482B2 (ja) | 半導体装置の製造方法 | |
| US4961822A (en) | Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten | |
| JPH0682759B2 (ja) | 導電性スタツドの形成方法 | |
| JP3953726B2 (ja) | 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
| JPH1098100A (ja) | コンタクトホール／スルーホール形成方法 | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| JPH0831456B2 (ja) | 半導体装置の製造方法 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JP2504587B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0828339B2 (ja) | 集積回路デバイスの製造方法 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000294545A (ja) | 半導体装置及びその製造方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| EP0309274A1 (en) | Semiconductor device having tungsten plugs | |
| KR0147277B1 (ko) | 텅스텐 콘택 플러그 형성방법 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JP2001351974A (ja) | 半導体装置の製造方法 | |
| KR100827511B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |