JPH0837233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0837233A JPH0837233A JP17143294A JP17143294A JPH0837233A JP H0837233 A JPH0837233 A JP H0837233A JP 17143294 A JP17143294 A JP 17143294A JP 17143294 A JP17143294 A JP 17143294A JP H0837233 A JPH0837233 A JP H0837233A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- insulating
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、レジストを用いないリフト
オフ方式による半導体装置の製造方法を提供することに
ある。 【構成】 本発明の半導体装置の製造方法は、半導体基
板にエッチング液に対するエッチング速度が異なる絶縁
膜を３層以上形成する工程と、前記絶縁膜の最上層の絶
縁膜上にフォトレジストを塗布し、所定のパターンを形
成する工程と、エッチングにより前記絶縁膜にオーバー
ハング形状を有する開口部を形成した後、前記半導体基
板の表面に金属層を被着する工程と、前記絶縁膜の最上
層の絶縁膜を除去するとともに、この絶縁膜上に被着さ
れた金属層を除去する工程を有することを特徴とするも
のである。
オフ方式による半導体装置の製造方法を提供することに
ある。 【構成】 本発明の半導体装置の製造方法は、半導体基
板にエッチング液に対するエッチング速度が異なる絶縁
膜を３層以上形成する工程と、前記絶縁膜の最上層の絶
縁膜上にフォトレジストを塗布し、所定のパターンを形
成する工程と、エッチングにより前記絶縁膜にオーバー
ハング形状を有する開口部を形成した後、前記半導体基
板の表面に金属層を被着する工程と、前記絶縁膜の最上
層の絶縁膜を除去するとともに、この絶縁膜上に被着さ
れた金属層を除去する工程を有することを特徴とするも
のである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に電極の形成方法に関する。
に関し、特に電極の形成方法に関する。
【０００２】
【従来の技術】従来より、半導体装置の電極を形成する
方法としてリフトオフ方式による形成方法が知られてい
る。このリフトオフ方式は、薬品でのエッチングがされ
にくい電極用の金属層を選択的に除去する場合に適した
方式である。リフトオフ方式による電極の形成方法を図
３を参照に説明する。まず、図３（ａ）に示すように、
半導体基板１に設けた酸化膜２にフォトレジスト３を形
成し、所定の領域に開口部４を形成する。次に、図３
（ｂ）に示すように、フォトレジスト３を除去した後、
開口部４を除く酸化膜２上にリフトオフのためのフォト
レジスト５を形成する。フォトレジスト５は、良好なリ
フトオフが行えるようオーバーハング形状のパターンと
なるような条件で形成される。次に、図３（ｃ）に示す
ように、スパッタ法や蒸着法等を用いて電極用の金属層
６を被着する。その際、フォトレジスト５上に被着した
金属層６ａと半導体基板１上に形成された金属層６ｂと
は、フォトレジスト５のオーバーハング部により分離さ
れる。最後に、図３（ｄ）に示すように、エッチング液
等によってフォトレジスト５の除去により、フォトレジ
スト５上の金属層６ａを除去する。このようにして、開
口部４の半導体基板１上の金属層６ｂのみが残り、これ
が電極として利用される。
方法としてリフトオフ方式による形成方法が知られてい
る。このリフトオフ方式は、薬品でのエッチングがされ
にくい電極用の金属層を選択的に除去する場合に適した
方式である。リフトオフ方式による電極の形成方法を図
３を参照に説明する。まず、図３（ａ）に示すように、
半導体基板１に設けた酸化膜２にフォトレジスト３を形
成し、所定の領域に開口部４を形成する。次に、図３
（ｂ）に示すように、フォトレジスト３を除去した後、
開口部４を除く酸化膜２上にリフトオフのためのフォト
レジスト５を形成する。フォトレジスト５は、良好なリ
フトオフが行えるようオーバーハング形状のパターンと
なるような条件で形成される。次に、図３（ｃ）に示す
ように、スパッタ法や蒸着法等を用いて電極用の金属層
６を被着する。その際、フォトレジスト５上に被着した
金属層６ａと半導体基板１上に形成された金属層６ｂと
は、フォトレジスト５のオーバーハング部により分離さ
れる。最後に、図３（ｄ）に示すように、エッチング液
等によってフォトレジスト５の除去により、フォトレジ
スト５上の金属層６ａを除去する。このようにして、開
口部４の半導体基板１上の金属層６ｂのみが残り、これ
が電極として利用される。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
のリフトオフ方式による電極の形成方法では、開口部４
を形成するためのフォトレジスト工程（図３（ａ））以
外にも、リフトオフ用のフォトレジスト５を形成するた
めのフォトレジスト工程（図３（ｂ））が必要となって
いる。
のリフトオフ方式による電極の形成方法では、開口部４
を形成するためのフォトレジスト工程（図３（ａ））以
外にも、リフトオフ用のフォトレジスト５を形成するた
めのフォトレジスト工程（図３（ｂ））が必要となって
いる。
【０００４】しかも、このフォトレジスト工程では、リ
フトオフに適するようにフォトレジスト５がオーバーハ
ング形状と成るよう条件を設定するとともに、開口部４
との位置合わせを正確に行わなければならず、工程の簡
略化および製造時間削減を阻害する要因となっている。
また、電極用の金属層を被着する際に、フォトレジスト
５の限界を越える温度まで加熱する場合があり、かかる
場合にはフォトレジスト５がだれて、所定の電極を形成
できないことがある。
フトオフに適するようにフォトレジスト５がオーバーハ
ング形状と成るよう条件を設定するとともに、開口部４
との位置合わせを正確に行わなければならず、工程の簡
略化および製造時間削減を阻害する要因となっている。
また、電極用の金属層を被着する際に、フォトレジスト
５の限界を越える温度まで加熱する場合があり、かかる
場合にはフォトレジスト５がだれて、所定の電極を形成
できないことがある。
【０００５】本発明はかかる問題に鑑み、フォトレジス
ト工程を必要とせずに、良好なリフトオフが可能な電極
の形成方法を提供することにある。
ト工程を必要とせずに、良好なリフトオフが可能な電極
の形成方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような構成をとる。すなわち、請求
項１記載の半導体基板にエッチング液に対するエッチン
グ速度が異なる絶縁膜を３層以上形成する工程と、前記
絶縁膜の最上層の絶縁膜上にフォトレジストを塗布し、
所定のパターンを形成する工程と、エッチングにより前
記絶縁膜にオーバーハング形状を有する開口部を形成し
た後、前記半導体基板の表面に金属層を被着する工程
と、前記絶縁膜の最上層の絶縁膜を除去するとともに、
この絶縁膜上に被着された金属層を除去する工程を有す
ることを特徴とするものである。
達成するために次のような構成をとる。すなわち、請求
項１記載の半導体基板にエッチング液に対するエッチン
グ速度が異なる絶縁膜を３層以上形成する工程と、前記
絶縁膜の最上層の絶縁膜上にフォトレジストを塗布し、
所定のパターンを形成する工程と、エッチングにより前
記絶縁膜にオーバーハング形状を有する開口部を形成し
た後、前記半導体基板の表面に金属層を被着する工程
と、前記絶縁膜の最上層の絶縁膜を除去するとともに、
この絶縁膜上に被着された金属層を除去する工程を有す
ることを特徴とするものである。
【０００７】また、請求項２記載の半導体装置の製造方
法は、半導体基板に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜上にエッチング液に対するエッチング速
度が第１の絶縁膜より速い第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上にエッチング速度が第１の絶縁
膜より速く、かつ第２の絶縁膜より遅い第３の絶縁膜を
形成する工程と、前記絶縁膜の最上層の絶縁膜上にレジ
ストを塗布し、所定のパターンを形成する工程と、前記
レジストをマスクとして前記複数の絶縁膜をエッチング
し、前記半導体基板に達する開口部を形成する工程と、
前記半導体基板の表面に金属層を被着する工程と、前記
絶縁膜の最上層の絶縁膜を除去するとともに、この絶縁
膜上に被着された金属層を除去する工程を有するもので
ある。
法は、半導体基板に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜上にエッチング液に対するエッチング速
度が第１の絶縁膜より速い第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上にエッチング速度が第１の絶縁
膜より速く、かつ第２の絶縁膜より遅い第３の絶縁膜を
形成する工程と、前記絶縁膜の最上層の絶縁膜上にレジ
ストを塗布し、所定のパターンを形成する工程と、前記
レジストをマスクとして前記複数の絶縁膜をエッチング
し、前記半導体基板に達する開口部を形成する工程と、
前記半導体基板の表面に金属層を被着する工程と、前記
絶縁膜の最上層の絶縁膜を除去するとともに、この絶縁
膜上に被着された金属層を除去する工程を有するもので
ある。
【０００８】さらに、請求項３に記載の半導体装置の製
造方法においては、第３の絶縁膜上にエッチング速度が
第１、第２及び第３の絶縁膜よりも速い第４の絶縁膜を
形成することを特徴とするものである。
造方法においては、第３の絶縁膜上にエッチング速度が
第１、第２及び第３の絶縁膜よりも速い第４の絶縁膜を
形成することを特徴とするものである。
【０００９】
【作用】本発明においては、半導体基板に形成した第１
の絶縁膜上に第１の絶縁膜よりエッチング速度が速い第
２の絶縁膜を形成し、その上にエッチング速度が第１の
絶縁膜より速く、かつ第２の絶縁膜より遅い第３の絶縁
膜を形成し、これらの絶縁膜をフォトレジプロセスを利
用したエッチングにより、半導体基板に達する電極形成
用の開口部を形成するようにしたので、開口部の大きさ
は第１ないし第３の各々絶縁膜のエッチング速度に応じ
て異なり、第１の絶縁膜に形成された開口部はレジスト
のパターンと略同一と大きさとなり、第２の絶縁膜に形
成された開口部は第１の絶縁膜に形成された開口部より
大きくなり、さらに第３の絶縁膜に形成された開口部は
第１および第２の絶縁膜に形成された開口部の大きさの
間の大きさになる。
の絶縁膜上に第１の絶縁膜よりエッチング速度が速い第
２の絶縁膜を形成し、その上にエッチング速度が第１の
絶縁膜より速く、かつ第２の絶縁膜より遅い第３の絶縁
膜を形成し、これらの絶縁膜をフォトレジプロセスを利
用したエッチングにより、半導体基板に達する電極形成
用の開口部を形成するようにしたので、開口部の大きさ
は第１ないし第３の各々絶縁膜のエッチング速度に応じ
て異なり、第１の絶縁膜に形成された開口部はレジスト
のパターンと略同一と大きさとなり、第２の絶縁膜に形
成された開口部は第１の絶縁膜に形成された開口部より
大きくなり、さらに第３の絶縁膜に形成された開口部は
第１および第２の絶縁膜に形成された開口部の大きさの
間の大きさになる。
【００１０】すなわち、１回のフォトレジプロセスで電
極形成用の開口部を有する第１の絶縁膜上に、開口部の
大きさが異なる第２および第３の２層の絶縁膜を利用し
た寸法精度の良いオーバーハング形状のパターンを形成
することができる。また、電極用の金属層を被着する際
に、本発明の２層の絶縁膜からなるオーバーハング形状
のパターンを利用することで、従来のレジストを利用し
た場合に比較して耐熱性は向上し、だれ等も生じない。
極形成用の開口部を有する第１の絶縁膜上に、開口部の
大きさが異なる第２および第３の２層の絶縁膜を利用し
た寸法精度の良いオーバーハング形状のパターンを形成
することができる。また、電極用の金属層を被着する際
に、本発明の２層の絶縁膜からなるオーバーハング形状
のパターンを利用することで、従来のレジストを利用し
た場合に比較して耐熱性は向上し、だれ等も生じない。
【００１１】さらに、本発明では、第３の絶縁膜上に第
１ないし第３の絶縁膜のエッチング速度よりかなり速い
第４の絶縁膜を形成し、電極用の金属層の被着後に、こ
の第４の絶縁膜を除去するとともに、この絶縁膜上に被
着した余分な金属層を除去している。すなわち、この方
法では、第４の絶縁膜のエッチング速度が第１ないし第
３の絶縁膜のエッチング速度よりかなり速いので、余分
な金属層を除去するためのエッチングを行った場合に
も、他の３層の絶縁膜に影響を与えることなく第４の絶
縁膜のみが確実に除去でき、しかも同時に第４の絶縁膜
上の余分な金属層も確実に除去できる。
１ないし第３の絶縁膜のエッチング速度よりかなり速い
第４の絶縁膜を形成し、電極用の金属層の被着後に、こ
の第４の絶縁膜を除去するとともに、この絶縁膜上に被
着した余分な金属層を除去している。すなわち、この方
法では、第４の絶縁膜のエッチング速度が第１ないし第
３の絶縁膜のエッチング速度よりかなり速いので、余分
な金属層を除去するためのエッチングを行った場合に
も、他の３層の絶縁膜に影響を与えることなく第４の絶
縁膜のみが確実に除去でき、しかも同時に第４の絶縁膜
上の余分な金属層も確実に除去できる。
【００１２】
【実施例】以下、本発明の実施例を図１を参照しつつ説
明する。尚、従来と同一部分や相当部分には同一の符号
を付している。まず、図１（ａ）に示すように、半導体
基板１、例えばＳｉ基板上に、約１０００℃程度の熱酸
化により５０００〜２００００Åの酸化膜２を形成す
る。次に、酸化膜２上に常圧ＣＶＤ(Chemical VaporDep
osition) 法により厚さ１００００〜１５０００Åでリ
ン濃度８〜１０％のＰＳＧ膜７を形成する。さらにＰＳ
Ｇ７上に常圧ＣＶＤ法により２０００〜５０００Åの酸
化膜８を形成する。酸化膜８は不純物が添加されていな
いノンドープのポリシリコン膜でも、リン濃度１〜８％
のＰＳＧ膜でも良い。また、熱酸化による酸化膜２を形
成する際に、リン拡散させることにより、パシベーショ
ンの効果を高めるようにしても良い。
明する。尚、従来と同一部分や相当部分には同一の符号
を付している。まず、図１（ａ）に示すように、半導体
基板１、例えばＳｉ基板上に、約１０００℃程度の熱酸
化により５０００〜２００００Åの酸化膜２を形成す
る。次に、酸化膜２上に常圧ＣＶＤ(Chemical VaporDep
osition) 法により厚さ１００００〜１５０００Åでリ
ン濃度８〜１０％のＰＳＧ膜７を形成する。さらにＰＳ
Ｇ７上に常圧ＣＶＤ法により２０００〜５０００Åの酸
化膜８を形成する。酸化膜８は不純物が添加されていな
いノンドープのポリシリコン膜でも、リン濃度１〜８％
のＰＳＧ膜でも良い。また、熱酸化による酸化膜２を形
成する際に、リン拡散させることにより、パシベーショ
ンの効果を高めるようにしても良い。
【００１３】次に、図１（ｂ）に示すように、フォトレ
ジプロセスにより酸化膜８上に所定のパターンを有する
フォトレジスト９を形成する。次に、図１（ｃ）に示す
ように、フォトレジスト９をエッチング用のマスクとし
て、ＣＶＤ法による酸化膜８，ＰＳＧ膜７，熱酸化膜２
からなる３層の絶縁膜を弗酸系の水溶液、例えば弗酸水
溶液、あるいは弗酸と弗化アンモニウムとの混合液を用
いて等方性のエッチングを行い、半導体基板１に達する
開口部４を形成する。絶縁膜のエッチング速度は、不純
物が添加された絶縁膜ほど速く、また、酸化膜は熱処理
よりＣＶＤ法により形成された酸化膜の方がエッチング
速度は速くなる。従って、３層の絶縁膜のエッチング速
度は、熱処理による酸化膜２，ＣＶＤ法による酸化膜
８，ＰＳＧ膜７の順で速くなる。このエッチング速度の
差により、酸化膜２にはフォトレジスト９のパターンと
略同一の開口部４が形成される。そして、酸化膜２上に
ＰＳＧ膜７と酸化膜８の２層の絶縁膜を利用した寸法精
度の良いオーバーハング形状のパターンが形成される。
ジプロセスにより酸化膜８上に所定のパターンを有する
フォトレジスト９を形成する。次に、図１（ｃ）に示す
ように、フォトレジスト９をエッチング用のマスクとし
て、ＣＶＤ法による酸化膜８，ＰＳＧ膜７，熱酸化膜２
からなる３層の絶縁膜を弗酸系の水溶液、例えば弗酸水
溶液、あるいは弗酸と弗化アンモニウムとの混合液を用
いて等方性のエッチングを行い、半導体基板１に達する
開口部４を形成する。絶縁膜のエッチング速度は、不純
物が添加された絶縁膜ほど速く、また、酸化膜は熱処理
よりＣＶＤ法により形成された酸化膜の方がエッチング
速度は速くなる。従って、３層の絶縁膜のエッチング速
度は、熱処理による酸化膜２，ＣＶＤ法による酸化膜
８，ＰＳＧ膜７の順で速くなる。このエッチング速度の
差により、酸化膜２にはフォトレジスト９のパターンと
略同一の開口部４が形成される。そして、酸化膜２上に
ＰＳＧ膜７と酸化膜８の２層の絶縁膜を利用した寸法精
度の良いオーバーハング形状のパターンが形成される。
【００１４】次に、図１（ｄ）に示すように、スパッタ
法や蒸着法等を用いてＡｕ，Ｃｒ，Ｗ，Ｍｏ等又はこれ
らの合金から成る電極用の金属層６を被着する。金属層
６は、弗酸系の水溶液に対しエッチングされにくもので
あればどのような金属層でも良い。その際、ＰＳＧ膜７
と酸化膜８の２層の絶縁膜を利用したオーバーハング形
状のパターンにより、酸化膜８上に被着した金属層６ａ
と半導体基板１上に形成された金属層６ｂとは分離され
る。
法や蒸着法等を用いてＡｕ，Ｃｒ，Ｗ，Ｍｏ等又はこれ
らの合金から成る電極用の金属層６を被着する。金属層
６は、弗酸系の水溶液に対しエッチングされにくもので
あればどのような金属層でも良い。その際、ＰＳＧ膜７
と酸化膜８の２層の絶縁膜を利用したオーバーハング形
状のパターンにより、酸化膜８上に被着した金属層６ａ
と半導体基板１上に形成された金属層６ｂとは分離され
る。
【００１５】最後に、図１（ｅ）に示すように、金属層
６ａが被着された絶縁膜の最上層膜にテープを貼付け
て、そのテープを剥すことで金属層６ａの大部分を剥離
する。その後、エッチングの際に使用したのと同様の弗
酸系の水溶液で、３層の絶縁膜の最上層の酸化膜８を除
去することにより、酸化膜８上に被着した余分な金属層
６ａを除去する。このようにして、開口部４の半導体基
板１上の金属層６ｂのみが残り、これが電極として利用
される。尚、除去されなかったＰＳＧ膜７は素子を保護
するためのパシベーション膜となる。
６ａが被着された絶縁膜の最上層膜にテープを貼付け
て、そのテープを剥すことで金属層６ａの大部分を剥離
する。その後、エッチングの際に使用したのと同様の弗
酸系の水溶液で、３層の絶縁膜の最上層の酸化膜８を除
去することにより、酸化膜８上に被着した余分な金属層
６ａを除去する。このようにして、開口部４の半導体基
板１上の金属層６ｂのみが残り、これが電極として利用
される。尚、除去されなかったＰＳＧ膜７は素子を保護
するためのパシベーション膜となる。
【００１６】本発明では、リフトオフ方式による電極の
形成方法において、オーバーハング形状を有するパター
ンをエッチング速度が異なる２層の絶縁膜で構成してい
るので、１回のフォトレジプロセスで、寸法精度が良
く、しかも耐熱性の高いパターンを得ることができる。
次に、本発明の他の実施例を図２を参照しつつ説明す
る。本実施例は、３層の絶縁膜上にさらにエッチング速
度の速い第４の絶縁膜を設けたことに特徴を有するもの
である。尚、従来と同一部分や相当部分には同一の符号
を付している。まず、図２（ａ）に示すように、半導体
基板１、例えばＳｉ基板上に、上述した方法・条件で酸
化膜２，ＰＳＧ膜７および酸化膜８の３層の絶縁膜をこ
の順で形成する。さらに、酸化膜８上に常圧ＣＶＤ法に
より厚さ１０００〜５０００Åでリン濃度１５〜２０％
のＰＳＧ膜１０を形成する。
形成方法において、オーバーハング形状を有するパター
ンをエッチング速度が異なる２層の絶縁膜で構成してい
るので、１回のフォトレジプロセスで、寸法精度が良
く、しかも耐熱性の高いパターンを得ることができる。
次に、本発明の他の実施例を図２を参照しつつ説明す
る。本実施例は、３層の絶縁膜上にさらにエッチング速
度の速い第４の絶縁膜を設けたことに特徴を有するもの
である。尚、従来と同一部分や相当部分には同一の符号
を付している。まず、図２（ａ）に示すように、半導体
基板１、例えばＳｉ基板上に、上述した方法・条件で酸
化膜２，ＰＳＧ膜７および酸化膜８の３層の絶縁膜をこ
の順で形成する。さらに、酸化膜８上に常圧ＣＶＤ法に
より厚さ１０００〜５０００Åでリン濃度１５〜２０％
のＰＳＧ膜１０を形成する。
【００１７】次に、図２（ｂ）に示すように、フォトレ
ジプロセスによりＰＳＧ膜１０上に所定のパターンを有
するフォトレジスト９を形成する。次に、図２（ｃ）に
示すように、フォトレジスト９をエッチング用のマスク
として、ＰＳＧ１０，酸化膜８，ＰＳＧ膜７，熱酸化膜
２からなる４層の絶縁膜を上述と同様の水溶液を用いて
等方性のエッチングを行い、半導体基板１に達する開口
部４を形成する。本実施例の４層のエッチング速度は、
熱処理による酸化膜２，ＣＶＤによる酸化膜８，ＰＳＧ
膜７，ＰＳＧ膜１０の順で速くなる。このエッチング速
度の差により、上述と同様に酸化膜２にＰＳＧ膜７と酸
化膜８の２層の絶縁膜を利用した寸法精度の良いオーバ
ーハング形状のパターンが形成されるとともに、酸化膜
８上には薄いＰＳＧ膜１０が残っている。
ジプロセスによりＰＳＧ膜１０上に所定のパターンを有
するフォトレジスト９を形成する。次に、図２（ｃ）に
示すように、フォトレジスト９をエッチング用のマスク
として、ＰＳＧ１０，酸化膜８，ＰＳＧ膜７，熱酸化膜
２からなる４層の絶縁膜を上述と同様の水溶液を用いて
等方性のエッチングを行い、半導体基板１に達する開口
部４を形成する。本実施例の４層のエッチング速度は、
熱処理による酸化膜２，ＣＶＤによる酸化膜８，ＰＳＧ
膜７，ＰＳＧ膜１０の順で速くなる。このエッチング速
度の差により、上述と同様に酸化膜２にＰＳＧ膜７と酸
化膜８の２層の絶縁膜を利用した寸法精度の良いオーバ
ーハング形状のパターンが形成されるとともに、酸化膜
８上には薄いＰＳＧ膜１０が残っている。
【００１８】次に、図２（ｄ）に示すように、スパッタ
法や蒸着法等を用いて金属層６を被着する。その際、Ｐ
ＳＧ膜７と酸化膜８の２層の絶縁膜を利用したオーバー
ハング形状のパターンにより、ＰＳＧ膜１０上に被着し
た金属層６ａと半導体基板１上に形成された金属層６ｂ
とは、完全に分離される。最後に、図２（ｅ）に示すよ
うに、上述と同様、金属層６ａを利用して金属層６ａの
大部分を剥離する。その後、同様の弗酸系の水溶液で、
４層の絶縁膜の最上層のＰＳＧ膜１０を除去するととも
に、ＰＳＧ膜１０上に被着した余分な金属層６ａを除去
する。最上層のＰＳＧ膜１０はエッチング速度が最も速
いので、他の３層の絶縁膜がエッチングされる前に、Ｐ
ＳＧ膜１０及び余分な金属層６ａのみを除去することが
できる。上述と同様、除去されなかったＰＳＧ膜７，酸
化膜８は素子を保護するためのパシベーション膜とな
る。
法や蒸着法等を用いて金属層６を被着する。その際、Ｐ
ＳＧ膜７と酸化膜８の２層の絶縁膜を利用したオーバー
ハング形状のパターンにより、ＰＳＧ膜１０上に被着し
た金属層６ａと半導体基板１上に形成された金属層６ｂ
とは、完全に分離される。最後に、図２（ｅ）に示すよ
うに、上述と同様、金属層６ａを利用して金属層６ａの
大部分を剥離する。その後、同様の弗酸系の水溶液で、
４層の絶縁膜の最上層のＰＳＧ膜１０を除去するととも
に、ＰＳＧ膜１０上に被着した余分な金属層６ａを除去
する。最上層のＰＳＧ膜１０はエッチング速度が最も速
いので、他の３層の絶縁膜がエッチングされる前に、Ｐ
ＳＧ膜１０及び余分な金属層６ａのみを除去することが
できる。上述と同様、除去されなかったＰＳＧ膜７，酸
化膜８は素子を保護するためのパシベーション膜とな
る。
【００１９】本実施例では、３層の絶縁膜上にエッチン
グ速度の速い第４の絶縁膜を設けたことで、他の３層の
絶縁膜に影響を与えることなく、余分な金属層の除去を
確実に、しかも短時間で行うことができる。
グ速度の速い第４の絶縁膜を設けたことで、他の３層の
絶縁膜に影響を与えることなく、余分な金属層の除去を
確実に、しかも短時間で行うことができる。
【００２０】
【効果】本発明では、リフトオフ方式による電極の形成
方法において、オーバーハング形状を有するパターンを
エッチング速度が異なる２層の絶縁膜で構成しているの
で、１回のフォトレジプロセスで、寸法精度が良く、し
かも耐熱性の高いパターンを得ることができる。
方法において、オーバーハング形状を有するパターンを
エッチング速度が異なる２層の絶縁膜で構成しているの
で、１回のフォトレジプロセスで、寸法精度が良く、し
かも耐熱性の高いパターンを得ることができる。
【００２１】さらに、本実施例では、３層の絶縁膜上に
エッチング速度の速い第４の絶縁膜を設けたことで、他
の３層の絶縁膜に影響を与えることなく、余分な金属層
の除去を確実に、しかも短時間で行うことができる。
エッチング速度の速い第４の絶縁膜を設けたことで、他
の３層の絶縁膜に影響を与えることなく、余分な金属層
の除去を確実に、しかも短時間で行うことができる。
【図１】本発明の実施例を示す説明図。
【図２】本発明の他の実施例を示す説明図。
【図３】従来の製造方法を示す説明図。。
１ 半導体基板 ２，８ 酸化膜 ３，５，９ フォトレジスト ４ 開口部 ６ 金属層 ７，１０ ＰＳＧ膜
Claims (3)
- 【請求項１】 半導体基板にエッチング液に対するエッ
チング速度が異なる絶縁膜を３層以上形成する工程と、
前記絶縁膜の最上層の絶縁膜上にフォトレジストを塗布
し、所定のパターンを形成する工程と、エッチングによ
り前記絶縁膜にオーバーハング形状を有する開口部を形
成した後、前記半導体基板の表面に金属層を被着する工
程と、前記絶縁膜の最上層の絶縁膜を除去するととも
に、この絶縁膜上に被着された金属層を除去する工程を
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上にエッチング液に対するエッ
チング速度が第１の絶縁膜より速い第２の絶縁膜を形成
する工程と、前記第２の絶縁膜上にエッチング速度が第
１の絶縁膜より速く、かつ第２の絶縁膜より遅い第３の
絶縁膜を形成する工程と、前記絶縁膜の最上層の絶縁膜
上にフォトレジストを塗布し、所定のパターンを形成す
る工程と、前記フォトレジストをマスクとして前記複数
の絶縁膜をエッチングし、前記半導体基板に達する開口
部を形成する工程と、前記半導体基板の表面に金属層を
被着する工程と、前記絶縁膜の最上層の絶縁膜を除去す
るとともに、この絶縁膜上に被着された金属層を除去す
る工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項３】 前記第３の絶縁膜上にエッチング速度が
前記第１、第２及び第３の絶縁膜よりも速い第４の絶縁
膜を形成することを特徴とする請求項２記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17143294A JPH0837233A (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17143294A JPH0837233A (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837233A true JPH0837233A (ja) | 1996-02-06 |
Family
ID=15923024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17143294A Pending JPH0837233A (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837233A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0892425A2 (de) * | 1997-04-24 | 1999-01-20 | Siemens Aktiengesellschaft | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses |
| JP2010283206A (ja) * | 2009-06-05 | 2010-12-16 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導体の微細パターンの作製方法 |
| US20120107745A1 (en) * | 2008-10-31 | 2012-05-03 | Princo Corp. | Via structure in multi-layer substrate and manufacturing method thereof |
-
1994
- 1994-07-22 JP JP17143294A patent/JPH0837233A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0892425A2 (de) * | 1997-04-24 | 1999-01-20 | Siemens Aktiengesellschaft | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses |
| EP0892425A3 (de) * | 1997-04-24 | 2000-07-19 | Siemens Aktiengesellschaft | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses |
| US20120107745A1 (en) * | 2008-10-31 | 2012-05-03 | Princo Corp. | Via structure in multi-layer substrate and manufacturing method thereof |
| JP2010283206A (ja) * | 2009-06-05 | 2010-12-16 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導体の微細パターンの作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004172150A (ja) | 積層構造配線の製造方法 | |
| US5989970A (en) | Method for fabricating semiconductor device having thin-film resistor | |
| US6165862A (en) | Method of producing a thin film resistor | |
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPH1064910A (ja) | 基板上に金属パターンを形成する方法 | |
| US6048783A (en) | Method of forming an electrode on a substrate of a semiconductor device | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JPS5918690A (ja) | ホ−ル素子 | |
| KR100850097B1 (ko) | 반도체 소자의 살리사이드 블록킹막 형성 방법 | |
| JPH07273280A (ja) | 薄膜パターンの形成方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04188832A (ja) | 半導体装置の製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS59124726A (ja) | 半導体装置の製造方法 | |
| JPH05275465A (ja) | 半導体装置の製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JPH05251443A (ja) | 半導体装置の製造方法 | |
| JPH09125264A (ja) | 抵抗体膜と配線膜の接続方法 |