JP2004172150A - 積層構造配線の製造方法 - Google Patents
積層構造配線の製造方法 Download PDFInfo
- Publication number
- JP2004172150A JP2004172150A JP2002332485A JP2002332485A JP2004172150A JP 2004172150 A JP2004172150 A JP 2004172150A JP 2002332485 A JP2002332485 A JP 2002332485A JP 2002332485 A JP2002332485 A JP 2002332485A JP 2004172150 A JP2004172150 A JP 2004172150A
- Authority
- JP
- Japan
- Prior art keywords
- film
- low
- core metal
- forming
- resistance core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 35
- 239000003870 refractory metal Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 18
- 229910052731 fluorine Inorganic materials 0.000 claims description 18
- 239000011737 fluorine Substances 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 13
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 11
- 229910052801 chlorine Inorganic materials 0.000 claims description 11
- 239000000460 chlorine Substances 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 238000002844 melting Methods 0.000 abstract description 30
- 238000005260 corrosion Methods 0.000 abstract description 18
- 230000007797 corrosion Effects 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 212
- 239000007789 gas Substances 0.000 description 33
- 230000008018 melting Effects 0.000 description 21
- 239000010409 thin film Substances 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 206010040844 Skin exfoliation Diseases 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000013626 chemical specie Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】低抵抗コア金属膜の上下を高融点金属で挟んだ積層膜の耐熱性を向上させつつ、耐腐蝕性も向上させる
【解決手段】低抵抗コア金属膜７２、８２を下層高融点金属膜７１、８１、上層高融点金属膜７４、８４で挟んだ積層構造の低抵抗配線を、低抵抗コア金属の上下面及び側壁を低抵抗コア金属の酸化膜、窒化膜、または酸窒化膜７３、８３で薄く覆う構造とする。この場合、低抵抗コア金属膜の上下面及び側壁を覆う低抵抗コア金属の酸化膜、窒化膜、または酸窒化膜７３、８３は、それぞれ異なる膜であっても良い。
【選択図】 図１
【解決手段】低抵抗コア金属膜７２、８２を下層高融点金属膜７１、８１、上層高融点金属膜７４、８４で挟んだ積層構造の低抵抗配線を、低抵抗コア金属の上下面及び側壁を低抵抗コア金属の酸化膜、窒化膜、または酸窒化膜７３、８３で薄く覆う構造とする。この場合、低抵抗コア金属膜の上下面及び側壁を覆う低抵抗コア金属の酸化膜、窒化膜、または酸窒化膜７３、８３は、それぞれ異なる膜であっても良い。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、積層構造配線及びその製造方法に関するものであり、更に詳細には、配線の製造工程における耐腐蝕性及び耐熱性の向上に関するものである。
【０００２】
【従来の技術】
液晶表示装置の薄膜トランジスタアレイ基板（以下、ＴＦＴ基板）の配線には低抵抗に加えてプロセス中での耐腐蝕性、耐熱性が要求される。耐腐蝕性のある配線としてアルミニウムを低抵抗配線のコア金属として、その上下を高融点金属で挟む構造が特許文献１に開示されている。この特許文献１に開示された技術では、低抵抗配線のパターン形成におけるレジスト剥離工程での剥離液によるアルミニウムの腐蝕を防止する方法が示されている。アルミニウムの腐蝕を防止するために、下層の高融点金属の表面を薄く酸化し、さらにその上に堆積させたアルミニウムの表面も薄く酸化する。この後、アルミニウムの上に上層の高融点金属を堆積させ、アルミニウムの上下を高融点金属で挟んだ積層膜をパターン形成し、その側面も薄く酸化する。
【０００３】
【特許文献１】
特開平８−６２６２８号公報（第５頁、図１、３、４）
【０００４】
【発明が解決しようとする課題】
しかしながらこのような構造では、アルミニウムの下面が高融点金属の酸化膜、アルミニウムの側面がアルミニウムの酸化膜で覆われることになる。この状態で積層膜パターンが剥離液に晒されると、アルミニウム下面を覆う高融点金属の酸化膜とアルミニウム側面を覆うアルミニウムの酸化膜は異なる金属からなる酸化膜であることから、接合部に界面が形成され、そこから剥離液が染み込み易くなり、アルミニウムの腐蝕が進んでしまうことが考えられる。また、アルミニウム以外の代表的な低抵抗コア金属である銅、銀については、アルミニウムのように酸化膜の耐蝕性が高くないという問題もある。
【０００５】
本発明の目的は、アルミニウム、銅、銀またはこれらを主成分とする合金からなるコア金属膜の上下を高融点金属で挟み込んだ低抵抗配線を製造するに当たり、耐腐蝕性及び耐熱性の高い低抵抗配線の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の積層構造配線の製造方法は、下地基板上に下層高融点金属膜、低抵抗コア金属膜、上層高融点金属膜の３層を含む低抵抗の積層構造配線を形成する方法であって、
前記下層高融点金属膜を成膜した後に、前記下層高融点金属膜の表面上に前記低抵抗コア金属膜からなる下面変性膜を形成する工程と、
前記下面絶縁膜の上に低抵抗コア金属膜を成膜する工程と、
前記低抵抗コア金属膜の表面に前記低抵抗コア金属膜からなる上面変性膜を形成する工程と、
前記上面変性膜の上に上層高融点金属膜を成膜する工程と、
前記下層高融点金属膜、前記下面変性膜、前記低抵抗コア金属膜、前記上面変性膜及び前記上層高融点金属膜の積層膜をパターン形成する工程と、
積層膜パターンの内、前記低抵抗コア金属膜の側面に前記低抵抗コア金属膜からなる側面保護膜を形成する工程と、
を有することを特徴とする。
【０００７】
上記本発明の積層構造配線の製造方法において、前記下面変性膜、前記上面変性膜、前記側面保護膜は、前記低抵抗コア金属膜の酸化膜、窒化膜、酸窒化膜のうちのいずれかである。
【０００８】
上記本発明の積層構造配線の製造方法において、前記低抵抗コア金属膜は、アルミニウム、アルミニウム合金であり、前記下面変性膜、前記上面変性膜、前記側面保護膜は、前記低抵抗コア金属の酸化膜、窒化膜、酸窒化膜である。また、前記低抵抗コア金属膜は、銅、銀、あるいはそれらを主成分とする合金であり、前記下面変性膜、前記上面変性膜、前記側面保護膜は、窒化膜、酸窒化膜のうちのいずれかである。
【０００９】
また、上記本発明の積層構造配線の製造方法において、前記積層膜パターンを形成する工程は、前記積層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記積層膜を除去することにより行われ、前記側面保護膜を形成する工程が、前記積層膜の上に前記レジストパターンが残存したままの形で行われる。或いは、前記積層膜パターンを形成する工程は、前記積層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記積層膜を除去することにより行われ、前記側面保護膜を形成する工程が、前記積層膜の上の前記レジストパターンを除去した形、または、レジストを一部残存させた形で行われる。
【００１０】
さらに、上記本発明の積層構造配線の製造方法において、前記下地基板には下層が半導体膜で上層が導電性半導体膜の積層半導体膜が存在し、積層半導体膜はアイランド状にパターン形成されているか、あるいはパターン形成されておらず、前記積層構造配線は前記積層半導体膜の一部を直接覆う形状に形成され、前記側面保護膜を形成する工程の後に、前記積層構造配線または前記積層構造配線を形成するためのレジストをマスクとして前記積層半導体膜の少なくとも一部を除去する工程が続き、前記積層半導体膜の少なくとも一部を除去する工程が前記積層半導体膜をフッ素系ガスまたはフッ素系ガスに塩素系ガスを混合したガスを用いてドライエッチングすることにより行われる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００１２】
図１（ａ）、（ｂ）はＴＦＴ近傍の代表的な断面図である。液晶表示装置の薄膜トランジスタアレイ基板（ＴＦＴ基板）の製造工程において、ゲート電極２をゲート絶縁膜５で覆った後、その上に半導体膜６１と導電性半導体膜６２からなる積層半導体膜６を形成する。半導体膜６１はアモルファスシリコン（ａ−Ｓｉ）、導電性半導体膜６２はｎ ＋型アモルファスシリコン（ｎ ＋型ａ−Ｓｉ）からなる。積層半導体膜６については、図１（ａ）のようにフォトリソグラフィ工程によってアイランド状にパターン形成される。あるいは、図１（ｂ）のように、ソース・ドレイン電極７、８の分離部（チャネル部９に相当する領域）以外は同じパターンとする。この場合、ソース・ドレイン電極７、８は下層高融点金属膜７１、８１、低抵抗コア金属膜７２、８２、上層高融点金属膜７４、８４の順に下層から積層した三層構造として低抵抗配線を形成する。低抵抗コア金属膜７２、８２の外周は、低抵抗コア金属を酸化、窒化、あるいは酸窒化させた膜７３、８３で完全に被覆する。この後、ソース・ドレイン電極７、８のパターン形成に用いたレジストパターンをマスクとするか、あるいはレジストを除去した後のソース・ドレイン電極７、８をマスクとして、積層半導体膜６の少なくとも一部を、フッ素系ガスまたはフッ素系ガスに塩素系ガスを混合したガスを用いてドライエッチングで除去する。
【００１３】
本発明の積層構造配線の製造方法を適用したＴＦＴ基板に用いられる低抵抗コア金属は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）および、それらを主成分とする合金からなる群から選択される。ＴＦＴ分野ではアルミニウム合金としてＡｌ−Ｎｄ（ネオジウム）が最も一般的である。
【００１４】
本発明の積層構造配線の製造方法を適用したＴＦＴ基板に用いられる低抵抗コア金属の酸化、窒化、あるいは酸窒化させた膜は、アルミニウム、アルミニウム合金の場合は、酸化膜、窒化膜、酸窒化膜のいずれかであり、銅、銀、あるいはそれらの合金の場合は、窒化膜、酸窒化膜のいずれかである。
【００１５】
本発明の積層構造配線の製造方法を適用したＴＦＴ基板に用いられる高融点金属は、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）及びそれらを含む合金からなる群から選択される。高融点金属がチタンである場合は、高融点金属膜は窒化チタン（ＴｉＮ）から構成されてもよい。
【００１６】
図２、図３は薄膜トランジスタ近傍の断面図であり、本発明の積層構造配線の製造方法を適用したＴＦＴ基板の製造工程を図示したものである。なお、どちらも逆スタガチャネル掘り込み型ＴＦＴ基板を有する液晶表示装置の例である。図２はソース・ドレイン電極７、８形成前に積層半導体膜６のアイランド状パターン形成を行う例であり、図３は積層半導体膜６のアイランド状パターンを形成しない例である。
【００１７】
まず、図２について説明する。透明絶縁性基板１上に低抵抗コア金属膜２１としてのＡｌ膜を堆積し、その上に低抵抗コア金属２１を酸化、窒化、あるいは酸窒化した薄い膜２２で覆って、その上に高融点金属膜２３としてのＣｒ膜を堆積し、ゲート電極２と、図示していないが、同時に走査線のパターンを形成する。この後、低抵抗コア金属膜２１の側面も低抵抗コア金属膜２１の酸化、窒化、あるいは酸窒化した数十〜数百ｎｍの薄い膜で覆う（図２（ａ））。但しゲート電極、走査線については腐蝕性雰囲気の工程ではゲート絶縁膜で覆われており、また構造的に配線幅が広いことから、ソース・ドレイン電極のように腐蝕による断線が大きな問題になることは少ない。
【００１８】
次に、ゲート電極２上にゲート絶縁膜５を設け、ゲート絶縁膜５上にゲート電極２と対向して半導体膜６１および導電性半導体膜６２からなる積層半導体膜６を形成し、積層半導体膜６のアイランド状パターンを形成する（図２（ｂ））。
【００１９】
さらに、積層半導体膜６のアイランド状パターンの上にＣｒ膜、Ａｌ膜、Ｃｒ膜の積層膜を形成して、レジスト１０をマスクとしてソース・ドレイン電極７、８を分離して形成する。また、図示していないが、ソース・ドレイン電極７、８の形成と同時に信号線のパターンを形成する。このときソース・ドレイン電極７、８及び信号線は、それぞれ、下層高融点金属膜７１、８１としてのＣｒ膜、低抵抗コア金属膜７２、８２としてのＡｌ膜、上層高融点金属膜７４、８４としてのＣｒ膜の積層膜からなる（図２（ｃ））。 低抵抗コア金属膜７２、８２の外周については、後述する方法により、低抵抗コア金属膜７２、８２の酸化、窒化、あるいは酸窒化した数十〜数百ｎｍの薄い膜で覆う。
【００２０】
レジスト１０を除去した後、ソース・ドレイン電極７、８をマスクとして、フッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングを行う。このドライエッチングにより、ソース・ドレイン電極７、８間に存在する導電性半導体膜６２を除去し、薄膜トランジスタのチャネル部９を形成する（図１（ａ））。この導電性半導体膜６２の下にある半導体膜６１についても一部が除去される。なお、レジスト１０を除去せず、レジスト１０をマスクとしてドライエッチングを行い、その後でレジスト１０を除去してもよい。
【００２１】
また、図３のようにグレイトーンマスクを用いてフォトリソグラフィ工程を削減するプロセスでは、ソース・ドレイン電極及び信号線をマスクとしてドライエッチングを行う工程が２つある。先ず前記図２と同様に、積層半導体膜まで形成する（図３（ａ））。アイランド状パターンは形成せず、積層半導体膜６上に前記図２と同様に下層高融点金属膜、低抵抗コア金属膜、上層高融点金属膜の積層膜を形成する（図３（ｂ））。図３の製法ではエッチングの容易性を考慮して、上層と下層の高融点金属膜にはＭｏ膜を、低抵抗コア金属膜にはＡｌ膜を選択する。
【００２２】
次に、積層膜からなるソース・ドレイン電極（７１、７２、７４）及びここには図示していないが信号線を、グレイトーンマスクを用いてチャネルを形成する部分のレジスト厚を薄くした薄レジスト部１１０を有するレジスト１０のパターンによって形成する（図４（ａ））。
【００２３】
次に、ソース・ドレイン電極（７１、７２、７４）及び信号線をマスクとして下層の積層半導体膜をフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングで除去する（図４（ｂ））。
【００２４】
次に、チャネルを形成する部分の薄レジスト部１１０を除去するためにアッシング処理を施してレジスト１０をレジスト２１０とし、上層の高融点金属膜の表面を露出させ（図５（ａ））、チャネルを形成する部分を覆う上層高融点金属膜、低抵抗コア金属膜、下層高融点金属膜をウェットエッチングで除去する（図５（ｂ））。
【００２５】
レジスト２１０を除去した後（図６（ａ））、ソース・ドレイン電極７、８をマスクとして、露出した導電性半導体６２と半導体膜６１の一部をフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングし、チャネル部９を形成する（図６（ｂ））。レジスト２１０を除去せず、レジスト２１０をマスクとしてドライエッチングを行い、その後でレジスト２１０を除去してもよい。
【００２６】
上述のフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスによるドライエッチングを行うと、低抵抗コア金属膜の側壁部でエッチングガスと反応がおこり腐蝕が発生する。また、ドライエッチングによってフッ素系または塩素系の化学種が基板表面に残留するが、これらの残留化学種が大気開放した際に大気中の水と反応すると、低抵抗コア金属であるアルミニウム、銅、銀を腐蝕させるフッ酸や塩酸を発生させ、それが低抵抗コア金属部まで染み込むことでも腐蝕が発生する。従って、本発明では、このドライエッチングを行う前に予め、低抵抗コア金属の外周を低抵抗コア金属の酸化、窒化、あるいは酸窒化させた膜で被覆しておく。具体的には、例えば次のような方法を用いる。
【００２７】
低抵抗コア金属の下面変性膜については、下層高融点金属膜を形成した後、
（１）その表面へ洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理等を行い、その後、低抵抗コア金属膜を成膜する（これらの方法では高融点金属表面を酸化させることを目的とするのではなく、高融点金属表面に酸素または水酸化物を吸着残留させ、その上に低抵抗コア金属膜を形成することで、低抵抗コア金属膜の下層側に低抵抗コア金属の酸化膜を形成する）、
（２）低抵抗コア金属膜の成膜初期をＡｒガス中へＯ ２またはＮ ２またはＮ ２Ｏを添加する反応性スパッタで形成する（酸化膜、窒化膜、酸窒化膜）、
（３）下層高融点金属膜上へ低抵抗コア金属膜を数十〜数百ｎｍ形成した後、その膜に洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理、Ｎ ２プラズマ処理等を行ってから低抵抗コア金属膜をさらに成膜する（酸化膜、窒化膜）、
などの方法を用いれば良い。
【００２８】
低抵抗コア金属の上面変性膜については、
（１）上層高融点金属膜を成膜する前に、低抵抗コア金属膜の表面に洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理、またはＮ ２プラズマ処理等を行うことで形成することができる（酸化膜、窒化膜）。
（２）また、低抵抗コア金属膜の成膜終了前にＯ ２またはＮ ２またはＮ ２Ｏを添加する反応性スパッタとすることにより形成してもよい（酸化膜、窒化膜、酸窒化膜）。
【００２９】
低抵抗コア金属の側面保護膜については、上層高融点金属膜、低抵抗コア金属膜、下層高融点金属膜の積層膜を一括エッチング処理後、低抵抗コア金属膜の側壁に対して洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理またはＮ２プラズマ処理等を行うことで形成できる（酸化膜、窒化膜）。
【００３０】
本発明によって、一括エッチングで形成されたソース・ドレイン電極及び信号線をマスクとして、積層半導体膜をフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングする場合において、ソース・ドレイン電極及び信号線の低抵抗コア金属膜の腐蝕を抑制することができた。また後工程においては、パッシベーション保護膜をＰ−ＣＶＤで形成する工程や、トランジスタ特性を安定させるためのアニール工程が存在するが、これらの熱履歴を経由しても配線抵抗の上昇を抑制することができた。
【００３１】
以上のように、低抵抗コア金属自体は半導体膜のドライエッチングで用いられるフッ素系ガスまたは塩素系ガスによって腐蝕しやすい材料であるが、耐蝕性に優れる低抵抗コア金属の酸化膜、窒化膜、あるいは酸窒化膜によって低抵抗コア金属の外周を完全に覆うことによって、エッチング中やエッチング後の大気開放時に、どの経路からエッチャント（例えば、フッ素系ガス、塩素系ガス）が浸入してきても、非常に優れた耐腐蝕性を示した。
【００３２】
ここで、低抵抗コア金属膜の外周を覆う膜は一種類ではなく、複数の膜種を組合せを用いてもよい。同じ低抵抗コア金属からなる変性膜で構成されるため、酸化膜や窒化膜のような異種膜であっても、相互拡散がおこりやすく、それぞれの変性膜接合部に界面ができず、界面からのエッチャント浸入を抑制できる。さらに、上層高融点金属膜と下層高融点金属膜とは同一の高融点金属でなくてもよい。
【００３３】
また、この方法は上記効果と同時に、高融点金属膜と低抵抗コア金属膜とが直接接触しないため、高融点金属膜と低抵抗コア金属膜との界面において相互拡散を防止できる。従って、約４００℃の熱履歴を経ても配線抵抗が上昇しない。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、低抵抗材料の上下を高融点金属膜で挟んだ積層構造の低抵抗配線を、低抵抗コア金属の上下面及び側壁を低抵抗コア金属の酸化膜、窒化膜、あるいは酸窒化膜で薄く覆うことにより、低抵抗コア金属自体がドライエッチング中の化学種あるいはドライエッチング後の残留化学種が大気中の水と反応して生成するフッ酸や塩酸で腐蝕しやすい材料であっても、低抵抗コア金属の酸化膜、窒化膜、あるいは酸窒化膜は耐腐蝕性に優れるため、どの経路からエッチャント（例えば、フッ素系ガス、塩素系ガス）が浸入してきても、非常に優れた耐腐蝕性を示す。
【００３５】
また上記効果と同時に、高融点金属膜と低抵抗コア金属膜とが直接接触しないため、高融点金属膜と低抵抗コア金属膜との界面において相互拡散を防止できる。従って、約４００℃の熱履歴を経ても配線抵抗が上昇しない。
【図面の簡単な説明】
【図１】本発明の実施形態に係る積層構造配線を液晶表示装置のＴＦＴ基板に適用した場合のＴＦＴ近傍の断面図である。
【図２】本発明の実施形態に係る積層構造配線を液晶表示装置のＴＦＴ基板に適用した場合の半導体アイランドパターンを形成するＴＦＴ基板の製造工程を工程順に示すＴＦＴ近傍の断面図である。
【図３】本発明の実施形態に係る積層構造配線を液晶表示装置のＴＦＴ基板に適用した場合のグレイトーンマスクを用いたＴＦＴ基板の製造工程を工程順に示すＴＦＴ近傍の断面図である。
【図４】図３に続く製造工程を工程順に示す断面図である。
【図５】図４に続く製造工程を工程順に示す断面図である。
【図６】図５に続く製造工程を工程順に示す断面図である。
【符号の説明】
１ 透明絶縁性基板
２ ゲート電極
５ ゲート絶縁膜
６ 積層半導体膜
６１ 半導体膜
６２ 導電性半導体膜
７、８ ソース・ドレイン電極
９ チャネル部
１０、２１０ レジスト
２１、７２、８２ 低抵抗コア金属膜
２２、７３、８３ 低抵抗コア金属膜２１、７２、８２の薄い酸化膜、窒化膜、あるいは酸窒化膜
２３、７１、７４、８１、８４ 高融点金属膜
１１０ 薄レジスト部
【発明の属する技術分野】
本発明は、積層構造配線及びその製造方法に関するものであり、更に詳細には、配線の製造工程における耐腐蝕性及び耐熱性の向上に関するものである。
【０００２】
【従来の技術】
液晶表示装置の薄膜トランジスタアレイ基板（以下、ＴＦＴ基板）の配線には低抵抗に加えてプロセス中での耐腐蝕性、耐熱性が要求される。耐腐蝕性のある配線としてアルミニウムを低抵抗配線のコア金属として、その上下を高融点金属で挟む構造が特許文献１に開示されている。この特許文献１に開示された技術では、低抵抗配線のパターン形成におけるレジスト剥離工程での剥離液によるアルミニウムの腐蝕を防止する方法が示されている。アルミニウムの腐蝕を防止するために、下層の高融点金属の表面を薄く酸化し、さらにその上に堆積させたアルミニウムの表面も薄く酸化する。この後、アルミニウムの上に上層の高融点金属を堆積させ、アルミニウムの上下を高融点金属で挟んだ積層膜をパターン形成し、その側面も薄く酸化する。
【０００３】
【特許文献１】
特開平８−６２６２８号公報（第５頁、図１、３、４）
【０００４】
【発明が解決しようとする課題】
しかしながらこのような構造では、アルミニウムの下面が高融点金属の酸化膜、アルミニウムの側面がアルミニウムの酸化膜で覆われることになる。この状態で積層膜パターンが剥離液に晒されると、アルミニウム下面を覆う高融点金属の酸化膜とアルミニウム側面を覆うアルミニウムの酸化膜は異なる金属からなる酸化膜であることから、接合部に界面が形成され、そこから剥離液が染み込み易くなり、アルミニウムの腐蝕が進んでしまうことが考えられる。また、アルミニウム以外の代表的な低抵抗コア金属である銅、銀については、アルミニウムのように酸化膜の耐蝕性が高くないという問題もある。
【０００５】
本発明の目的は、アルミニウム、銅、銀またはこれらを主成分とする合金からなるコア金属膜の上下を高融点金属で挟み込んだ低抵抗配線を製造するに当たり、耐腐蝕性及び耐熱性の高い低抵抗配線の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の積層構造配線の製造方法は、下地基板上に下層高融点金属膜、低抵抗コア金属膜、上層高融点金属膜の３層を含む低抵抗の積層構造配線を形成する方法であって、
前記下層高融点金属膜を成膜した後に、前記下層高融点金属膜の表面上に前記低抵抗コア金属膜からなる下面変性膜を形成する工程と、
前記下面絶縁膜の上に低抵抗コア金属膜を成膜する工程と、
前記低抵抗コア金属膜の表面に前記低抵抗コア金属膜からなる上面変性膜を形成する工程と、
前記上面変性膜の上に上層高融点金属膜を成膜する工程と、
前記下層高融点金属膜、前記下面変性膜、前記低抵抗コア金属膜、前記上面変性膜及び前記上層高融点金属膜の積層膜をパターン形成する工程と、
積層膜パターンの内、前記低抵抗コア金属膜の側面に前記低抵抗コア金属膜からなる側面保護膜を形成する工程と、
を有することを特徴とする。
【０００７】
上記本発明の積層構造配線の製造方法において、前記下面変性膜、前記上面変性膜、前記側面保護膜は、前記低抵抗コア金属膜の酸化膜、窒化膜、酸窒化膜のうちのいずれかである。
【０００８】
上記本発明の積層構造配線の製造方法において、前記低抵抗コア金属膜は、アルミニウム、アルミニウム合金であり、前記下面変性膜、前記上面変性膜、前記側面保護膜は、前記低抵抗コア金属の酸化膜、窒化膜、酸窒化膜である。また、前記低抵抗コア金属膜は、銅、銀、あるいはそれらを主成分とする合金であり、前記下面変性膜、前記上面変性膜、前記側面保護膜は、窒化膜、酸窒化膜のうちのいずれかである。
【０００９】
また、上記本発明の積層構造配線の製造方法において、前記積層膜パターンを形成する工程は、前記積層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記積層膜を除去することにより行われ、前記側面保護膜を形成する工程が、前記積層膜の上に前記レジストパターンが残存したままの形で行われる。或いは、前記積層膜パターンを形成する工程は、前記積層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記積層膜を除去することにより行われ、前記側面保護膜を形成する工程が、前記積層膜の上の前記レジストパターンを除去した形、または、レジストを一部残存させた形で行われる。
【００１０】
さらに、上記本発明の積層構造配線の製造方法において、前記下地基板には下層が半導体膜で上層が導電性半導体膜の積層半導体膜が存在し、積層半導体膜はアイランド状にパターン形成されているか、あるいはパターン形成されておらず、前記積層構造配線は前記積層半導体膜の一部を直接覆う形状に形成され、前記側面保護膜を形成する工程の後に、前記積層構造配線または前記積層構造配線を形成するためのレジストをマスクとして前記積層半導体膜の少なくとも一部を除去する工程が続き、前記積層半導体膜の少なくとも一部を除去する工程が前記積層半導体膜をフッ素系ガスまたはフッ素系ガスに塩素系ガスを混合したガスを用いてドライエッチングすることにより行われる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００１２】
図１（ａ）、（ｂ）はＴＦＴ近傍の代表的な断面図である。液晶表示装置の薄膜トランジスタアレイ基板（ＴＦＴ基板）の製造工程において、ゲート電極２をゲート絶縁膜５で覆った後、その上に半導体膜６１と導電性半導体膜６２からなる積層半導体膜６を形成する。半導体膜６１はアモルファスシリコン（ａ−Ｓｉ）、導電性半導体膜６２はｎ ＋型アモルファスシリコン（ｎ ＋型ａ−Ｓｉ）からなる。積層半導体膜６については、図１（ａ）のようにフォトリソグラフィ工程によってアイランド状にパターン形成される。あるいは、図１（ｂ）のように、ソース・ドレイン電極７、８の分離部（チャネル部９に相当する領域）以外は同じパターンとする。この場合、ソース・ドレイン電極７、８は下層高融点金属膜７１、８１、低抵抗コア金属膜７２、８２、上層高融点金属膜７４、８４の順に下層から積層した三層構造として低抵抗配線を形成する。低抵抗コア金属膜７２、８２の外周は、低抵抗コア金属を酸化、窒化、あるいは酸窒化させた膜７３、８３で完全に被覆する。この後、ソース・ドレイン電極７、８のパターン形成に用いたレジストパターンをマスクとするか、あるいはレジストを除去した後のソース・ドレイン電極７、８をマスクとして、積層半導体膜６の少なくとも一部を、フッ素系ガスまたはフッ素系ガスに塩素系ガスを混合したガスを用いてドライエッチングで除去する。
【００１３】
本発明の積層構造配線の製造方法を適用したＴＦＴ基板に用いられる低抵抗コア金属は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）および、それらを主成分とする合金からなる群から選択される。ＴＦＴ分野ではアルミニウム合金としてＡｌ−Ｎｄ（ネオジウム）が最も一般的である。
【００１４】
本発明の積層構造配線の製造方法を適用したＴＦＴ基板に用いられる低抵抗コア金属の酸化、窒化、あるいは酸窒化させた膜は、アルミニウム、アルミニウム合金の場合は、酸化膜、窒化膜、酸窒化膜のいずれかであり、銅、銀、あるいはそれらの合金の場合は、窒化膜、酸窒化膜のいずれかである。
【００１５】
本発明の積層構造配線の製造方法を適用したＴＦＴ基板に用いられる高融点金属は、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）及びそれらを含む合金からなる群から選択される。高融点金属がチタンである場合は、高融点金属膜は窒化チタン（ＴｉＮ）から構成されてもよい。
【００１６】
図２、図３は薄膜トランジスタ近傍の断面図であり、本発明の積層構造配線の製造方法を適用したＴＦＴ基板の製造工程を図示したものである。なお、どちらも逆スタガチャネル掘り込み型ＴＦＴ基板を有する液晶表示装置の例である。図２はソース・ドレイン電極７、８形成前に積層半導体膜６のアイランド状パターン形成を行う例であり、図３は積層半導体膜６のアイランド状パターンを形成しない例である。
【００１７】
まず、図２について説明する。透明絶縁性基板１上に低抵抗コア金属膜２１としてのＡｌ膜を堆積し、その上に低抵抗コア金属２１を酸化、窒化、あるいは酸窒化した薄い膜２２で覆って、その上に高融点金属膜２３としてのＣｒ膜を堆積し、ゲート電極２と、図示していないが、同時に走査線のパターンを形成する。この後、低抵抗コア金属膜２１の側面も低抵抗コア金属膜２１の酸化、窒化、あるいは酸窒化した数十〜数百ｎｍの薄い膜で覆う（図２（ａ））。但しゲート電極、走査線については腐蝕性雰囲気の工程ではゲート絶縁膜で覆われており、また構造的に配線幅が広いことから、ソース・ドレイン電極のように腐蝕による断線が大きな問題になることは少ない。
【００１８】
次に、ゲート電極２上にゲート絶縁膜５を設け、ゲート絶縁膜５上にゲート電極２と対向して半導体膜６１および導電性半導体膜６２からなる積層半導体膜６を形成し、積層半導体膜６のアイランド状パターンを形成する（図２（ｂ））。
【００１９】
さらに、積層半導体膜６のアイランド状パターンの上にＣｒ膜、Ａｌ膜、Ｃｒ膜の積層膜を形成して、レジスト１０をマスクとしてソース・ドレイン電極７、８を分離して形成する。また、図示していないが、ソース・ドレイン電極７、８の形成と同時に信号線のパターンを形成する。このときソース・ドレイン電極７、８及び信号線は、それぞれ、下層高融点金属膜７１、８１としてのＣｒ膜、低抵抗コア金属膜７２、８２としてのＡｌ膜、上層高融点金属膜７４、８４としてのＣｒ膜の積層膜からなる（図２（ｃ））。 低抵抗コア金属膜７２、８２の外周については、後述する方法により、低抵抗コア金属膜７２、８２の酸化、窒化、あるいは酸窒化した数十〜数百ｎｍの薄い膜で覆う。
【００２０】
レジスト１０を除去した後、ソース・ドレイン電極７、８をマスクとして、フッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングを行う。このドライエッチングにより、ソース・ドレイン電極７、８間に存在する導電性半導体膜６２を除去し、薄膜トランジスタのチャネル部９を形成する（図１（ａ））。この導電性半導体膜６２の下にある半導体膜６１についても一部が除去される。なお、レジスト１０を除去せず、レジスト１０をマスクとしてドライエッチングを行い、その後でレジスト１０を除去してもよい。
【００２１】
また、図３のようにグレイトーンマスクを用いてフォトリソグラフィ工程を削減するプロセスでは、ソース・ドレイン電極及び信号線をマスクとしてドライエッチングを行う工程が２つある。先ず前記図２と同様に、積層半導体膜まで形成する（図３（ａ））。アイランド状パターンは形成せず、積層半導体膜６上に前記図２と同様に下層高融点金属膜、低抵抗コア金属膜、上層高融点金属膜の積層膜を形成する（図３（ｂ））。図３の製法ではエッチングの容易性を考慮して、上層と下層の高融点金属膜にはＭｏ膜を、低抵抗コア金属膜にはＡｌ膜を選択する。
【００２２】
次に、積層膜からなるソース・ドレイン電極（７１、７２、７４）及びここには図示していないが信号線を、グレイトーンマスクを用いてチャネルを形成する部分のレジスト厚を薄くした薄レジスト部１１０を有するレジスト１０のパターンによって形成する（図４（ａ））。
【００２３】
次に、ソース・ドレイン電極（７１、７２、７４）及び信号線をマスクとして下層の積層半導体膜をフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングで除去する（図４（ｂ））。
【００２４】
次に、チャネルを形成する部分の薄レジスト部１１０を除去するためにアッシング処理を施してレジスト１０をレジスト２１０とし、上層の高融点金属膜の表面を露出させ（図５（ａ））、チャネルを形成する部分を覆う上層高融点金属膜、低抵抗コア金属膜、下層高融点金属膜をウェットエッチングで除去する（図５（ｂ））。
【００２５】
レジスト２１０を除去した後（図６（ａ））、ソース・ドレイン電極７、８をマスクとして、露出した導電性半導体６２と半導体膜６１の一部をフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングし、チャネル部９を形成する（図６（ｂ））。レジスト２１０を除去せず、レジスト２１０をマスクとしてドライエッチングを行い、その後でレジスト２１０を除去してもよい。
【００２６】
上述のフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスによるドライエッチングを行うと、低抵抗コア金属膜の側壁部でエッチングガスと反応がおこり腐蝕が発生する。また、ドライエッチングによってフッ素系または塩素系の化学種が基板表面に残留するが、これらの残留化学種が大気開放した際に大気中の水と反応すると、低抵抗コア金属であるアルミニウム、銅、銀を腐蝕させるフッ酸や塩酸を発生させ、それが低抵抗コア金属部まで染み込むことでも腐蝕が発生する。従って、本発明では、このドライエッチングを行う前に予め、低抵抗コア金属の外周を低抵抗コア金属の酸化、窒化、あるいは酸窒化させた膜で被覆しておく。具体的には、例えば次のような方法を用いる。
【００２７】
低抵抗コア金属の下面変性膜については、下層高融点金属膜を形成した後、
（１）その表面へ洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理等を行い、その後、低抵抗コア金属膜を成膜する（これらの方法では高融点金属表面を酸化させることを目的とするのではなく、高融点金属表面に酸素または水酸化物を吸着残留させ、その上に低抵抗コア金属膜を形成することで、低抵抗コア金属膜の下層側に低抵抗コア金属の酸化膜を形成する）、
（２）低抵抗コア金属膜の成膜初期をＡｒガス中へＯ ２またはＮ ２またはＮ ２Ｏを添加する反応性スパッタで形成する（酸化膜、窒化膜、酸窒化膜）、
（３）下層高融点金属膜上へ低抵抗コア金属膜を数十〜数百ｎｍ形成した後、その膜に洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理、Ｎ ２プラズマ処理等を行ってから低抵抗コア金属膜をさらに成膜する（酸化膜、窒化膜）、
などの方法を用いれば良い。
【００２８】
低抵抗コア金属の上面変性膜については、
（１）上層高融点金属膜を成膜する前に、低抵抗コア金属膜の表面に洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理、またはＮ ２プラズマ処理等を行うことで形成することができる（酸化膜、窒化膜）。
（２）また、低抵抗コア金属膜の成膜終了前にＯ ２またはＮ ２またはＮ ２Ｏを添加する反応性スパッタとすることにより形成してもよい（酸化膜、窒化膜、酸窒化膜）。
【００２９】
低抵抗コア金属の側面保護膜については、上層高融点金属膜、低抵抗コア金属膜、下層高融点金属膜の積層膜を一括エッチング処理後、低抵抗コア金属膜の側壁に対して洗浄処理、剥離処理、Ｏ ２プラズマ処理、酸化アニール処理またはＮ２プラズマ処理等を行うことで形成できる（酸化膜、窒化膜）。
【００３０】
本発明によって、一括エッチングで形成されたソース・ドレイン電極及び信号線をマスクとして、積層半導体膜をフッ素系ガスまたはフッ素系ガスと塩素系ガスとの混合ガスを用いてドライエッチングする場合において、ソース・ドレイン電極及び信号線の低抵抗コア金属膜の腐蝕を抑制することができた。また後工程においては、パッシベーション保護膜をＰ−ＣＶＤで形成する工程や、トランジスタ特性を安定させるためのアニール工程が存在するが、これらの熱履歴を経由しても配線抵抗の上昇を抑制することができた。
【００３１】
以上のように、低抵抗コア金属自体は半導体膜のドライエッチングで用いられるフッ素系ガスまたは塩素系ガスによって腐蝕しやすい材料であるが、耐蝕性に優れる低抵抗コア金属の酸化膜、窒化膜、あるいは酸窒化膜によって低抵抗コア金属の外周を完全に覆うことによって、エッチング中やエッチング後の大気開放時に、どの経路からエッチャント（例えば、フッ素系ガス、塩素系ガス）が浸入してきても、非常に優れた耐腐蝕性を示した。
【００３２】
ここで、低抵抗コア金属膜の外周を覆う膜は一種類ではなく、複数の膜種を組合せを用いてもよい。同じ低抵抗コア金属からなる変性膜で構成されるため、酸化膜や窒化膜のような異種膜であっても、相互拡散がおこりやすく、それぞれの変性膜接合部に界面ができず、界面からのエッチャント浸入を抑制できる。さらに、上層高融点金属膜と下層高融点金属膜とは同一の高融点金属でなくてもよい。
【００３３】
また、この方法は上記効果と同時に、高融点金属膜と低抵抗コア金属膜とが直接接触しないため、高融点金属膜と低抵抗コア金属膜との界面において相互拡散を防止できる。従って、約４００℃の熱履歴を経ても配線抵抗が上昇しない。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、低抵抗材料の上下を高融点金属膜で挟んだ積層構造の低抵抗配線を、低抵抗コア金属の上下面及び側壁を低抵抗コア金属の酸化膜、窒化膜、あるいは酸窒化膜で薄く覆うことにより、低抵抗コア金属自体がドライエッチング中の化学種あるいはドライエッチング後の残留化学種が大気中の水と反応して生成するフッ酸や塩酸で腐蝕しやすい材料であっても、低抵抗コア金属の酸化膜、窒化膜、あるいは酸窒化膜は耐腐蝕性に優れるため、どの経路からエッチャント（例えば、フッ素系ガス、塩素系ガス）が浸入してきても、非常に優れた耐腐蝕性を示す。
【００３５】
また上記効果と同時に、高融点金属膜と低抵抗コア金属膜とが直接接触しないため、高融点金属膜と低抵抗コア金属膜との界面において相互拡散を防止できる。従って、約４００℃の熱履歴を経ても配線抵抗が上昇しない。
【図面の簡単な説明】
【図１】本発明の実施形態に係る積層構造配線を液晶表示装置のＴＦＴ基板に適用した場合のＴＦＴ近傍の断面図である。
【図２】本発明の実施形態に係る積層構造配線を液晶表示装置のＴＦＴ基板に適用した場合の半導体アイランドパターンを形成するＴＦＴ基板の製造工程を工程順に示すＴＦＴ近傍の断面図である。
【図３】本発明の実施形態に係る積層構造配線を液晶表示装置のＴＦＴ基板に適用した場合のグレイトーンマスクを用いたＴＦＴ基板の製造工程を工程順に示すＴＦＴ近傍の断面図である。
【図４】図３に続く製造工程を工程順に示す断面図である。
【図５】図４に続く製造工程を工程順に示す断面図である。
【図６】図５に続く製造工程を工程順に示す断面図である。
【符号の説明】
１ 透明絶縁性基板
２ ゲート電極
５ ゲート絶縁膜
６ 積層半導体膜
６１ 半導体膜
６２ 導電性半導体膜
７、８ ソース・ドレイン電極
９ チャネル部
１０、２１０ レジスト
２１、７２、８２ 低抵抗コア金属膜
２２、７３、８３ 低抵抗コア金属膜２１、７２、８２の薄い酸化膜、窒化膜、あるいは酸窒化膜
２３、７１、７４、８１、８４ 高融点金属膜
１１０ 薄レジスト部
Claims (8)
- 下地基板上に下層高融点金属膜、低抵抗コア金属膜、上層高融点金属膜の３層を含む低抵抗の積層構造配線を形成する方法であって、
前記下層高融点金属膜を成膜した後に、前記下層高融点金属膜の表面上に前記低抵抗コア金属からなる下面変性膜を形成する工程と、
前記下面変性膜の上に低抵抗コア金属膜を成膜する工程と、
前記低抵抗コア金属膜の表面に前記低抵抗コア金属からなる上面変性膜を形成する工程と、
前記上面変性膜の上に上層高融点金属膜を成膜する工程と、
前記下層高融点金属膜、前記下面変性膜、前記低抵抗コア金属膜、前記上面変性膜及び前記上層高融点金属膜の積層膜をパターン形成する工程と、
積層膜パターンの内、前記低抵抗コア金属膜の側面に前記低抵抗コア金属からなる側面保護膜を形成する工程と、
を有することを特徴とする積層構造配線の製造方法。 - 前記下面変性膜、前記上面変性膜、前記側面保護膜は、前記低抵抗コア金属の酸化膜、窒化膜、酸窒化膜の内のいずれかであることを特徴とする請求項１記載の積層構造配線の製造方法。
- 前記低抵抗コア金属はアルミニウムまたはアルミニウム合金であり、前記下面変性膜、前記上面変性膜、前記側面保護膜は前記低抵抗コア金属の酸化膜、窒化膜、酸窒化膜の内のいずれかであることを特徴とする請求項１乃至２のいずれか一項に記載の積層構造配線の製造方法。
- 前記低抵抗コア金属は銅、銀、またはそれらを主成分とする合金であり、前記下面変性膜、前記上面変性膜、前記側面保護膜は前記低抵抗コア金属の窒化膜、酸窒化膜の内のいずれかであることを特徴とする請求項１乃至２のいずれか一項に記載の積層構造配線の製造方法。
- 前記積層膜パターンを形成する工程は、前記積層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記積層膜を除去することにより行われ、前記側面保護膜を形成する工程が、前記積層膜の上に前記レジストパターンが残存したままの形で行われることを特徴とする請求項１乃至４のいずれか一項に記載の積層構造配線の製造方法。
- 前記積層膜パターンを形成する工程は、前記積層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記積層膜を除去することにより行われ、前記側面保護膜を形成する工程が、前記積層膜の上の前記レジストパターンを除去した形、または、レジストを一部残存させた形で行われることを特徴とする請求項１乃至４のいずれか一項に記載の積層構造配線の製造方法。
- 前記下地基板には下層が半導体膜で上層が導電性半導体膜の積層半導体膜が存在し、この積層半導体膜はアイランド状にパターン形成されているか、あるいはパターン形成されていない構造であり、前記積層構造配線は前記積層半導体膜の一部を直接覆う形状に形成され、前記側面保護膜を形成する工程の後に、前記積層構造配線または前記積層構造配線を形成するためのレジストをマスクとして前記積層半導体膜の少なくとも一部を除去する工程が続くことを特徴とする請求項１乃至６のいずれか一項に記載の積層構造配線の製造方法。
- 前記積層半導体膜の少なくとも一部を除去する工程が前記積層半導体膜をフッ素系ガスまたはフッ素系ガスに塩素系ガスを混合したガスを用いてドライエッチングすることにより行われることを特徴とする請求項７に記載の積層構造配線の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002332485A JP2004172150A (ja) | 2002-11-15 | 2002-11-15 | 積層構造配線の製造方法 |
| US10/705,864 US6872603B2 (en) | 2002-11-15 | 2003-11-13 | Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances |
| KR1020030080244A KR100618361B1 (ko) | 2002-11-15 | 2003-11-13 | 내식성 및 내열성 향상을 위해 다층 금속막 스택을포함하는 배선 |
| CNB2003101165075A CN1253936C (zh) | 2002-11-15 | 2003-11-14 | 用于改善腐蚀性和耐热性的包含多层金属膜叠层的互连 |
| TW092131932A TWI234232B (en) | 2002-11-15 | 2003-11-14 | Interconnections including multi-layer metal film stack for improving corrosion and heat resistances |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002332485A JP2004172150A (ja) | 2002-11-15 | 2002-11-15 | 積層構造配線の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004172150A true JP2004172150A (ja) | 2004-06-17 |
Family
ID=32290186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002332485A Pending JP2004172150A (ja) | 2002-11-15 | 2002-11-15 | 積層構造配線の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6872603B2 (ja) |
| JP (1) | JP2004172150A (ja) |
| KR (1) | KR100618361B1 (ja) |
| CN (1) | CN1253936C (ja) |
| TW (1) | TWI234232B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332209A (ja) * | 2005-05-24 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板及びその製造方法 |
| JP2007134691A (ja) * | 2005-11-08 | 2007-05-31 | Samsung Electronics Co Ltd | 配線、これを含む薄膜トランジスタ基板、及びその製造方法 |
| JP2008066678A (ja) * | 2006-09-11 | 2008-03-21 | Samsung Electronics Co Ltd | 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 |
| JP2008282887A (ja) * | 2007-05-09 | 2008-11-20 | Tohoku Univ | 液晶表示装置及びその製造方法 |
| US7749827B2 (en) | 2004-06-30 | 2010-07-06 | Samsung Mobile Display Co., Ltd. | Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture |
| JP2012256865A (ja) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8441118B2 (en) | 2005-06-30 | 2013-05-14 | Intel Corporation | Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages |
| US8451394B2 (en) | 2007-05-09 | 2013-05-28 | Altiam Services Ltd. Llc | Liquid crystal display device and manufacturing method therefor |
| US10365520B2 (en) | 2011-09-28 | 2019-07-30 | Kobe Steel, Ltd. | Wiring structure for display device |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004026232B4 (de) * | 2004-05-28 | 2006-05-04 | Infineon Technologies Ag | Verfahren zum Ausbilden einer integrierten Halbleiterschaltungsanordnung |
| KR20060035164A (ko) * | 2004-10-21 | 2006-04-26 | 삼성전자주식회사 | 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널 |
| TWI354350B (en) * | 2005-05-25 | 2011-12-11 | Au Optronics Corp | Copper gate electrode and fabricating method there |
| KR100667087B1 (ko) * | 2005-09-30 | 2007-01-11 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| US7575984B2 (en) | 2006-05-31 | 2009-08-18 | Sandisk 3D Llc | Conductive hard mask to protect patterned features during trench etch |
| TW200805667A (en) | 2006-07-07 | 2008-01-16 | Au Optronics Corp | A display panel structure having a circuit element and a method of manufacture |
| US20100261034A1 (en) * | 2006-08-07 | 2010-10-14 | Cardarelli Francois | Composite metallic materials, uses thereof and process for making same |
| KR100837557B1 (ko) * | 2006-11-08 | 2008-06-12 | 동부일렉트로닉스 주식회사 | 금속막 패터닝 방법 |
| KR101432109B1 (ko) * | 2007-10-31 | 2014-08-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 |
| EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| JP6376788B2 (ja) * | 2013-03-26 | 2018-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US10566455B2 (en) * | 2013-03-28 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10224238B2 (en) * | 2016-04-12 | 2019-03-05 | Apple Inc. | Electrical components having metal traces with protected sidewalls |
| WO2018209599A1 (zh) * | 2017-05-17 | 2018-11-22 | 深圳市柔宇科技有限公司 | 阵列基板及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0862628A (ja) | 1994-08-16 | 1996-03-08 | Toshiba Corp | 液晶表示素子およびその製造方法 |
| US6362027B1 (en) * | 1998-07-08 | 2002-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate |
| JP2000252473A (ja) | 1998-12-18 | 2000-09-14 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、半導体装置およびその作製方法 |
| TW459301B (en) * | 1999-05-20 | 2001-10-11 | Nippon Electric Co | Thin-film transistor and fabrication method thereof |
| JP4316117B2 (ja) | 2000-07-13 | 2009-08-19 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| JP2002090774A (ja) | 2000-09-14 | 2002-03-27 | Hitachi Ltd | 液晶表示装置とその製造方法および装置 |
| JP4421103B2 (ja) | 2000-12-27 | 2010-02-24 | 東京エレクトロン株式会社 | エッチング方法 |
-
2002
- 2002-11-15 JP JP2002332485A patent/JP2004172150A/ja active Pending
-
2003
- 2003-11-13 KR KR1020030080244A patent/KR100618361B1/ko not_active IP Right Cessation
- 2003-11-13 US US10/705,864 patent/US6872603B2/en not_active Expired - Fee Related
- 2003-11-14 TW TW092131932A patent/TWI234232B/zh not_active IP Right Cessation
- 2003-11-14 CN CNB2003101165075A patent/CN1253936C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749827B2 (en) | 2004-06-30 | 2010-07-06 | Samsung Mobile Display Co., Ltd. | Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture |
| JP2006332209A (ja) * | 2005-05-24 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板及びその製造方法 |
| US8441118B2 (en) | 2005-06-30 | 2013-05-14 | Intel Corporation | Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages |
| TWI470753B (zh) * | 2005-06-30 | 2015-01-21 | Intel Corp | 線互連物件及包含該物件之計算系統 |
| JP2007134691A (ja) * | 2005-11-08 | 2007-05-31 | Samsung Electronics Co Ltd | 配線、これを含む薄膜トランジスタ基板、及びその製造方法 |
| JP2008066678A (ja) * | 2006-09-11 | 2008-03-21 | Samsung Electronics Co Ltd | 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 |
| JP2008282887A (ja) * | 2007-05-09 | 2008-11-20 | Tohoku Univ | 液晶表示装置及びその製造方法 |
| US8451394B2 (en) | 2007-05-09 | 2013-05-28 | Altiam Services Ltd. Llc | Liquid crystal display device and manufacturing method therefor |
| JP2012256865A (ja) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US10365520B2 (en) | 2011-09-28 | 2019-07-30 | Kobe Steel, Ltd. | Wiring structure for display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI234232B (en) | 2005-06-11 |
| TW200414431A (en) | 2004-08-01 |
| US6872603B2 (en) | 2005-03-29 |
| KR20040042872A (ko) | 2004-05-20 |
| US20040097024A1 (en) | 2004-05-20 |
| CN1253936C (zh) | 2006-04-26 |
| CN1501474A (zh) | 2004-06-02 |
| KR100618361B1 (ko) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004172150A (ja) | 積層構造配線の製造方法 | |
| JP3916334B2 (ja) | 薄膜トランジスタ | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2007212699A (ja) | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| JP2004157554A (ja) | 液晶表示装置の製造方法 | |
| JP2007173489A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| JP2008109102A (ja) | 薄膜トランジスタ基板の製造方法 | |
| WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
| JP2004177946A (ja) | 液晶表示装置の製造方法 | |
| JP2019536284A (ja) | アレイ基板及びアレイ基板の製造方法 | |
| JP5200366B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP2007227440A (ja) | Ｔｆｔ基板及びその製造方法 | |
| JP5087825B2 (ja) | アクティブ基板の製造方法 | |
| JP4742295B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2000332125A (ja) | 半導体装置及びその製造方法 | |
| JP2006261705A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100992631B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JP2002094069A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JP2005129562A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3275800B2 (ja) | 電極配線の形成方法 | |
| JP2001176816A (ja) | 半導体装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090602 |