JP2004157554A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP2004157554A
JP2004157554A JP2004000525A JP2004000525A JP2004157554A JP 2004157554 A JP2004157554 A JP 2004157554A JP 2004000525 A JP2004000525 A JP 2004000525A JP 2004000525 A JP2004000525 A JP 2004000525A JP 2004157554 A JP2004157554 A JP 2004157554A
Authority
JP
Japan
Prior art keywords
metal film
film
metal
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004000525A
Other languages
English (en)
Inventor
Jueng-Gil Lee
正吉 李
Jung-Ho Lee
庭鎬 李
Hyo-Rak Nam
孝洛 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36627376&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2004157554(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1019950042618A external-priority patent/KR0183757B1/ko
Priority claimed from KR1019960013912A external-priority patent/KR100219480B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004157554A publication Critical patent/JP2004157554A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 写真工程を減らす液晶表示装置の製造方法を提供する。
【解決手段】 第１金属膜及び耐火金属製の第２金属膜を積層し、１次写真工程により第１及び第２金属膜をパターニングしゲート電極及びゲートライン端部を形成する段階、絶縁膜を形成する段階、２次写真工程によりＴＦＴ部の絶縁膜上に非晶質シリコン膜パターン及び不純物ドープ非晶質シリコン膜パターンを形成する段階、３次写真工程によりＴＦＴ部にソース電極、ドレイン電極及びデータラインを形成し、ソース及びドレイン電極間の不純物ドープ非晶質シリコン膜パターンを蝕刻する段階、４次写真工程によりドレイン電極及びゲートライン端部上の絶縁膜を露出する保護膜パターンを形成しゲートライン端部上の絶縁膜を蝕刻する段階、５次写真工程によりドレイン電極に連結の第１画素電極パターンとゲートライン端部に連結の第２画素電極パターンを形成する段階を含む。
【選択図】 図１１

Description

本発明は液晶表示装置の製造方法に係り、特に写真工程の数を減らし得る薄膜トランジスタ液晶表示装置の製造方法に関する。
液晶表示装置のうち薄膜トランジスタを能動素子として用いる薄膜トランジスタ−液晶表示装置（ＴＦＴ−ＬＣＤ）は低消費電力、低電圧駆動力、薄型、軽量等の多様な長所を有している。
一方、薄膜トランジスタ（以下、ＴＦＴという）は一般のトランジスタに比べて非常に薄いので、この製造工程は一般トランジスタの製造工程より複雑で、生産性に劣り、高コストである。特に、製造段階毎にマスクが用いられるため、最少７枚のマスクが要る。従って、ＴＦＴの生産性を向上させながら製造単価を下げるための方法が色々と研究されており、特に製造工程に用いられるマスクの数を減らすための方法が広く研究されている。
以下、添付した図面に基づき従来の技術による液晶表示装置の製造方法を説明する。
図１乃至図４は従来の技術による液晶表示装置の製造方法を説明するための断面図であり、特許文献１を参照したものである。各図面の参照符号ＡはＴＦＴ部を示し、Ｂはパッド部を示す。
図１を参照すると、透明な基板２上に純粋アルミニウム(Al)を蒸着して第１金属膜を形成した後、前記第１金属膜を１次写真蝕刻してゲートパターン４、４ａを形成する。前記ゲートパターンはＴＦＴ部ではゲート電極４として用いられ、パッド部ではゲートパッド４ａとして用いられる。
図２を参照すると、通常の写真工程を施してパッド部の一部領域を覆うフォトレジストパターン（図示せず）を形成した後、前記フォトレジストパターンを酸化防止膜として、前記第１金属膜を酸化させて陽極酸化膜６を形成する。この際、前記陽極酸化膜６はＴＦＴ部に形成されたゲート電極４の全面と、パッド部に位置するゲートパッド４ａの一部領域に形成される。
図３を参照すると、陽極酸化膜６の形成された前記基板２の全面に、例えば窒化膜を蒸着して絶縁膜８を形成する。次いで、絶縁膜８の形成された基板２の全面に非晶質シリコン膜１０と不純物のドーピングされた非晶質シリコン膜１２を連続的に蒸着して半導体膜を形成した後、前記半導体膜を３次写真蝕刻してＴＦＴ部に活性領域として用いられる半導体膜パターン（１０＋１２）を形成する。
図４を参照すると、半導体膜パターンの形成された基板２の全面に４次写真工程を施して、パッド部に形成されたゲートパッド４ａの一部を露出させるフォトレジストパターン（図示せず）を形成する。次いで、前記フォトレジストパターンをマスクとして前記絶縁膜８を蝕刻することにより、ゲートパッド４ａの一部を露出させるコンタクトホールを形成する。
次に、コンタクトホールの形成された基板の全面に、例えばクロム(Cr)を蒸着してから前記クロム膜を５次写真蝕刻して、ＴＦＴ部にはソース電極１４ａ及びドレイン電極１４ｂを形成し、パッド部には前記コンタクトホールを通して前記ゲートパッド４ａと連結されるパッド電極１４ｃを形成する。この際、前記５次写真蝕刻工程時にＴＦＴ部に形成された前記ゲート電極４の上部の不純物のドーピングされた非晶質シリコン膜１２も一部蝕刻されて非晶質シリコン膜１０の一部が露出される。
図５を参照すると、ソース電極１４ａ、ドレイン電極１４ｂ及びパッド電極１４ｃの形成された基板２の全面に、例えば酸化膜を蒸着して保護膜１６を形成する。次に、前記保護膜を６次写真蝕刻してＴＦＴ部のドレイン電極１４ｂの一部とパッド部のパッド電極１４ｃの一部を露出させるコンタクトホールを形成する。
次いで、コンタクトホールの形成された基板の全面に透明導電物質のインジウムすず酸化物（ＩＴＯ）を蒸着した後、前記ＩＴＯ膜を７次写真蝕刻することにより画素電極１８、１８ａを形成する。よって、ＴＦＴではドレイン電極１４ｂと画素電極１８とが連結され、パッド部ではパッド電極１４ｃと画素電極１８ａとが連結される。
米国特許第5,054,887号公報
しかしながら、前述した従来の液晶表示装置の製造方法によると、ゲートラインの低抵抗のためにゲート電極物質として純粋アルミニウムを用いた。従って、アルミニウムによるヒールロック(hillock)を防止するためには陽極酸化工程を要するので、工程が大変複雑になり、生産性が低下する上に、高コストになる問題点がある。
本発明は前述した従来の問題点を解決するために案出されたものであり、写真工程の数を減らすことにより、製造費用を減少させて生産性を向上させ得る液晶表示装置の製造方法を提供するにその目的がある。かつ、本発明の他の目的はゲート電極にアンダーカットが発生しないようにして、素子の特性が低下することを防止できる液晶表示装置の製造方法を提供することである。
前記目的を達成するために本発明の液晶表示装置の製造方法は、ＴＦＴ部及びパッド部の基板上に第１金属膜及び第２金属膜を順次に積層し、１次写真工程を用いて前記第１金属膜及び第２金属膜をパターニングして前記基板上にゲート電極及びゲートライン端部を形成する段階であって、前記第２金属膜は耐火金属よりなる段階と、前記ゲート電極及び前記ゲートラインが形成された前記基板の全面上に絶縁膜を形成する段階と、２次写真工程を用いて前記ＴＦＴ部の前記絶縁膜上に非晶質シリコン膜パターン及び不純物がドープされた非晶質シリコン膜パターンを形成する段階であって、前記不純物がドープされた非晶質シリコン膜パターンは全体的に前記非晶質シリコン膜パターン上に形成され、前記不純物がドープされたシリコン膜パターンの全体底面は前記非晶質シリコン膜パターンと直接接触する段階と、３次写真工程を用いて前記ＴＦＴ部に第３金属膜よりなるソース電極、ドレイン電極及びデータラインを形成し、前記ソース電極及び前記ドレイン電極間に位置した前記不純物がドープされた非晶質シリコン膜パターンの一部をエッチングする段階と、４次写真工程を用いて前記ドレイン電極の一部と前記ゲートライン端部上の前記絶縁膜の一部とを露出させる保護膜パターンを形成し、前記露出されたゲートライン端部上の前記絶縁膜をエッチングする段階と、５次写真工程を用いて前記保護膜パターンが形成された前記基板上で前記ドレイン電極に連結される第１画素電極パターンと前記ゲートライン端部に連結される第２画素電極パターンとを形成する段階とを含むことを特徴とする。
前記第１金属膜はアルミニウム又はアルミニウム合金から形成され、前記第２金属膜はクロム(Cr)、タンタル(Ta)、モリブデン(Mo)及びチタン(Ti)からなる群から選択された何れか一つから形成されることが望ましい。
本発明によると、ゲート電極をアルミニウム又はアルミニウム合金と耐火性金属膜の二重構造に形成することにより、アルミニウムとＩＴＯの直接的な接触による電池反応及びヒールロックを防止することができる。かつ、キャッピング膜により陽極酸化工程を省くことができ、絶縁膜及び保護膜を同時に蝕刻することができるため、写真工程の数を減らし得る。なお、第１金属膜の大きさを第２金属膜と同様にするか、又は更に大きくすることができるので、ゲート電極にアンダーカットが発生しない。従って、ゲート電極の形成以後、絶縁膜の蒸着時にステップカバレージの不良に起因して絶縁特性が低下することを防止することができる。
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。
図６は本発明による液晶表示装置を製造するための概略的なレイアウト図である。
参照符号１００はゲートラインを形成するためのマスクパターンを、１０５はゲートパッドを形成するためのマスクパターンを、１１０はデータラインを形成するためのマスクパターンを、１２０は半導体膜を形成するためのマスクパターンを、１３０はソース電極／ドレイン電極を形成するためのマスクパターンを、１４０はＴＦＴ部の画素電極とドレイン電極を連結するコンタクトホールを形成するためのマスクパターンを、１４５はパッド部のゲートパッドと画素電極を連結するコンタクトホールを形成するためのマスクパターンを、１５０はＴＦＴ部の画素電極を形成するためのマスクパターンを、１５５はパッド部の画素電極を形成するためのマスクパターンをそれぞれ示している。
図６を参照すると、横方向にゲートライン１００が配列され、前記ゲートラインと直角方向にデータライン１１０がマトリックス状に配列され、前記ゲートライン１００の先端にはゲートパッド１０５が設けられ、前記データラインの先端にはデータパッド１１５が設けられている。前記相互隣接した二本のゲートラインとデータラインの境領域にそれぞれマトリックス状に画素領域が配列される。各ＴＦＴのゲート電極は各ゲートラインから画素領域内へと突出して形成され、各ＴＦＴのドレイン電極とゲート電極間に半導体膜１２０が形成され、ＴＦＴのソース電極は前記データライン１１０から突出部状に形成され、透明なＩＴＯから構成される画素電極１５０が各画素領域内に形成される。
図７乃至図１１は本発明の第１実施例による液晶表示装置の製造方法を説明するための断面図である。参照符号のＣはＴＦＴ部であって、図６のＩ−Ｉ’線による断面図である。かつ、Ｄはパッド部であって、II−II’線による断面図である。
図７はゲート電極を形成する段階を示している。
詳しくは、透明な基板２０上に例えばアルミニウム又はアルミニウム合金を2,000Å−4,000Å程度の厚さで蒸着して第１金属膜２２を形成する。次に、前記第１金属膜２２上に耐火金属を500Å−2,000Åの厚さで蒸着して第２金属膜２４を形成する。次いで、前記第２金属膜２４及び第１金属膜２２を１次写真工程により蝕刻してＴＦＴ部Ｃ及びパッド部Ｄにそれぞれゲートパターンを形成する。前記ゲートパターンはＴＦＴ部Ｃではゲート電極として用いられ、パッド部Ｄではゲートパッドとして用いられる。この際、前記第１金属膜と第２金属膜は一つのマスクを用いて湿式又は乾式蝕刻される。
前記第１金属膜２２はアルミニウムを用いて形成したり、アルミニウム−ネオジム(Nd)、アルミニウム−ニオビウム(Al−Nb)又はアルミニウム−タンタル(Al−Ta)のようなアルミニウム合金を用いて形成する。ゲート電極をアルミニウム合金から形成すると、ゲートラインの抵抗を下げることができ、かつヒールロックの発生を防止することができる。
なお、前記第２金属膜２４は、アルミニウム合金と後続工程で形成されるＩＴＯ膜との接触を防止するためのキャッピング膜であって、耐火性金属、例えばクロム(Cr)、タンタル(Ta)、モリブデン(Mo)及びチタン(Ti)から構成された群から選択された何れか一つを用いて形成する。このようにアルミニウム又はアルミニウム合金膜上にキャッピング膜を形成することにより、従来のような陽極酸化膜を形成するための別途の高温酸化工程及び写真工程が要らなくなる。かつ、前記第２金属膜２４はアルミニウムを含まないので、もし後続工程で形成されるＩＴＯ膜と直接接触しても従来のような電池反応が現れない。
図８は半導体膜パターンを形成する段階を示している。
詳しくは、ゲートパターンの形成された基板２０の全面に例えば窒化膜を4,000Å程度の厚さで蒸着して絶縁膜２６を形成する。次いで、前記絶縁膜２６上に非晶質シリコン膜２８及び不純物のドープされた非晶質シリコン膜３０をそれぞれ1,000Å−2,000Å及び500Åの厚さで蒸着して非晶質シリコン膜２８及び不純物のドープされた非晶質シリコン膜３０から構成された半導体膜を形成する。次に、前記半導体膜を２次写真工程により蝕刻してＴＦＴ部Ｃに活性領域として用いられる半導体膜パターンを形成する。
図９はソース電極及びドレイン電極を形成する段階を示している。
詳しくは、半導体膜パターンの形成された前記基板２０の全面に、例えばスパッタリング方法にてクロム(Cr)を1,000Å−2,000Å程度蒸着して第３金属膜を形成する。次に、前記第３金属膜を３次写真工程により蝕刻してＴＦＴ部にソース電極３２ａ及びドレイン電極３２ｂを形成する。
図１０は保護膜パターンを形成する段階を示している。詳しくは、ソース電極３２ａ及びドレイン電極３２ｂの形成された前記基板の全面に絶縁物質、例えば酸化膜を1,000Å−3,000Å程度の厚さで蒸着して保護膜を形成する。次いで、前記保護膜を４次写真工程により蝕刻してドレイン電極３２ｂの一部と、パッド部Ｄに形成されたゲート電極（２２＋２４）、即ちゲートパッドの一部を露出させる保護膜パターン３４を形成する。前記パッド部Ｄでは前記ゲートパッド上に形成された保護膜３４と絶縁膜２６が同時に蝕刻される。
図１１は画素電極を形成する段階を示している。
詳しくは、保護膜パターン３４の形成された前記基板２０の全面に、例えばスパッタリング方法にて透明導電膜のＩＴＯ膜を形成した後、前記ＩＴＯ膜を５次写真工程により蝕刻してＴＦＴ部及びパッド部に第１及び第２の画素電極３６、３６ａを形成する。従って、ＴＦＴ部では第１の画素電極３６とドレイン電極３２ｂとが連結され、パッド部Ｄでは第２の画素電極３６ａとゲートパッド（２２＋２４）とが連結される。
前述した本発明の第１実施例による液晶表示装置の製造方法によると、ゲート電極をアルミニウム又はアルミニウム合金から形成し、その上に耐火性金属を用いてキャッピング膜を形成することにより、アルミニウムとＩＴＯの接触による電池反応とアルミニウムヒールロックの発生を防止することができる。かつ、陽極酸化工程を省き得るので、写真工程の数を減らすことができ、絶縁膜と保護膜に同時にコンタクトを形成することにより、写真工程の数を更に減らすことができる。
一方、本発明の第１実施例におけるゲート電極を構成する前記第１金属膜２２及び第２金属膜２４は一つのマスクを用いて蝕刻される。従って、図１２に示すようにゲート電極にアンダーカットが発生し得る。よって、後続される絶縁膜（図１１の参照符号２６）の蒸着工程で絶縁膜２６のステップカバレージが不良になるため、絶縁特性が低下する恐れがある。以下、本発明の第２乃至第４実施例ではゲート電極にアンダーカットが発生しないようにする方法を提示する。
図１３乃至図１６は本発明の第２実施例による液晶表示装置の製造方法を説明するための断面図であり、ゲート電極を形成する段階までを示している。
図１３はゲート電極用の導電膜を形成する段階を示している。
詳しくは、まず透明な基板４０上にアルミニウム又はアルミニウム合金を2,000Å−4,000Å程度の厚さで蒸着して第１金属膜４２を形成する。次に、前記第１金属膜４２上にクロム(Cr)等の耐火性金属を500Å−2,000Åの厚さで蒸着してキャッピング膜として用いられる第２金属膜４４を形成する。かつ、前記アルミニウム合金としては、アルミニウム−ネオジム(Al−Nd)、アルミニウム−ニオビウム(Al−Nb)又はアルミニウム−タンタル(Al−Ta)を用いることができる。また、前記第２金属膜４４はクロム(Cr)の他にタンタル(Ta)、モリブデン(Mo)及びチタン(Ti)を用いて形成することができる。
図１４はフォトレジストパターン４６を形成する段階を示している。
詳しくは、前記第２金属膜４４上にフォトレジストを塗布した後、露光及び現像工程を経てフォトレジストパターン４６を形成する。次いで、前記フォトレジストパターン４６をマスクとして第２金属膜４４を蝕刻する。この際、過度蝕刻を十分に行うことにより第２金属膜４４にアンダーカットを発生させる。
図１５はフォトレジストパターンをリフローさせる段階を示している。
詳しくは、フォトレジストパターン（図１４の４６）の熱的安定性を用いてフォトレジストパターンがリフローされる温度の約100℃以上まで前記基板を加熱する。この際、フォトレジストパターンのリフロー特性を向上させるために前記基板を多段階で熱処理することもできる。従って、パタニングされた前記第２金属膜４４がリフローされたフォトレジストパターン４６ａにより完全に覆われるようになる。
図１６はゲート電極を形成する段階を示している。
詳しくは、リフローされた前記フォトレジストパターン（図１５の４６ａ）をマスクとして前記第１金属膜４２を蝕刻してから、フォトレジストパターン４６ａを取り除く。このようにすると、第１金属膜４２はフォトレジスト（図１５の４６ａ）の厚さ分だけ第２金属膜４４より広く蝕刻されるので、後続絶縁膜の蒸着工程で絶縁膜のステップカバレージが良好になる。この際、前記第１金属膜４２と後続工程で形成されるＩＴＯとの接触を防止するためには、パタニングされた第２金属膜４４の大きさがＩＴＯとゲートパッドを連結させるためのコンタクトホールより大きく形成されるように前記フォトレジストパターン４６ａの厚さ及び大きさを調節することが望ましい。
以後の工程は前述した第１実施例と同一に施されるので、それに関る説明は省くことにする。
図１７乃至図１９は本発明の第３実施例による液晶表示装置の製造方法を説明するための断面図であり、ゲート電極を形成する段階まで示してある。
図１７はゲート電極用の導電膜である第１金属膜５２と第２金属膜５４及びフォトレジストパターン５６を形成する段階を示したものであり、本発明の第２実施例（図１３参照）と同一に行われる。
図１８は第２金属膜５４をパタニングする段階を示したものであり、前記フォトレジストパターン（図１７の５６）をマスクとして前記第２金属膜５４を湿式又は乾式蝕刻する。次に、前記フォトレジストパターン５６を取り除く。しかし、必ずしもこの段階で前記フォトレジストパターン５６を取り除く必要はなく、第１金属膜５２の蝕刻後に取り除くこともできる。
一方、第２金属膜５４を湿式蝕刻する場合にはアンダーカットが発生して、後に蝕刻される第１金属膜５２の幅を縮めることができる。この際、フォトレジストパターン５６を取り除かない場合にはフォトレジストパターン５６のリフティングを防止するためにベーキングを行うこともできる。
図１９は第１金属膜５２を蝕刻してゲート電極を形成する段階を示したものであり、パタニングされた第２金属膜５４をマスクとして第１金属膜５２を蝕刻する。勿論、フォトレジストパターン５６を前段階で取り除かない場合には、フォトレジストパターン５６をマスクとして用いることができ、第１金属膜５２の蝕刻後に前記フォトレジストパターン５６を取り除く。
図２０乃至図２３は本発明の第４実施例による液晶表示装置の製造方法を説明するための断面図であり、ゲート電極を形成する段階まで示されている。
図２０はゲート電極用の導電膜である第１金属膜６２と第２金属膜６４及びフォトレジストパターン６６を形成する段階を示したものであり、第２及び第３実施例と同一に行われる。
図２１は第２金属膜６４を蝕刻する段階を示したものであり、前記フォトレジストパターン６６をマスクとして前記第２金属膜６４を湿式蝕刻する。この際、前記第２金属膜６４を十分に蝕刻することにより、アンダーカットを発生させる。
図２２は第１金属膜６２を蝕刻する段階を示したものであり、前記パタニングされた第２金属膜６４をマスクとして第１金属膜６２を湿式蝕刻すると、図２２に示すようにゲート電極にアンダーカットが形成される。
図２３は第２金属膜６４を更に蝕刻する段階を示したものであり、パタニングされた第２金属膜６４を更に湿式蝕刻すると第１金属膜６２の下部の幅が前記第２金属膜６４の幅より広くなり、結果的にゲート電極のアンダーカットが取り除かれる。ここで、前記第１金属膜６２の蝕刻時又は第２金属膜６４を更に蝕刻する時に、フォトレジストのリフティングが発生する場合を考慮して第２金属膜６４を１次蝕刻してからベーキングを行うことができる。
本発明による液晶表示装置の製造方法によると、ゲート電極をアルミニウム又はアルミニウム合金膜と耐火性金属膜との２重構造から形成する。従って、アルミニウムとＩＴＯの直接的な接触に起因する電池反応を防止することができ、耐火性金属のストレス弛緩作用によりアルミニウムのヒールロック発生を防止することができる。かつ、前記耐火性金属膜により陽極酸化工程を省くことができ、絶縁膜と保護膜を同時に蝕刻できるので写真工程の数を減らすことができる。
かつ、下部に形成されるアルミニウム又はアルミニウム合金膜の大きさを上部に形成される耐火性金属膜の大きさと同様にするか、又は更に大きくすることができるので、ゲート電極にアンダーカットが発生しない。従って、ゲート電極の形成後、絶縁膜を蒸着する時にステップカバレージの不良により絶縁特性が低下することを防止することができる。
本発明は前記実施例に限られず、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能であることは明白である。
従来の液晶表示装置の製造方法を説明するための断面図である。 従来の液晶表示装置の製造方法を説明するための断面図である。 従来の液晶表示装置の製造方法を説明するための断面図である。 従来の液晶表示装置の製造方法を説明するための断面図である。 従来の液晶表示装置の製造方法を説明するための断面図である。 本発明による液晶表示装置を製造するための概略レイアウト図である。 本発明の第１実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第１実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第１実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第１実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第１実施例による液晶表示装置の製造方法を説明するための断面図である。 ゲート電極にアンダーカットが発生したことを示す断面図である。 本発明の第２実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第２実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第２実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第２実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第３実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第３実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第３実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第４実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第４実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第４実施例による液晶表示装置の製造方法を説明するための断面図である。 本発明の第４実施例による液晶表示装置の製造方法を説明するための断面図である。
符号の説明
２０ 基板
２２ 第１金属膜
２４ 第２金属膜
２６ 絶縁膜
２８ 非晶質シリコン膜
３０ 不純物のドープされた非晶質シリコン膜
３２ａ ソース電極
３２ｂ ドレイン電極
３４ 保護膜パターン
３６ 画素電極
３６ａ 画素電極
４０ 基板
４２ 第１金属膜
４４ 第２金属膜
４６ フォトレジストパターン
４６ａ フォトレジストパターン
５２ 第１金属膜
５４ 第２金属膜
５６ フォトレジストパターン
６２ 第１金属膜
６４ 第２金属膜
６６ フォトレジストパターン

Claims (32)

  1. ＴＦＴ部及びパッド部の基板上に第１金属膜及び第２金属膜を順次に積層し、１次写真工程を用いて前記第１金属膜及び第２金属膜をパターニングして前記基板上にゲート電極及びゲートライン端部を形成する段階であって、前記第２金属膜は耐火金属よりなる段階と、
    前記ゲート電極及び前記ゲートラインが形成された前記基板の全面上に絶縁膜を形成する段階と、
    ２次写真工程を用いて前記ＴＦＴ部の前記絶縁膜上に非晶質シリコン膜パターン及び不純物がドープされた非晶質シリコン膜パターンを形成する段階であって、前記不純物がドープされた非晶質シリコン膜パターンは全体的に前記非晶質シリコン膜パターン上に形成され、前記不純物がドープされたシリコン膜パターンの全体底面は前記非晶質シリコン膜パターンと直接接触する段階と、
    ３次写真工程を用いて前記ＴＦＴ部に第３金属膜よりなるソース電極、ドレイン電極及びデータラインを形成し、前記ソース電極及び前記ドレイン電極間に位置した前記不純物がドープされた非晶質シリコン膜パターンの一部をエッチングする段階と、
    ４次写真工程を用いて前記ドレイン電極の一部と前記ゲートライン端部上の前記絶縁膜の一部とを露出させる保護膜パターンを形成し、前記露出されたゲートライン端部上の前記絶縁膜をエッチングする段階と、
    ５次写真工程を用いて前記保護膜パターンが形成された前記基板上で前記ドレイン電極に連結される第１画素電極パターンと前記ゲートライン端部に連結される第２画素電極パターンとを形成する段階と、
    を含むことを特徴とする液晶表示装置の製造方法。
  2. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項１に記載の液晶表示装置の製造方法。
  3. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項２に記載の液晶表示装置の製造方法。
  4. 前記第１金属膜の側壁は前記基板に対して傾斜することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  5. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項４に記載の液晶表示装置の製造方法。
  6. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項５に記載の液晶表示装置の製造方法。
  7. 前記第１金属膜は前記第２金属膜より厚いことを特徴とする請求項１に記載の液晶表示装置の製造方法。
  8. 前記第１金属膜の側壁は前記基板に対して傾斜することを特徴とする請求項７に記載の液晶表示装置の製造方法。
  9. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項８に記載の液晶表示装置の製造方法。
  10. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項９に記載の液晶表示装置の製造方法。
  11. 前記ドレイン電極、前記ソース電極及び前記データラインのうち少なくとも一部が前記絶縁膜と接触することを特徴とする請求項１に記載の液晶表示装置の製造方法。
  12. 前記第１金属膜の側壁は前記基板に対して傾斜することを特徴とする請求項１１に記載の液晶表示装置の製造方法。
  13. 前記第１金属膜は前記第２金属膜より厚いことを特徴とする請求項１１に記載の液晶表示装置の製造方法。
  14. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
  15. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項１２〜１４の何れか一項に記載の液晶表示装置の製造方法。
  16. 前記第１画素電極及び前記第２画素電極は透明物質よりなることを特徴とする請求項２、５、９又は１４の何れか一項に記載の液晶表示装置の製造方法。
  17. ＴＦＴ部及びパッド部の基板上に第１金属膜及び第２金属膜を順次に積層し、前記第１金属膜及び第２金属膜をパターニングして前記基板上にゲート電極及びゲートラインを形成する段階であって、前記第２金属膜は耐火金属よりなる段階と、
    前記ゲート電極及び前記ゲートライン上に絶縁膜を形成する段階と、
    前記絶縁膜上に非晶質シリコン膜パターンと不純物がドープされた非晶質シリコン膜パターンとを形成する段階であって、前記不純物がドープされた非晶質シリコン膜パターンは全体的に前記非晶質シリコン膜パターン上に形成され、前記不純物がドープされたシリコン膜パターンの全体底面は前記非晶質シリコン膜パターンと直接接触する段階と、
    第３金属膜よりなるソース電極、ドレイン電極及びデータラインを形成し、前記ソース電極及び前記ドレイン電極間に位置した前記不純物がドープされた非晶質シリコン膜パターンの一部をエッチングする段階と、
    前記ドレイン電極の端部を露出させる第１コンタクトホール及び前記ゲートラインの一一部を露出させる第２コンタクトホールを備える保護膜パターンを形成する段階であって、前記保護膜パターンは前記ソース電極と前記ドレイン電極間に位置する前記非晶質シリコン膜パターンの上部表面と接触し、前記第２コンタクトホールの下部の前記絶縁膜は前記ゲートラインの端部が露出するようにエッチングされる段階と、
    前記第１コンタクトホールを通じて前記ドレイン電極に連結された第１画素電極パターンと前記第２コンタクトホールを通じて前記ゲートラインに連結された第２画素電極パターンを形成する段階と、
    を含むことを特徴とする液晶表示装置の製造方法。
  18. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項１７に記載の液晶表示装置の製造方法。
  19. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項１８に記載の液晶表示装置の製造方法。
  20. 前記第１金属膜の側壁は前記基板に対して傾斜することを特徴とする請求項１７に記載の液晶表示装置の製造方法。
  21. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  22. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項２１に記載の液晶表示装置の製造方法。
  23. 前記第１金属膜は前記第２金属膜より厚いことを特徴とする請求項１７に記載の液晶表示装置の製造方法。
  24. 前記第１金属膜の側壁は前記基板に対して傾斜することを特徴とする請求項２３に記載の液晶表示装置の製造方法。
  25. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項２４に記載の液晶表示装置の製造方法。
  26. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項２５に記載の液晶表示装置の製造方法。
  27. 前記ドレイン電極、前記ソース電極及び前記データラインのうち少なくとも一部が前記絶縁膜と接触することを特徴とする請求項１７に記載の液晶表示装置の製造方法。
  28. 前記第１金属膜の側壁は前記基板に対して傾斜することを特徴とする請求項２７に記載の液晶表示装置の製造方法。
  29. 前記第１金属膜は前記第２金属膜より厚いことを特徴とする請求項２７に記載の液晶表示装置の製造方法。
  30. 前記第１金属膜はアルミニウムまたはアルミニウム合金よりなることを特徴とする請求項２７に記載の液晶表示装置の製造方法。
  31. 前記第２金属膜はクロム、モリブデン、タンタル及びチタンよりなる群から選択された何れか一つの金属よりなることを特徴とする請求項２８〜３０の何れか一項に記載の液晶表示装置の製造方法。
  32. 前記第１画素電極及び前記第２画素電極は透明物質よりなることを特徴とする請求項１８、２１、２５又は３０の何れか一項に記載の液晶表示装置の製造方法。
JP2004000525A 1995-11-21 2004-01-05 液晶表示装置の製造方法 Pending JP2004157554A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950042618A KR0183757B1 (ko) 1995-11-21 1995-11-21 박막 트랜지스터-액정 표시장치의 제조방법
KR1019960013912A KR100219480B1 (ko) 1995-11-29 1996-04-30 박막트랜지스터 액정표시장치 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP30947296A Division JP3891617B2 (ja) 1995-11-21 1996-11-20 液晶表示装置の製造方法およびｔｆｔ基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005368671A Division JP2006106788A (ja) 1995-11-21 2005-12-21 液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004157554A true JP2004157554A (ja) 2004-06-03

Family

ID=36627376

Family Applications (5)

Application Number Title Priority Date Filing Date
JP30947296A Expired - Lifetime JP3891617B2 (ja) 1995-11-21 1996-11-20 液晶表示装置の製造方法およびｔｆｔ基板の製造方法
JP2003199728A Pending JP2004006936A (ja) 1995-11-21 2003-07-22 Ｔｆｔ基板
JP2004000525A Pending JP2004157554A (ja) 1995-11-21 2004-01-05 液晶表示装置の製造方法
JP2005368671A Pending JP2006106788A (ja) 1995-11-21 2005-12-21 液晶表示装置の製造方法
JP2005368670A Pending JP2006148150A (ja) 1995-11-21 2005-12-21 Ｔｆｔ基板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP30947296A Expired - Lifetime JP3891617B2 (ja) 1995-11-21 1996-11-20 液晶表示装置の製造方法およびｔｆｔ基板の製造方法
JP2003199728A Pending JP2004006936A (ja) 1995-11-21 2003-07-22 Ｔｆｔ基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2005368671A Pending JP2006106788A (ja) 1995-11-21 2005-12-21 液晶表示装置の製造方法
JP2005368670A Pending JP2006148150A (ja) 1995-11-21 2005-12-21 Ｔｆｔ基板

Country Status (5)

Country Link
US (5) US6008065A (ja)
EP (2) EP0775931B1 (ja)
JP (5) JP3891617B2 (ja)
DE (1) DE69635239T2 (ja)
TW (1) TW426809B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033140A (ja) * 2007-06-26 2009-02-12 Kobe Steel Ltd Ａｌ合金膜を用いた低接触電気抵抗型電極およびその製造方法並びに表示装置
JP2009158941A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法及び表示装置の作製方法

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3760008B2 (ja) * 1996-11-29 2006-03-29 セイコーエプソン株式会社 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100252306B1 (ko) * 1997-07-04 2000-04-15 구본준, 론 위라하디락사 액티브 매트릭스 기판 및 그 제조방법
US6333518B1 (en) * 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JPH11258633A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
USRE39452E1 (en) * 1998-08-28 2007-01-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6368978B1 (en) * 1999-03-04 2002-04-09 Applied Materials, Inc. Hydrogen-free method of plasma etching indium tin oxide
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
JP4627843B2 (ja) 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 半導体装置
TW428328B (en) * 1999-07-30 2001-04-01 Hannstar Display Corp Fabricating method of thin film transistor
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100601177B1 (ko) * 2000-02-10 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
TW447138B (en) * 2000-04-28 2001-07-21 Unipac Optoelectronics Corp Manufacturing method of thin-film transistor
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6798064B1 (en) * 2000-07-12 2004-09-28 Motorola, Inc. Electronic component and method of manufacture
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100400765B1 (ko) * 2000-11-13 2003-10-08 엘지.필립스 엘시디 주식회사 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100497095B1 (ko) 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100500147B1 (ko) 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
TW589663B (en) * 2003-05-12 2004-06-01 Au Optronics Corp Flat panel display and manufacturing method thereof
JP4517063B2 (ja) * 2003-05-27 2010-08-04 日本電気株式会社 液晶表示装置
KR100566612B1 (ko) * 2003-09-23 2006-03-31 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JP3769564B2 (ja) * 2003-10-06 2006-04-26 セイコーエプソン株式会社 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
JP2006178426A (ja) * 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
US7049163B1 (en) * 2005-03-16 2006-05-23 Chunghwa Picture Tubes, Ltd. Manufacture method of pixel structure
KR20060125066A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007114360A (ja) 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
JP4544532B2 (ja) * 2006-03-03 2010-09-15 東京エレクトロン株式会社 基板処理方法
JP4842709B2 (ja) * 2006-05-31 2011-12-21 株式会社 日立ディスプレイズ 表示装置の製造方法
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7932183B2 (en) * 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device
KR20080078164A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 액정 표시 장치의 제조 방법
US8110829B2 (en) * 2007-05-31 2012-02-07 Lg Display Co., Ltd. Array substrate of liquid crystal display and method for fabricating the same
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI348765B (en) * 2007-08-29 2011-09-11 Au Optronics Corp Pixel structure and fabricating method for thereof
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101217153B (zh) * 2008-01-18 2012-02-29 友达光电股份有限公司 主动元件阵列结构及其制造方法
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2009107686A1 (en) * 2008-02-27 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof, and electronic device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
JP5364422B2 (ja) 2008-04-17 2013-12-11 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
US20100138765A1 (en) * 2008-11-30 2010-06-03 Nokia Corporation Indicator Pop-Up
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) * 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
EP2506307A4 (en) * 2009-11-27 2015-03-18 Sharp Kk THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD AND DISPLAY DEVICE
KR20130023021A (ko) * 2010-06-21 2013-03-07 파나소닉 주식회사 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
TWM423257U (en) * 2011-06-01 2012-02-21 Chunghwa Picture Tubes Ltd Pixel array substrate and display panel
CN102637632B (zh) * 2011-06-10 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列
JP5411236B2 (ja) * 2011-11-15 2014-02-12 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR101932495B1 (ko) * 2012-05-11 2018-12-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN102956551B (zh) * 2012-11-02 2015-01-07 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN103928453B (zh) * 2013-01-11 2016-09-28 北京京东方光电科技有限公司 一种阵列基板及其制造方法
TWI582967B (zh) * 2014-04-01 2017-05-11 鴻海精密工業股份有限公司 顯示陣列基板及顯示陣列基板的製造方法
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104375344B (zh) * 2014-11-21 2017-09-15 深圳市华星光电技术有限公司 液晶显示面板及其彩膜阵列基板
CN106057667B (zh) * 2016-07-06 2019-02-05 京东方科技集团股份有限公司 膜层图案的制作方法、基板的制作方法及基板、显示装置
CN107706196B (zh) * 2017-09-28 2021-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20210053373A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 광 센서의 제조 방법
KR20210101353A (ko) 2020-02-07 2021-08-19 삼성디스플레이 주식회사 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법
CN111584520B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863150A (ja) 1981-10-12 1983-04-14 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6144468A (ja) 1984-08-09 1986-03-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS61193128A (ja) * 1985-02-21 1986-08-27 Mitsubishi Electric Corp マトリクス型表示装置
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPS6484668A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
GB2211362A (en) * 1987-10-15 1989-06-28 Johnson Electric Ind Mfg Fuel pump motor
JPH01151236A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp アルミニウム膜のテーパーエツチング方法
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JPH0816756B2 (ja) 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5153754A (en) 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JP2813234B2 (ja) 1990-05-16 1998-10-22 日本電信電話株式会社 配線構造
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US5156986A (en) 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
JPH04155315A (ja) 1990-10-19 1992-05-28 Hitachi Ltd 多層膜配線体の製造方法
JPH04213427A (ja) 1990-12-11 1992-08-04 Fujitsu Ltd 多層金属膜電極配線の製造方法
JPH04234930A (ja) * 1991-01-10 1992-08-24 Shimano Inc 釣り用リール
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH04326330A (ja) 1991-04-26 1992-11-16 Sharp Corp 液晶表示装置およびその製造方法
JP2667304B2 (ja) 1991-05-13 1997-10-27 シャープ株式会社 アクティブマトリクス基板
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JP3094610B2 (ja) 1991-12-13 2000-10-03 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH05142570A (ja) 1991-11-20 1993-06-11 Sharp Corp アクテイブマトリクス基板
JPH05142554A (ja) * 1991-11-25 1993-06-11 Matsushita Electric Ind Co Ltd アクテイブマトリクス基板
JPH05165056A (ja) 1991-12-17 1993-06-29 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
JP2674406B2 (ja) * 1992-02-05 1997-11-12 富士通株式会社 半導体装置の製造方法
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH05299655A (ja) * 1992-04-08 1993-11-12 Nec Corp 薄膜トランジスタ
JPH05323373A (ja) 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH063698A (ja) * 1992-06-19 1994-01-14 Nec Corp 薄膜トランジスタ装置
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
JPH06232398A (ja) * 1992-12-15 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法と半導体装置の製造方法
JPH06140296A (ja) 1992-10-26 1994-05-20 Fujitsu Ltd パターン形成方法
JPH06138487A (ja) 1992-10-29 1994-05-20 Hitachi Ltd 半導体装置と液晶表示装置
JPH06160905A (ja) * 1992-11-26 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JPH06168970A (ja) * 1992-11-27 1994-06-14 Fuji Xerox Co Ltd 半導体素子の製造方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3116149B2 (ja) * 1993-01-18 2000-12-11 株式会社日立製作所 配線材料および液晶表示装置
JP2948436B2 (ja) * 1993-03-12 1999-09-13 ローム株式会社 薄膜トランジスタおよびそれを用いる液晶表示装置
JP3573778B2 (ja) * 1993-03-12 2004-10-06 株式会社東芝 液晶表示装置
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2501411B2 (ja) 1993-08-12 1996-05-29 株式会社東芝 アクティブマトリクス型表示装置
JP3281167B2 (ja) 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
US5738948A (en) 1994-09-29 1998-04-14 Kabushiki Kaisha Toshiba Electrode-wiring material and electrode-wiring substrate using the same
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
US6368227B1 (en) * 2000-11-17 2002-04-09 Steven Olson Method of swinging on a swing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033140A (ja) * 2007-06-26 2009-02-12 Kobe Steel Ltd Ａｌ合金膜を用いた低接触電気抵抗型電極およびその製造方法並びに表示装置
JP2009158941A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法及び表示装置の作製方法
KR101455308B1 (ko) 2007-12-03 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법

Also Published As

Publication number Publication date
EP1338914A3 (en) 2003-11-19
EP0775931B1 (en) 2005-10-05
DE69635239T2 (de) 2006-07-06
JP2006106788A (ja) 2006-04-20
US6008065A (en) 1999-12-28
US6331443B1 (en) 2001-12-18
USRE41363E1 (en) 2010-06-01
EP0775931A2 (en) 1997-05-28
EP1338914A2 (en) 2003-08-27
JP2006148150A (ja) 2006-06-08
US6661026B2 (en) 2003-12-09
DE69635239D1 (de) 2005-11-10
TW426809B (en) 2001-03-21
US6339230B1 (en) 2002-01-15
EP0775931A3 (en) 1998-03-25
JPH09171197A (ja) 1997-06-30
JP3891617B2 (ja) 2007-03-14
US20020106825A1 (en) 2002-08-08
JP2004006936A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
JP2004157554A (ja) 液晶表示装置の製造方法
JP3976770B2 (ja) 液晶表示装置の製造方法およびｔｆｔ基板を有する液晶表示装置
JP3717078B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
JP5129228B2 (ja) アレイ基板及びこれの製造方法
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US6859252B2 (en) Active matrix substrate and manufacturing method thereof
US20050024549A1 (en) Method for manufacturing thin film transistor array
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
KR100238206B1 (ko) 박막트랜지스터 액정 표시장치및 그 제조방법
KR0161466B1 (ko) 액정표시장치의 제조방법
JP4166486B2 (ja) 薄膜トランジスタ基板
KR100219480B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
KR0183757B1 (ko) 박막 트랜지스터-액정 표시장치의 제조방법
JPH0766422A (ja) 液晶表示装置用アレイ基板
JP2712417B2 (ja) 薄膜トランジスタマトリクス
JP4455827B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
KR100265053B1 (ko) 표시패널 및 그 제조방법
JPH0756894B2 (ja) 薄膜トランジスタの製造方法
JPH04324977A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060201

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061219