JP2755376B2 - 電気光学素子の製造方法 - Google Patents

電気光学素子の製造方法

Info

Publication number
JP2755376B2
JP2755376B2 JP25105294A JP25105294A JP2755376B2 JP 2755376 B2 JP2755376 B2 JP 2755376B2 JP 25105294 A JP25105294 A JP 25105294A JP 25105294 A JP25105294 A JP 25105294A JP 2755376 B2 JP2755376 B2 JP 2755376B2
Authority
JP
Japan
Prior art keywords
film
substrate
forming
photolithography step
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25105294A
Other languages
English (en)
Other versions
JPH0850308A (ja
Inventor
賢 川畑
陽 仲野
広行 蛇口
健二 山本
千里 岩崎
洋文 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURONTETSUKU KK
Original Assignee
FURONTETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26459927&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2755376(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by FURONTETSUKU KK filed Critical FURONTETSUKU KK
Priority to JP25105294A priority Critical patent/JP2755376B2/ja
Priority to US08/459,925 priority patent/US5726077A/en
Priority to KR1019950014570A priority patent/KR0177535B1/ko
Publication of JPH0850308A publication Critical patent/JPH0850308A/ja
Priority to US08/745,017 priority patent/US5869351A/en
Priority to US08/745,933 priority patent/US5879958A/en
Priority to US08/745,904 priority patent/US5837559A/en
Publication of JP2755376B2 publication Critical patent/JP2755376B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタが形
成されている電気光学素子の製造方法に関わり、詳しく
は、従来方法よりもフォトリソ工程を少なくすることが
できる技術に関する。
【０００２】
【従来の技術】図１６９は、薄膜トランジスタをスイッ
チ素子に用いたアクティブマトリックス液晶表示装置の
等価回路の一構成例を示すものである。図１６９におい
て、多数のゲート配線Ｇ1，Ｇ2，…，Ｇnと、多数のソ
ース配線Ｓ1，Ｓ2，…，Ｓmとがマトリックス状に配線
され、各ゲート配線Ｇはそれぞれ走査回路１に、各信号
配線Ｓはそれぞれ信号供給回路２に接続され、各線の交
差部分に薄膜トランジスタ（スイッチ素子）３が設けら
れ、この薄膜トランジスタ３のドレイン電極にコンデン
サとなる容量部４と液晶素子５とが接続されて回路が構
成されている。
【０００３】図１７０と図１７１は、図１６９に等価回
路で示した従来のアクティブマトリックス液晶表示装置
において、ゲート配線Ｇとソース配線Ｓなどの部分を基
板上に備えた薄膜トランジスタアレイ基板の一構造例を
示すものである。図１７０と図１７１に示す薄膜トラン
ジスタアレイ基板において、ガラスなどの透明の基板６
上に、ゲート配線Ｇとソース配線Ｓとがマトリックス状
に配線されている。また、ゲート配線Ｇとソース配線Ｓ
との交差部分の近傍に薄膜トランジスタ３が設けられて
いる。
【０００４】図１７０と図１７１に示す薄膜トランジス
タ３はエッチストッパ型の一般的な構成のものであり、
ゲート配線Ｇとこのゲート配線Ｇから引き出して設けた
ゲート電極８上に、ゲート絶縁膜９を設け、このゲート
絶縁膜９上にアモルファスシリコン（ａ-Ｓｉ）からな
る半導体膜１０を設け、更にこの半導体膜１０上に導電
材料からなるドレイン電極１１とソース電極１２とを相
互に対向させて設けて構成されている。なお、半導体膜
１０の最上層にはリンなどのドナーとなる不純物を高濃
度にドープしたアモルファスシリコンなどのオーミック
コンタクト膜１０ａが形成され、その上にドレイン電極
１１とソース電極１２とで挟まれた状態でエッチングス
トッパー１３が形成されている。また、ゲート電極８は
上層部のゲート絶縁膜８ａと下層部のゲート配線８ｂと
からなる二重構造にされるとともに、ドレイン電極１１
の上からドレイン電極１１の側方側にかけて透明電極材
料からなる透明画素電極１５が形成されている。
【０００５】そして、前記ゲート絶縁膜９と透明画素電
極１５とソース電極１２などの上を覆ってこれらの上に
パッシベーション膜１６が設けられている。このパッシ
ベーション膜１６上には図示略の配向膜が形成され、こ
の配向膜上方に液晶が設けられてアクティブマトリック
ス液晶表示装置が構成されていて、前記透明画素電極１
５によって液晶の分子に電界を印加すると液晶分子の配
向制御ができるようになっている。
【０００６】
【発明が解決しようとする課題】ところで従来、前記構
造の薄膜トランジスタアレイ基板を製造するには、以下
に示す表１に記載の工程を基に製造していた。
【０００７】
【表１】
【０００８】まず、ガラスなどの透明基板を用意したな
らば、これをブラシ洗浄装置と紫外線照射装置により初
期洗浄し、この洗浄後の透明基板の上に反応性スパッタ
リングなどの成膜法を用いてＴａＯxなどからなる表面
安定化膜を形成する。表面安定化膜を形成した基板に対
し、直流スパッタなどの成膜法を用いてＡｌなどの導電
材料からなるゲート配線用金属膜を基板上に被覆し、こ
の金属膜をウエットエッチングなどの方法を用いる第１
のフォトリソ工程でエッチングしてゲート配線を形成
する。次にゲート配線上に直流スパッタリングなどの成
膜法によりＴａなどからなるゲート電極形成用の金属膜
を被覆し、次いでドライエッチングなどの方法を用いる
第二のフォトリソ工程でエッチングしてゲート電極を
形成する。
【０００９】次にこのゲート電極を陽極酸化処理してそ
の表面部分をＴａＯxとしてゲート電極の絶縁性向上処
理を行う。続いてそれらの上にプラズマＣＶＤなどの成
膜法によりＳｉＮxからなるゲート絶縁膜とａ-Ｓｉ（ア
モルファスシリコン）などからなる半導体膜とＳｉＮx
からなるエッチングストッパ用の絶縁膜を形成する。次
にウエットエッチングなどの方法を用いる第３のフォト
リソ工程でエッチングしてゲート電極上にエッチング
ストッパーを形成する。次に第３のフォトリソ工程済み
の基板表面にプラズマＣＶＤなどの方法を用いてａ-Ｓ
ｉ（ｎ+）などのオーミックコンタクト膜を形成する。
次に直流スパッタリングなどの方法を用いる第４のフォ
トリソ工程で半導体膜やオーミックコンタクト膜をパ
ターニングしてゲート電極上方に他の部分と分離状態の
半導体部を形成する。次に第４のフォトリソ工程済みの
基板表面に直流スパッタリングなどの成膜法を用いてＴ
ｉなどの金属膜を形成する。
【００１０】次に前記金属膜をドライエッチングなどの
方法を用いる第５のフォトリソ工程でパターニングし
てソース電極とドレイン電極を形成する。次に前記第５
のフォトリソ工程済みの基板表面に反応性スパッタリン
グなどの成膜法でＩＴＯ（インジウム錫酸化物）などの
透明導電膜を形成する。次にウエットエッチングなどの
方法を用いる第６のフォトリソ工程で透明導電膜を加
工して透明画素電極を形成し、次に第６のフォトリソ工
程処理済みの基板表面にＳｉＮxなどの保護膜をプラズ
マＣＶＤなどの方法で形成する。次に前記保護膜をウエ
ットエッチングなどの方法でパターニングしてソース電
極に接続するソース端子用のコンタクトホールとドレイ
ン電極に接続するドレイン端子用のコンタクトホールと
を形成する第７のフォトリソ工程を行って薄膜トラン
ジスタアレイ基板を完成させている。しかしながら前述
の方法で薄膜トランジスタアレイ基板を製造すると、７
回のフォトリソ工程を行う必要があり、フォトリソ工程
が多いために、それだけ歩留まりへの影響が大きく、製
造コストが高くなる問題があった。
【００１１】次に、この種の薄膜トランジスタアレイ基
板を製造する場合、種々の薄膜を積層し、積層膜の一部
にコンタクトホールを形成し、このコンタクトホールに
導電膜を形成して上層の膜と下層の膜を導電膜を介して
電気的に接続する構造を採用することがある。図１７２
は、この種の構造の一例を示すもので、この例の構造
は、基板上に形成したＴｉなどの金属膜１７の上にＳｉ
Ｎxなどからなる絶縁膜１８とＩＴＯからなる導電性酸
化膜１９を積層し、絶縁膜１８に形成したコンタクトホ
ール１８ａを介して導電性酸化膜１９を金属膜１７に接
続した構造になっている。
【００１２】この例の構造において、コンタクトホール
１８ａを形成するには、絶縁膜１８を成膜した後でその
上に所定パターンのレジストを被せ、次いでＳＦ6＋Ｏ2
ガスなどを用いたドライエッチングにより絶縁膜１８を
エッチングしてコンタクトホール１８ａを形成した後、
Ｏ2プラズマでレジストを剥離し、その後に導電性酸化
膜１９を成膜する方法を行っている。ところが、この方
法を行う途中にコンタクトホール１８ａを介して金属膜
１７が酸化性雰囲気にさらされるために、金属膜１７が
酸化されるおそれがある。
【００１３】このため従来では、導電性酸化膜１９に対
して良好なコンタクトをとれる金属であってＯ2プラズ
マ雰囲気により酸化されにくい金属としてＴｉを用いて
おり、Ｔｉよりも酸化され易いＡｌやＴａの薄膜を用い
ることができない状況にあり、金属膜１７の使用材料に
制限を生じていた。ちなみに、接続部分のコンタクト面
積を７μｍ2に設定して図１７２に示す構造のコンタク
ト部分を１６００段形成した構造のコンタクトチェーン
を成膜した場合、ＩＴＯの薄膜に対するＡｌの薄膜のコ
ンタクト抵抗は１０10〜１０12Ωであるのに対し、ＩＴ
Ｏの薄膜に対するＴｉの薄膜のコンタクト抵抗は、１０
4〜１０5Ωとなり、明らかにＴｉの薄膜の方がコンタク
ト性に優れている。これは、Ａｌに比べて導電率の劣る
Ｔｉであっても、前記Ｏ2プラズマ雰囲気に曝されるこ
とにより接続部分の界面に酸化物皮膜が形成され、この
酸化物皮膜の存在によりコンタクト抵抗が逆転したもの
と思われる。また、前述の金属膜１７としてＴｉの薄膜
を用いた場合、この構造を薄膜トランジスタアレイ基板
に適用し、金属膜１７でゲート配線を形成した場合、Ｔ
ｉの金属膜１７ではＴｉ自体の比抵抗が高いために、通
常の使用に供することはできるが、ゲート配線の信号遅
延の基となる可能性があり、液晶パネルの大型化に不利
な問題がある。
【００１４】本発明は前記事情に鑑みてなされたもの
で、従来の製造方法よりもフォトリソ工程を少なくして
歩留まりの向上をなし得るようにすることにより製造コ
ストを低減できるようにするとともに、透明導電膜と他
の導電膜をコンタクトホールを介して接続する場合の導
電膜の材料選択幅を広げ、導電膜で配線を形成した場合
の配線信号遅延を少なくすることができる電気光学素子
の製造方法の提供を目的とする。
【００１５】
【課題を解決するための手段】請求項１記載の発明は前
記課題を解決するために、対向配置された一対の基板の
間に電気光学材料が挟持されており、前記基板の対向す
る面は少なくとも表面の一部が絶縁性であり、前記基板
の表面には複数のソース配線と複数のゲート配線とが交
差して形成されており、前記ソース配線とゲート配線と
の交差部にはそれぞれ透明画素電極と薄膜トランジスタ
とが形成されている電気光学素子の製造方法であって、
前記基板表面に透明導電膜を形成する工程Ａ1と、前記
透明導電膜をパターニングして透明画素電極を形成する
第一のフォトリソ工程Ａ2と、前記第一のフォトリソ工
程済みの基板表面に第一の金属膜を成膜する工程Ａ3
と、前記第一の金属膜をパターニングしてゲート電極と
ゲート配線を形成する第二のフォトリソ工程Ａ4と、前
記第二のフォトリソ工程済みの基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜とを成膜する
工程Ａ5と、前記第一の絶縁膜と半導体能動膜とオーミ
ックコンタクト膜とをパターニングして前記透明画素電
極に達するコンタクトホールとゲート配線に達するコン
タクトホールを形成する第三のフォトリソ工程Ａ6と、
前記第三のフォトリソ工程済みの基板表面に第二の金属
膜を成膜する工程Ａ7 と、前記第二の金属膜をパターニ
ングして、ソース電極と、ソース配線と、前記透明画素
電極に達するコンタクトホールを介して前記透明画素電
極と接続されるドレイン電極と、前記ゲート配線に達す
るコンタクトホールを介して前記ゲート配線と接続され
るゲート端子配線とを形成するとともに、前記第二の金
属膜をマスクとして前記オーミックコンタクト膜を加工
してゲート電極上方にチャネル部を形成する第四のフォ
トリソ工程Ａ8と、前記チャネル部形成済みの基板表面
にパッシベーション膜を成膜する工程Ａ9 と、前記パッ
シベーション膜に前記ゲート端子配線およびソース配線
に達するコンタクトホールを形成するとともに、前記パ
ッシベーション膜をマスクとしてソース電極とドレイン
電極とソース配線下の半導体能動膜を加工してゲート配
線を共有している隣接した薄膜トランジスタの半導体能
動膜との間を分離するとともに透明画素電極上方を透孔
性とする第五のフォトリソ工程Ａ10とを有するものであ
る。
【００１６】請求項２記載の発明は前記課題を解決する
ために、請求項１記載の電気光学素子の製造方法におい
て、基板表面に第一の金属膜を成膜する工程Ａ3と、前
記第一の金属膜をパターニングしてゲート電極とゲート
配線を形成する第二のフォトリソ工程Ａ4を行った後
に、前記基板表面に透明導電膜を形成する工程Ａ1と、
前記透明導電膜をパターニングして透明画素電極を形成
する第一のフォトリソ工程Ａ2とを施すものである。
【００１７】請求項３記載の発明は前記課題を解決する
ために、前記基板表面に第一の金属膜を形成する工程Ｂ
1と、前記第一の金属膜をパターニングしてゲート電極
とゲート配線を形成する第一のフォトリソ工程Ｂ2と、
前記第一のフォトリソ工程済みの基板表面に第一の絶縁
膜と半導体能動膜とオーミックコンタクト膜を順に成膜
する工程Ｂ3と、前記半導体能動膜とオーミックコンタ
クト膜をパターニングしてゲート電極上方に半導体部を
他の部分と分離状態で形成する第二のフォトリソ工程Ｂ
4と、前記第一の絶縁膜をパターニングしてゲート配線
に達するコンタクトホールを形成する第三のフォトリソ
工程Ｂ5と、前記第三のフォトリソ工程済みの基板表面
に、透明画素電極用の透明導電膜と、ソース電極用およ
びドレイン電極用の第二の金属膜とを順に連続して成膜
する工程Ｂ6と、前記第二の金属膜と透明導電膜とオー
ミックコンタクト膜とをパターニングして、ソース電極
とソース配線とを形成し、ゲート電極上方に前記半導体
能動膜を露出させてなるチャネル部を形成する第四のフ
ォトリソ工程Ｂ7と、前記第四のフォトリソ工程済みの
基板表面にパッシベーション膜を形成する工程Ｂ8と、
パッシベーション膜と前記第二の金属膜の残部をパター
ニングしてドレイン電極を兼ねた透明画素電極を形成す
るとともに、ソース配線およびゲート配線接続端子部用
のコンタクトホールを形成する第五のフォトリソ工程Ｂ
9を有するものである。
【００１８】請求項４記載の発明は前記課題を解決する
ために、基板表面に第一の金属膜を形成する工程Ｃ1
と、前記第一の金属膜をパターニングしてゲート電極と
ゲート配線を形成する第一のフォトリソ工程Ｃ2と、前
記第一のフォトリソ工程済みの基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜と金属の膜を
成膜する工程Ｃ3と、前記半導体能動膜とオーミックコ
ンタクト膜と前記金属の膜よりなるバッファ膜をパター
ニングしてゲート電極上方に半導体部を他の部分と分離
状態で形成する第二のフォトリソ工程Ｃ4と、前記第一
の絶縁膜をパターニングしてゲート配線に達するコンタ
クトホールを形成する第三のフォトリソ工程Ｃ5と、 前
記第三のフォトリソ工程済みの基板表面に、透明画素電
極用、ソース電極用およびドレイン電極用の透明導電膜
を成膜する工程Ｃ6と、前記透明導電膜をパターニング
してソース電極とソース配線とドレイン電極と透明画素
電極を形成するとともにゲート電極上の透明導電膜とバ
ッファ膜とオーミックコンタクト膜をパターニングして
ゲート電極上方にチャネル部を形成する第四のフォトリ
ソ工程Ｃ7と、前記第四のフォトリソ工程済みの基板表
面にパッシベーション膜を形成する工程Ｃ8と、前記パ
ッシベーション膜をパターニングして透明画素電極上の
パッシベーション膜の一部を除去して透明画素電極上方
を透光性とするとともにソース配線およびゲート配線接
続端子用コンタクトホールを形成する第五のフォトリソ
工程Ｃ9を有するものである。
【００１９】
【００２０】
【００２１】
【００２２】請求項５記載の発明は前記課題を解決する
ために、基板表面に第一の金属膜を形成する工程Ｇ1
と、前記第一の金属膜をパターニングしてゲート電極と
ゲート配線を形成する第一のフォトリソ工程Ｇ2と、前
記第一のフォトリソ工程済みの基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜を成膜する工
程Ｇ3と、前記半導体能動膜とオーミックコンタクト膜
をパターニングしてゲート電極上方に他の部分と分離状
態で半導体部を形成する第二のフォトリソ工程Ｇ4と、
前記第二のフォトリソ工程済みの基板表面に第二の金属
膜を形成する工程Ｇ5と、前記第二の金属膜とオーミッ
クコンタクト膜をパターニングしてソース電極とドレイ
ン電極とチャネル部を形成する第三のフォトリソ工程Ｇ
6と、前記第三のフォトリソ工程済みの基板表面にパッ
シベーション膜を形成する工程Ｇ7と、前記パッシベー
ション膜をパターニングしてゲート配線に達するコンタ
クトホールとドレイン電極に達するコンタクトホールと
ソース配線およびゲート配線接続端子部用のコンタクト
ホールを形成する第四のフォトリソ工程Ｇ8と、前記第
四のフォトリソ工程済みの基板表面に透明導電膜を形成
する工程Ｇ9と、前記透明導電膜をパターニングして透
明画素電極を形成する第五のフォトリソ工程Ｇ10を有す
るものである。
【００２３】請求項６記載の発明は前記課題を解決する
ために、基板表面に第一の金属膜を形成する工程Ｈ1
と、前記第一の金属膜をパターニングしてゲート電極と
ゲート配線を形成する第一のフォトリソ工程Ｈ2と、前
記第一のフォトリソ工程済みの基板表面に第一の絶縁膜
を成膜する工程Ｈ3と、前記第一の絶縁膜をパターニン
グしてゲート配線に達するコンタクトホールを形成する
第二のフォトリソ工程Ｈ4と、前記第二のフォトリソ工
程済みの基板表面に第二の金属膜とオーミックコンタク
ト膜を形成する工程Ｈ5と、前記オーミックコンタクト
膜と第二の金属膜をパターニングしてソース電極、ドレ
イン電極、ソース配線およびチャネル部を形成する第三
のフォトリソ工程Ｈ6と、 前記第三のフォトリソ工程
済みの基板表面に半導体能動膜とパッシベーション膜を
形成する工程Ｈ7と、前記パッシベーション膜と半導体
能動膜とオーミックコンタクト膜とをパターニングして
透明画素電極エリアを透光性とするとともにソース電
極、ドレイン電極、ソース配線上の半導体能動膜とゲー
ト配線を共有する隣接した薄膜トランジスタの半導体能
動膜との間を分離し、ソース配線に達するコンタクトホ
ールを形成する第四のフォトリソ工程Ｈ8と、前記第四
のフォトリソ工程済みの基板表面に透明導電膜を形成す
る工程Ｈ9と、前記透明導電膜をパターニングして透明
画素電極を形成する工程Ｈ10を有するものである。
【００２４】
【００２５】請求項７記載の発明は前記課題を解決する
ために、基板表面に遮光性薄膜を形成する工程Ｌ1と、
前記遮光性薄膜をパターニングして遮光膜を形成する第
一のフォトリソ工程Ｌ2と、前記第一のフォトリソ工程
済みの基板表面に第一の絶縁膜と半導体能動膜を形成す
る工程Ｌ3と、前記半導体能動膜をパターニングして前
記遮光膜上に半導体部を形成する第二のフォトリソ工程
Ｌ4と、前記第二のフォトリソ工程済みの基板表面に第
二の絶縁膜と第一の金属膜を形成する工程Ｌ5と、前記
第一の金属膜をパターニングしてゲート電極とゲート配
線を形成する第三のフォトリソ工程Ｌ6と、前記第三の
フォトリソ工程済みの基板表面に第三の絶縁膜を形成す
る工程Ｌ7と、前記第二の絶縁膜と第三の絶縁膜をパタ
ーニングして前記半導体部の一方の端部に達するコンタ
クトホールと前記半導体部の他方の端部に達するコンタ
クトホールを形成するとともに、前記第三の絶縁膜をパ
ターニングして前記ゲート配線に達するコンタクトホー
ルを形成する第四のフォトリソ工程Ｌ8と、前記第四の
フォトリソ工程済みの基板表面に透明導電膜を形成する
工程Ｌ9と、前記透明導電膜をパターニングしてゲート
電極の両側にソース電極およびソース配線とドレイン電
極とを形成するとともに、画素電極を形成する第五のフ
ォトリソ工程Ｌ10とを有するものである。
【００２６】
【００２７】請求項８記載の発明は前記課題を解決する
ために、基板表面に遮光性薄膜を形成する工程Ｎ1と、
前記遮光性薄膜をパターニングして遮光膜を形成する第
一のフォトリソ工程Ｎ2と、前記第一のフォトリソ工程
済みの基板表面に第一の絶縁膜と半導体能動膜とオーミ
ックコンタクト膜を形成する工程Ｎ3と、前記オーミッ
クコンタクト膜と半導体能動膜をパターニングして前記
遮光膜上に半導体部を形成する第二のフォトリソ工程Ｎ
4と、前記第二のフォトリソ工程済みの基板表面に透明
導電膜を形成する工程Ｎ5と、前記透明導電膜をパター
ニングしてソース電極およびドレイン電極とソース配線
と画素電極を形成する第三のフォトリソ工程Ｎ6と、前
記第三のフォトリソ工程済みの基板表面に第二の絶縁膜
を形成する工程Ｎ7と、前記第二の絶縁膜をパターニン
グしてゲート配線とソース配線接続用のコンタクトホー
ルを形成する第四のフォトリソ工程Ｎ8と、前記第四の
フォトリソ工程済みの基板表面に金属膜を形成する工程
Ｎ9と、前記金属膜をパターニングしてソース電極とド
レイン電極の間の上方にゲート電極を形成しこのゲート
電極につながるゲート配線を形成する第五フォトリソ工
程Ｎ10を有するものである。
【００２８】
【００２９】請求項９記載の発明は前記課題を解決する
ために、基板表面に遮光性薄膜を形成する工程Ｐ1と、
前記遮光性薄膜をパターニングして遮光膜を形成する第
一のフォトリソ工程Ｐ2と、前記第一のフォトリソ工程
済みの基板表面に第一の絶縁膜と透明導電膜とオーミッ
クコンタクト膜を形成する工程Ｐ3と、前記オーミック
コンタクト膜と透明導電膜をパターニングして前記遮光
膜上に半導体チャネル部を形成するとともにソース電極
とドレイン電極とソース配線と画素電極を形成する第二
のフォトリソ工程Ｐ4と、前記第二のフォトリソ工程済
みの基板表面に半導体能動膜と第二の絶縁膜を形成する
工程Ｐ5と、前記第二の絶縁膜と半導体能動膜とオーミ
ックコンタクト膜をパターニングして半導体部を形成
し、ゲート配線とソース配線を接続するためのコンタク
トホールを形成する第三のフォトリソ工程Ｐ6と、前記
第三のフォトリソ工程済みの基板表面に金属膜を形成す
る工程Ｐ7と、前記金属膜をパターニングしてソース電
極とドレイン電極の間の上方にゲート電極を形成すると
ともに画素電極上方の膜を除去する第四のフォトリソ工
程Ｐ8を有するものである。
【００３０】
【００３１】
【００３２】
【００３３】請求項１０記載の発明は前記課題を解決す
るために、請求項８、１４または１７記載の電気光学素
子の製造方法において、第一の金属膜として、導電膜と
バリア膜からなるものを用い、前記バリア膜として、前
記導電性金属膜よりも酸化されにくい材料からなるも
の、あるいは、前記透明導電膜に対して導電性酸化物と
して固溶する材料からなるものを用いるものである。
【００３４】請求項１１記載の発明は前記課題を解決す
るために、請求項１〜１９のいずれかに記載の電気光学
材料を液晶としたものである。
【００３５】
【作用】請求項１〜２０記載の発明によれば、フォトリ
ソ工程を４工程ないしは５工程にできるので、７工程必
要であった従来例に比べて工程が少なくなった分だけ歩
留まりが向上し、製造効率が向上するので、製造コスト
が低下する。
【００３６】請求項３、４、５、６、７、９、１０に記
載の発明においては、液晶層などの電気光学材料に電圧
を印可するための透明導電膜上にパッシベーション膜や
ゲート絶縁膜など、電圧降下を生じさせる膜が無いため
に、液晶に効率良く電圧を印可できるなどの特徴があ
る。請求項４記載の発明においては、第一の絶縁膜、半
導体能動膜、オーミックコンタクト膜、金属の膜を積層
して連続成膜できることにより、高スループット、低コ
ンタクト抵抗化が可能になる。また、ソース配線は半導
体能動膜、オーミックコンタクト膜、金属の膜、透明導
電膜の４層になるために、低抵抗化、断線に対する冗長
性が実現できる。
【００３７】請求項５記載の発明においては、更に、他
の発明の構造とは異なり、画素電極がソース配線、ゲー
ト配線のどちらとも同じ層に形成されずに絶縁膜で分断
されているために、画素電極形成不良に起因する、ソー
ス配線もしくはゲート配線どうしの短絡が生じるおそれ
がなく、歩留まり向上をなしえる。
【００３８】請求項７〜請求項１１に記載の発明におい
ては、半導体部の下方に遮光膜を形成し、半導体部の下
方側から半導体部に入射しようとする光をこの遮光膜が
遮るので、半導体部の裏側からの光入射を阻止すること
ができ、遮光膜が前記光入射に起因する光電流の発生を
阻止する。
【００３９】請求項５記載の発明においては、配線を構
成する膜の材料として従来のＴｉに変えてＴｉよりも導
電率の良好なＡｌやＴａを用いることができるようにな
り、後工程のフォトリソ工程において、酸化性雰囲気に
曝されることがあってもバリア膜が酸化防止効果を奏し
てこれらの膜と他の導電膜とのコンタクト性を確保する
ので、信号遅延の問題が生じにくくなり、液晶パネルの
大画面化に有利になる。更に、Ｔｉ製の膜からなる配線
よりもＡｌあるいはＴａ製の膜からなる配線の方が膜厚
を薄くできるので、薄膜トランジスタ素子全体のステッ
プ部の段差を小さくすることができ、ステップカバレー
ジを向上させることができ、歩留まりを向上させること
ができるようになる。
【００４０】
【実施例】以下に本発明について実施例を基に詳細に説
明する。図１〜図１０は本発明の第１実施例を説明する
ためのもので、この実施例においては、まず、工程Ａ1
において図１に示すガラスなどの透明の基板２０上にＩ
ＴＯ（インジウム錫酸化物）などからなる透明導電膜２
１を反応性スパッタリングなどの成膜方法により成膜す
る。ここで形成する透明導電膜２１の厚さは例えば７０
０オングストローム程度とすることができる。
【００４１】なお、前記の基板２０に対してブラシ洗浄
装置あるいは有機物除去のための紫外線照射装置などを
用いて表面洗浄処理を施すことが好ましい。また、洗浄
後の基板表面に反応性スパッタリングなどの処理により
ＴａＯxなどからなる表面安定化膜を形成し、その後に
透明導電膜２１を形成しても良い。
【００４２】次に第一のフォトリソ工程Ａ2において透
明導電膜２１付きの基板２０を以下のように加工する。
まず、基板２０を洗浄し、透明導電膜２１上にレジスト
を塗布してからフォトマスクを介して上面全部に露光処
理と現像処理を行い、フォトマスクのパターンをフォト
レジストに書き移す。次に、透明導電膜２１を例えばＨ
Ｃｌ＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチング液を用
いてウエットエッチング処理し、続いてレジストを剥離
して基板２０上に図２に示す透明画素電極２２を形成す
る。この透明画素電極２２の平面形状は、図１７０に示
す従来の透明画素電極１５と同等の形状、あるいは、通
常知られている一般的な透明画素電極の形状と同一のも
ので良い。従って前述の工程で用いるフォトマスクは従
来用いていたパターンと同等のものを用いることができ
る。よって図面では１つの透明画素電極２２のみを示し
ているが、実際には基板２０上に多数の透明画素電極２
２を整列状態で形成するものとする。
【００４３】透明画素電極２２を形成したならば、工程
Ａ3において透明画素電極２２付きの基板２０を洗浄
し、その表面にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料
からなる導電性金属薄膜から形成された第一の金属膜２
４を図３に示すように成膜する。ここで形成する第一の
金属膜２４の厚さは例えば１０００オングストローム程
度とすることができる。次に、第二のフォトリソ工程Ａ
4において第一の金属膜付きの基板２０を洗浄し、前述
の第一フォトリソ工程Ａ1と同じようにレジスト塗布、
露光、現像、エッチングおよびレジスト剥離といった処
理を施して第一の金属膜２４をパターニングして基板２
０上に図４に示すようにゲート電極２５とゲート配線２
６を形成する。これらのゲート電極２５とゲート配線２
６の平面形状は、図１７０に示す従来例の構造のものと
基本的には同等の形状で良い。よってこれらを形成する
ためのフォトマスクも従来のものと同等のものを用いて
良い。また、第一の金属膜２４をＣｒからなるものとし
た場合、例えば、エッチング液として、（ＮＨ4）2[Ｃ
ｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のものを
用いることができる。
【００４４】ゲート電極２５とゲート配線２６を形成し
たならば、工程Ａ5において図５に示すようにＳｉＮxか
らなる第一の絶縁膜２７とａ-Ｓｉ（ｉ）（イントリン
シックアモルファスシリコン）からなる半導体能動膜２
８とａ-Ｓｉ（ｎ+）からなるオーミックコンタクト膜２
９を積層する。ここで形成する第一の絶縁膜２７は例え
ば３０００オングストローム程度、半導体能動膜２８は
１０００オングストローム程度、オーミックコンタクト
膜２９は２００オングストローム程度の厚さにそれぞれ
形成することができる。次に第三フォトリソ工程Ａ6に
おいて、ＳＦ6＋Ｏ2ガスなどを用いたドライエッチング
などの方法によりオーミックコンタクト膜２９と半導体
能動膜２８と第一絶縁膜２７を加工して図６に示すよう
に透明画素電極２２に通じるコンタクトホール３０とゲ
ート配線２６に通じるコンタクトホール３１を形成す
る。
【００４５】次に工程Ａ7においてコンタクトホール形
成済みの基板２０を洗浄し、その上面にＣｒなどの導電
膜とＡｌなどの導電膜からなる積層構造の第二の金属膜
３３を図７に示すように形成する。この第二の金属膜３
３は前述の工程で形成したコンタクトホール３０を介し
て透明画素電極２２に接続されるとともに、コンタクト
ホール３１を介してゲート配線２６に接続される。ま
た、ここで形成するＣｒ膜の厚さは例えば１０００オン
グストローム、Ａｌ膜の厚さは例えば２０００オングス
トローム程度とすることができる。第二の金属膜３３を
形成したならば、第四のフォトリソ工程Ａ8において第
二の金属膜３３のＣｒ膜とＡｌ膜をウエットエッチング
などの方法によりパターニングしてソース電極３５とソ
ース配線３６とドレイン電極３７を形成するとともに、
ゲート電極２５上の第二の金属膜３３とオーミックコン
タクト膜２９の一部を除去してチャネル部３８を形成
し、同時に透明画素電極２２上の第二の金属膜３３とオ
ーミックコンタクト膜２９をパターニングにより除去す
ることで透孔３９を形成する。
【００４６】なお、前記ウエットエッチングを行う場合
に用いるエッチング液として、Ｃｒ膜を加工するには、
ナガセ株式会社製の商品名ＬＥＣ-Ｂ３を用いることが
できるとともに、Ａｌ膜を加工するにはＨ3ＰＯ4＋ＨＮ
Ｏ3＋ＣＨ3ＣＯＯＨ＋Ｈ2Ｏなる配合組成のものを用い
ることができ、オーミックコンタクト膜２９を加工する
にはＨＦ＋ＨＮＯ3なる配合組成のものを用いることが
できる。
【００４７】続いて工程Ａ9において前記処理済みの基
板２０を洗浄し、その表面にプラズマＣＶＤなどの方法
で図９に示すようにＳｉＮxなどの絶縁材料からなるパ
ッシベーション膜４０を成膜する。ここで形成するパッ
シベーション膜４０は例えば厚さ４０００オングストロ
ーム程度に形成することができる。パッシベーション膜
４０を形成したならば、処理済みの基板２０に対し、第
五フォトリソ工程Ａ10において透明画素電極２２上のパ
ッシベーション膜４０の一部と半導体能動膜２８の一部
をドライエッチングにより除去して透明画素電極２２の
上方に透孔４１を形成して透明画素電極上方を透光性と
するとともに、ソース配線接続端子部用のコンタクトホ
ール４２を形成する。また、この第五フォトリソ工程Ａ
10においてパッシベーション膜４０をマスクとしてソー
ス電極３５とドレイン電極３７とソース配線３６下の半
導体能動膜２８を加工して他の部分と分離する。即ち、
ゲート配線２６を共有している隣接した他の薄膜トラン
ジスタの半導体能動膜２８との間を分離する。
【００４８】以上の工程を経ることにより図１０に示す
構造の薄膜トランジスタアレイ基板Ｋ1を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ1は、対になる他の基板との間に従来の液晶表示装置
と同様に液晶を封入して液晶表示装置（電気光学素子）
を構成するために使用する。この例の構造では透明画素
電極２２の上方に透孔４１を形成しており、この透孔４
１を介して透明画素電極２２が液晶分子の配列制御を行
って液晶による表示を行うことができる。
【００４９】図１１〜図１９は本発明の第２実施例を説
明するためのもので、この実施例においては、まず、工
程Ｂ1において図１１に示すガラスなどの透明の基板５
０上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料からなる
導電性金属薄膜から形成された第一の金属膜５１を成膜
する。ここで形成する第一の金属膜５１の厚さは例えば
１０００オングストローム程度とすることができる。次
に第一のフォトリソ工程Ｂ2において第一の金属膜５１
付きの基板５０を以下のように加工する。まず、基板５
０を洗浄し、第一の金属膜５１上にレジストを塗布して
からフォトマスクを介して上面全部に露光処理と現像処
理を行い、フォトマスクのパターンをフォトレジストに
書き移す。次に、第一の金属膜５１が、Ｃｒからなる膜
である場合、例えば（ＮＨ4）2[Ｃｅ（ＮＯ3）6]＋ＨＮ
Ｏ3＋Ｈ2Ｏなる配合組成のエッチング液を用いてウエッ
トエッチング処理し、続いてレジストを剥離して基板５
０上に図１２に示すゲート電極５２とゲート配線５３を
形成する。これらのゲート電極５２とゲート配線５３の
平面形状は、図１７０に示す従来のゲート電極８および
ゲート配線Ｇと同等の形状、あるいは、通常知られてい
る一般的なゲート電極やゲート配線の形状と同一のもの
で良い。従って前述の工程で用いるフォトマスクは従来
用いていたパターンと同等のものを用いることができ
る。よって図面ではゲート電極とゲート配線の一部のみ
を示しているが、実際には基板５０上に多数のゲート電
極５２とゲート配線５３を形成するものとする。
【００５０】ゲート電極５２とゲート配線５３を形成し
たならば、工程Ｂ3においてこれらを形成した基板５０
を洗浄し、その表面に図１３に示すようにＳｉＮxから
なる第一の絶縁膜５５と、ａ-Ｓｉ（ｉ）からなる半導
体能動膜５６と、ａ-Ｓｉ（ｎ+）からなるオーミックコ
ンタクト膜５７を積層する。ここで形成する第一の絶縁
膜５５は例えば３０００オングストローム程度、半導体
能動膜５６は１０００オングストローム程度、オーミッ
クコンタクト膜５７は２００オングストローム程度の厚
さにそれぞれ形成することができる。次に第二のフォト
リソ工程Ｂ4において第一のフォトリソ工程Ｂ2と同じよ
うにレジスト塗布、露光、現像、エッチングおよびレジ
スト剥離といった処理を施して半導体能動膜５６とオー
ミックコンタクト膜５７をパターニングしてゲート電極
５２の上方に図１４に示すように半導体部５８を形成す
る。この工程で用いるエッチング液は、例えばＨＦ＋Ｈ
ＮＯ3なる配合組成のものを用いることができる。
【００５１】第二のフォトリソ工程Ｂ4を施したならば
基板５０を洗浄し、第三のフォトリソ工程Ｂ5において
ＳＦ6＋Ｏ2ガスなどを用いたドライエッチングなどの方
法により第一の絶縁膜５５をパターニングして図１５に
示すようにゲート配線５３に通じるコンタクトホール６
０を形成する。次に工程Ｂ6においてコンタクトホール
形成済みの基板５０を洗浄し、その上面にＩＴＯなどか
らなる透明導電膜６１を形成し、更にＣｒなどからなる
導電膜６２とＡｌなどからなる導電膜６３からなる積層
構造の第二の金属膜６４を図１６に示すように形成す
る。これらの透明導電膜６１と第二の金属膜６４は前述
の工程で形成したコンタクトホール６０を介してゲート
配線５３に接続される。また、ここで形成する透明導電
膜６１の厚さは例えば７００オングストローム、Ｃｒの
導電膜６２の厚さは例えば１０００オングストローム、
Ａｌの導電膜６３の厚さは例えば２０００オングストロ
ーム程度とすることができる。
【００５２】第二の金属膜６４を形成したならば、第四
のフォトリソ工程Ｂ7において第二の金属膜６４をウエ
ットエッチングなどの方法によりパターニングして図１
７に示すソース電極６５とソース配線６６とドレイン電
極６７を形成するとともに、ドライエッチングなどの方
法により透明導電膜６１をパターニングして透明画素電
極６９を形成し、更にゲート電極５２上の第二の金属膜
６４とオーミックコンタクト膜５７の一部を除去してチ
ャネル部７０を形成する。なお、前記ウエットエッチン
グを行う場合に用いるエッチング液として、Ａｌの導電
膜６３を加工するには、Ｈ3ＰＯ4＋ＨＮＯ3＋ＣＨ3ＣＯ
ＯＨ＋Ｈ2Ｏなる配合組成のものを用いることができ、
Ｃｒの導電膜６３を加工するには、ナガセ株式会社製の
商品名ＬＥＣ-Ｂ３を用いることができ、ＩＴＯの透明
導電膜６１を加工するにはＣＨ3ＯＨ＋Ａｒ雰囲気で行
うことができ、オーミックコンタクト膜５７を加工する
にはＨＦ＋ＨＮＯ3なる配合組成のものを用いることが
できる。
【００５３】続いて工程Ｂ8において前記処理済みの基
板５０を洗浄し、その表面にプラズマＣＶＤなどの方法
で図１９に示すようにパッシベーション膜７１を成膜す
る。ここで形成するパッシベーション膜７１は例えば厚
さ４０００オングストローム程度に形成することができ
る。パッシベーション膜７１を形成したならば、処理済
みの基板５０に対し、第五フォトリソ工程Ｂ9において
透明画素電極６９上のパッシベーション膜７１の一部を
ドライエッチングによりパターニングするとともに、ウ
エットエッチングにより第二の金属膜６４をパターニン
グして透明画素電極６９の上方に透孔７２を形成して透
明画素電極上方を透光性とするとともに、ソース配線接
続端子部用のコンタクトホール７３を形成する。
【００５４】以上の工程を経ることにより図１９に示す
構造の薄膜トランジスタアレイ基板Ｋ2を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ2は、対になる他の基板との間に従来の液晶表示装置
（電気光学素子）と同様に液晶を封入して液晶表示装置
を構成するために使用する。この例の構造では透明画素
電極６９の上方に透孔７２を形成しており、この透孔７
２を介して透明画素電極６９が液晶分子の配列制御を行
って液晶による表示を行うことができる。
【００５５】図２０〜図２８は本発明の第３実施例を説
明するためのもので、この実施例においては、まず、工
程Ｃ1において図２０に示すガラスなどの透明の基板８
０上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料からなる
導電性金属薄膜から形成された第一の金属膜８１を成膜
する。ここで形成する第一の金属膜８１の厚さは例えば
１０００オングストローム程度とすることができる。次
に第一のフォトリソ工程Ｃ2において第一の金属膜８１
付きの基板８０を以下のように加工する。まず、基板８
０を洗浄し、第一の金属膜８１上にレジストを塗布して
からフォトマスクを介して上面全部に露光処理と現像処
理を行い、フォトマスクのパターンをフォトレジストに
書き移す。次に、第一の金属膜８１がＣｒからなる膜で
ある場合、例えば（ＮＨ4）2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ
3＋Ｈ2Ｏなる配合組成のエッチング液を用いてウエット
エッチング処理し、続いてレジストを剥離して基板８０
上に図２１に示すゲート電極８２とゲート配線８３を形
成する。これらのゲート電極８２とゲート配線８３の平
面形状は、図１７０に示す従来のゲート電極８およびゲ
ート配線Ｇと同等の形状、あるいは、通常知られている
一般的なゲート電極やゲート配線の形状と同一のもので
良い。従って前述の工程で用いるフォトマスクは従来用
いていたパターンと同等のものを用いることができる。
よって図面ではゲート電極とゲート配線の一部のみを示
しているが、実際には基板８０上に多数のゲート電極８
２とゲート配線８３を形成するものとする。
【００５６】ゲート電極８２とゲート配線８３を形成し
たならば、工程Ｃ3においてこれらを形成した基板８０
を洗浄し、その表面に図２２に示すようにＳｉＮxから
なる第一の絶縁膜８５と、ａ-Ｓｉ（ｉ）からなる半導
体能動膜８６と、ａ-Ｓｉ（ｎ+）からなるオーミックコ
ンタクト膜８７と、Ｃｒからなる金属の膜８８を積層す
る。ここで形成する第一の絶縁膜８５は例えば３０００
オングストローム程度、半導体能動膜８６は１０００オ
ングストローム程度、オーミックコンタクト膜８７は２
００オングストローム程度、金属の膜８８は５００オン
グストローム程度の厚さにそれぞれ形成することができ
る。この金属の膜８８はオーミックコンタクト膜８７の
界面酸化を防止する効果も有する。
【００５７】次に第二のフォトリソ工程Ｃ4において第
一フォトリソ工程Ｃ2と同じようにレジスト塗布、露
光、現像、エッチングおよびレジスト剥離といった処理
を施して金属の膜８８とオーミックコンタクト膜８７と
半導体能動膜８６をパターニングしてゲート電極８２の
上方に図２３に示すように半導体部８９を形成する。こ
の工程で用いるエッチング液は、例えばＣｒの金属の膜
８８を加工するにはナガセ株式会社製の商品名ＬＥＣ-
Ｂ３を用いることができ、半導体能動膜８６とオーミッ
クコンタクト膜８７を加工するにはＨＦ＋ＨＮＯ3なる
配合組成のものを用いることができる。なお、この第二
のフォトリソ工程Ｃ4において、第一の絶縁膜８５の上
面を微量、ドライエッチングして加工しても良い。その
場合は、ＳＦ6＋Ｏ2ガス雰囲気の基でドライエッチング
すれば良い。
【００５８】第二フォトリソ工程Ｃ4を施したならば基
板８０を洗浄し、第三フォトリソ工程Ｃ5においてＳＦ6
＋Ｏ2ガスなどを用いたドライエッチングなどの方法に
より第一の絶縁膜５５をパターニングして図２４に示す
ようにゲート配線８３に通じるコンタクトホール９０を
形成する。次に工程Ｃ6においてコンタクトホール形成
済みの基板８０を洗浄し、その上面にＩＴＯなどからな
る透明導電膜９１を図２５に示すように成膜する。この
透明導電膜９１は前述の工程で形成したコンタクトホー
ル９０を介してゲート配線８３に接続される。また、こ
こで形成する透明導電膜９１の厚さは例えば１５００オ
ングストローム程度とすることができる。
【００５９】透明導電膜９１を形成したならば、第四の
フォトリソ工程Ｃ7において透明導電膜膜９１をウエッ
トエッチングなどの方法によりパターニングして図２６
に示すソース電極９５とソース配線９６とドレイン電極
９７を形成するとともに、透明導電膜９１をパターニン
グして透明画素電極９９を形成し、更にゲート電極８２
上の透明導電膜９１と金属の膜８８とオーミックコンタ
クト膜８７の一部を除去してチャネル部１００を形成す
る。なお、前記ウエットエッチングを行う場合に用いる
エッチング液として、ＩＴＯの透明導電膜９１を加工す
るにはＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のものを用
いることができ、Ｃｒの金属の膜８８を加工するには、
ナガセ株式会社製の商品名ＬＥＣ-Ｂ３を用いることが
でき、オーミックコンタクト膜８７を加工するにはＨＦ
＋ＨＮＯ3なる配合組成のものを用いることができる。
【００６０】続いて工程Ｃ8において前記処理済みの基
板８０を洗浄し、その表面にプラズマＣＶＤなどの方法
で図２７に示すパッシベーション膜１０１を成膜する。
ここで形成するパッシベーション膜１０１は例えば厚さ
４０００オングストローム程度に形成することができ
る。パッシベーション膜１０１を形成したならば、処理
済みの基板８０に対し、第五フォトリソ工程Ｃ9におい
て透明画素電極９９上のパッシベーション膜１０１の一
部をドライエッチングによりパターニングして透明画素
電極９９の上方に透孔１０２を形成して透明画素電極上
方を透光性とするとともに、ソース配線接続端子部用の
コンタクトホール１０３を形成する。
【００６１】以上の工程を経ることにより図２８に示す
構造の薄膜トランジスタアレイ基板Ｋ3を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ3は、対になる他の基板との間に従来の液晶表示装置
（電気光学素子）と同様に液晶を封入して液晶表示装置
を構成するために使用する。この例の構造では透明画素
電極９９の上方に透孔１０２を形成しており、この透孔
１０２を介して透明画素電極９９が液晶分子の配列制御
を行って液晶による表示を行うことができる。更に、第
一の絶縁膜８５、半導体能動膜８６、オーミックコンタ
クト膜８７、金属の膜８８の４層を連続成膜できるの
で、高スループット化が実現できる。また、ソース配線
９６を半導体能動膜８６とオーミックコンタクト膜８７
と金属の膜８８と透明導電膜９１を４層で構成できるの
で、低抵抗化、断線に対する冗長性を持たせることがで
きる。
【００６２】図２９〜図３６は、第１変形例を説明する
ためのもので、この変形例においては、まず、工程Ｄ1
において図２９に示すガラスなどの透明の基板１１０上
にＩＴＯ（インジウム錫酸化物）などからなる透明導電
膜１０９を反応性スパッタリングなどの成膜方法により
成膜する。ここで形成する透明導電膜１０９の厚さは例
えば７００オングストローム程度とすることができる。
また、前記透明導電膜１０９上にＣｒ、Ｔａ、Ｍｏ、Ａ
ｌなどの導電材料からなる導電性金属薄膜から形成され
た第一の金属膜１１１を成膜する。ここで形成する第一
の金属膜１１１の厚さは例えば１０００オングストロー
ム程度とすることができる。
【００６３】次に第一のフォトリソ工程Ｄ2において第
一の金属膜１１１付きの基板１１０を以下のように加工
する。まず、基板１１０を洗浄し、第一の金属膜１１１
上にレジストを塗布してからフォトマスクを介して上面
全部に露光処理と現像処理を行い、フォトマスクのパタ
ーンをフォトレジストに書き移す。次に、第一の金属膜
１１１がＣｒからなる膜である場合、例えば（ＮＨ4）2
[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッ
チング液を用いてウエットエッチング処理し、続いてＨ
Ｃｌ＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチング液を用
いて透明導電膜１０９をウエットエッチング処理し基板
１１０上に図３０に示すゲート電極１１２とゲート配線
１１３と透明画素電極１１４を形成する。これらのゲー
ト電極１１２とゲート配線１１３と透明画素電極１１４
の平面形状は、図１７０に示す従来のゲート電極８、ゲ
ート配線Ｇ、透明画素電極１５と同等の形状、あるい
は、通常知られている一般的なゲート電極やゲート配線
の形状と同一のもので良い。従って前述の工程で用いる
フォトマスクは従来用いていたパターンと同等のものを
用いることができる。よって図面ではゲート電極とゲー
ト配線の一部のみを示しているが、実際には基板１１０
上に多数のゲート電極１１２とゲート配線１１３と透明
画素電極１１４を形成するものとする。
【００６４】前記ゲート電極１１２とゲート配線１１３
と透明画素電極１１４を形成したならば、工程Ｄ3にお
いて図３１に示すようにＳｉＮxからなる第一の絶縁膜
１１７とａ-Ｓｉ（ｉ）からなる半導体能動膜１１８と
ａ-Ｓｉ（ｎ+）からなるオーミックコンタクト膜１１９
を積層する。ここで形成する第一の絶縁膜１１７は例え
ば３０００オングストローム程度、半導体能動膜１１８
は１０００オングストローム程度、オーミックコンタク
ト膜１１９は２００オングストローム程度の厚さにそれ
ぞれ形成することができる。次に第二フォトリソ工程Ｄ
4において、ＳＦ6＋Ｏ2ガスなどを用いたドライエッチ
ングなどの方法によりオーミックコンタクト膜１１９と
半導体能動膜１１８と第一の絶縁膜１１７を加工して図
３２に示すように透明画素電極１１４に通じるコンタク
トホール１２０とゲート配線１１３に通じるコンタクト
ホール１２１を形成する。
【００６５】次に工程Ｄ5においてコンタクトホール形
成済みの基板１１０を洗浄し、その上面にＣｒなどの導
電膜１２２とＡｌなどの導電膜１２３からなる積層構造
の第二の金属膜１２４を図３３に示すように形成する。
この第二の金属膜１２４は前述の工程で形成したコンタ
クトホール１２０を介して透明画素電極１１４に接続さ
れるとともに、コンタクトホール１２１を介してゲート
配線１１３に接続される。また、ここで形成するＣｒ膜
の厚さは例えば１０００オングストローム、Ａｌ膜の厚
さは例えば２０００オングストローム程度とすることが
できる。第二の金属膜１２４を形成したならば、第三の
フォトリソ工程Ｄ6において図３４に示すように第二の
金属膜１２４のＡｌ膜とＣｒ膜とオーミックコンタクト
膜１１９をウエットエッチングなどの方法によりパター
ニングしてソース電極１２５とソース配線１２６とドレ
イン電極１２７を形成するとともに、ゲート電極１１２
上の第二の金属膜１２４とオーミックコンタクト膜１１
９の一部を除去してチャネル部１２８を形成する。
【００６６】なお、前記ウエットエッチングを行う場合
に用いるエッチング液として、Ｃｒ膜を加工するには、
ナガセ株式会社製の商品名ＬＥＣ-Ｂ３を用いることが
でき、Ａｌ膜を加工するにはＨ3ＰＯ4＋ＨＮＯ3＋ＣＨ3
ＣＯＯＨ＋Ｈ2Ｏなる配合組成のものを用いることがで
き、オーミックコンタクト膜１１９を加工するにはＨＦ
＋ＨＮＯ3なる配合組成のものなどを用いることができ
る。
【００６７】続いて工程Ｄ7において前記処理済みの基
板１１０を洗浄し、その表面にプラズマＣＶＤなどの方
法で図３５に示すようにＳｉＮxからなるパッシベーシ
ョン膜１３０を成膜する。ここで形成するパッシベーシ
ョン膜１３０は例えば厚さ４０００オングストローム程
度に形成することができる。パッシベーション膜１３０
を形成したならば、処理済みの基板１１０に対し、第四
フォトリソ工程Ｄ8において透明画素電極１１４上のパ
ッシベーション膜１３０の一部とオーミックコンタクト
膜１１９の一部と半導体能動膜１１８の一部と第一の絶
縁膜１１７の一部と第一の金属膜１１１の一部をドライ
エッチングとウエットエッチングにより除去して透明画
素電極１１４の上方に透孔１３１を形成して透明画素電
極上方を透光性とするとともに、ソース配線接続端子部
用のコンタクトホール１３２とゲート配線接続端子部用
のコンタクトホール（ゲート配線１１３の上方に形成さ
れるが図面上では省略）を形成する。また、この第四フ
ォトリソ工程Ｄ8において、ドレイン電極１２７、ソー
ス配線１２６下の半導体能動膜１１８に対し、ゲート配
線１１３を共有している隣接した他の薄膜トランジスタ
の半導体能動膜１１８との間を分離する。
【００６８】以上の工程を経ることにより図３６に示す
構造の薄膜トランジスタアレイ基板Ｋ4を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で４工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて大幅に工程数を削
減することができ、その分、製造工程の簡略化を図るこ
とができ、歩留まりを向上させることができ、製造コス
トを削減できる。また、この例の薄膜トランジスタアレ
イ基板Ｋ4は、対になる他の基板との間に従来の液晶表
示装置と同様に液晶を封入して液晶表示装置（電気光学
素子）を構成するために使用する。この例の構造では透
明画素電極１１４の上方に透孔１３１を形成しており、
この透孔１３１を介して透明画素電極１１４が液晶分子
の配列制御を行って液晶による表示を行うことができ
る。
【００６９】図３７〜図４５は本発明の第２変形例を説
明するためのもので、この変形例においては、まず、工
程Ｅ1において図３７に示すガラスなどの透明の基板１
４０上にＩＴＯ（インジウム錫酸化物）などからなる透
明導電膜１３９を反応性スパッタリングなどの成膜方法
により成膜する。ここで形成する透明導電膜１３９の厚
さは例えば７００オングストローム程度とすることがで
きる。また、前記透明導電膜１３９上にＣｒ、Ｔａ、Ｍ
ｏ、Ａｌなどの導電材料からなる導電性金属薄膜から形
成された第一の金属膜１４１を成膜する。ここで形成す
る第一の金属膜１４１の厚さは例えば１０００オングス
トローム程度とすることができる。
【００７０】次に第一のフォトリソ工程Ｅ2において第
一の金属膜１４１付きの基板１４０を以下のように加工
する。まず、基板１４０を洗浄し、第一の金属膜１４１
上にレジストを塗布してからフォトマスクを介して上面
全部に露光処理と現像処理を行い、フォトマスクのパタ
ーンをフォトレジストに書き移す。次に、第一の金属膜
１４１がＣｒからなる膜である場合、例えば（ＮＨ4）2
[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッ
チング液を用いてウエットエッチング処理し、続いてＨ
Ｃｌ＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチング液を用
いて透明導電膜１３９をウエットエッチング処理し基板
１４０上に図３８に示すゲート電極１４２とゲート配線
１４３と透明画素電極１４４を形成する。これらのゲー
ト電極１４２とゲート配線１４３と透明画素電極１４４
の平面形状は、図１７０に示す従来のゲート電極８、ゲ
ート配線Ｇ、透明画素電極１５と同等の形状、あるい
は、通常知られている一般的なゲート電極やゲート配線
の形状と同一のもので良い。従って前述の工程で用いる
フォトマスクは従来用いていたパターンと同等のものを
用いることができる。よって図面ではゲート電極とゲー
ト配線の一部のみを示しているが、実際には基板１４０
上に多数のゲート電極１４２とゲート配線１４３と透明
画素電極１４４を形成するものとする。
【００７１】ゲート電極１４２とゲート配線１４３と透
明画素電極１４４を形成したならば、工程Ｅ3において
図３９に示すようにＳｉＮxからなる第一の絶縁膜１４
７とａ-Ｓｉ（ｉ）からなる半導体能動膜１４８とａ-Ｓ
ｉ（ｎ+）からなるオーミックコンタクト膜１４９を積
層する。ここで形成する第一の絶縁膜１４７の厚さは例
えば３０００オングストローム程度、半導体能動膜１４
８の厚さは１０００オングストローム程度、オーミック
コンタクト膜１４９の厚さは２００オングストローム程
度にそれぞれ形成することができる。次に第二のフォト
リソ工程Ｅ4において第一のフォトリソ工程Ｅ2と同じよ
うにレジスト塗布、露光、現像、エッチングおよびレジ
スト剥離といった処理を施して半導体能動膜１４８とオ
ーミックコンタクト膜１４９をパターニングしてゲート
電極１４２の上方に図４０に示すように半導体部１５０
を形成する。この工程で用いるエッチング液は、例えば
ＨＦ＋ＨＮＯ3なる配合組成のものを用いることができ
る。
【００７２】第二フォトリソ工程Ｅ4を施したならば基
板１４０を洗浄し、第三フォトリソ工程Ｅ5においてＳ
Ｆ6＋Ｏ2ガスなどを用いたドライエッチングなどの方法
により第一の絶縁膜１４７をパターニングして図４１に
示すように透明画素電極１４４に通じるコンタクトホー
ル１６０とゲート配線１４３に通じるコンタクトホール
１６１を形成する。
【００７３】次に工程Ｅ6においてコンタクトホール形
成済みの基板１４０を洗浄し、その上面にＣｒなどの導
電膜１５２とＡｌなどの導電膜１５３からなる積層構造
の第二の金属膜１５４を図４２に示すように形成する。
この第二の金属膜１５４は前述の工程で形成したコンタ
クトホール１６０を介して透明画素電極１４４に接続さ
れるとともに、コンタクトホール１６１を介してゲート
配線１４３に接続される。また、ここで形成するＣｒ膜
の厚さは例えば１０００オングストローム、Ａｌ膜の厚
さは例えば２０００オングストローム程度とすることが
できる。第二の金属膜１５４を形成したならば、第四の
フォトリソ工程Ｅ7において図４３に示すように第二の
金属膜１５４のＡｌ膜とＣｒ膜とオーミックコンタクト
膜１４９をウエットエッチングなどの方法によりパター
ニングしてソース電極１５５とソース配線１５６とドレ
イン電極１５７を形成するとともに、ゲート電極１４２
上の第二の金属膜１５４とオーミックコンタクト膜１４
９の一部を除去してチャネル部１５８を形成する。
【００７４】なお、前記ウエットエッチングを行う場合
に用いるエッチング液として、Ｃｒ膜を加工するには、
ナガセ株式会社製の商品名ＬＥＣ-Ｂ３を用いることが
でき、Ａｌ膜を加工するにはＨ3ＰＯ4＋ＨＮＯ3＋ＣＨ3
ＣＯＯＨ＋Ｈ2Ｏなる配合組成のものを用いることがで
き、オーミックコンタクト膜１４９を加工するにはＨＦ
＋ＨＮＯ3なる配合組成のものなどを用いることができ
る。
【００７５】続いて工程Ｅ8において前記処理済みの基
板１４０を洗浄し、その表面にプラズマＣＶＤなどの方
法で図４４に示すようにＳｉＮxからなるパッシベーシ
ョン膜１６２を成膜する。ここで形成するパッシベーシ
ョン膜１６２は例えば厚さ４０００オングストローム程
度に形成することができる。パッシベーション膜１６２
を形成したならば、処理済みの基板１４０に対し、第五
フォトリソ工程Ｅ9において透明画素電極１４４上のパ
ッシベーション膜１６２の一部と第二の金属膜１５４の
一部と第一の絶縁膜１４７の一部をウエットエッチング
とドライエッチングにより除去して透明画素電極１４４
の上方に透孔１６５を形成して透明画素電極上方を透光
性とするとともに、ソース配線接続端子部用のコンタク
トホール１６６を形成する。
【００７６】以上の工程を経ることにより図４５に示す
構造の薄膜トランジスタアレイ基板Ｋ5を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ5は、対になる他の基板との間に従来の液晶表示装置
と同様に液晶を封入して液晶表示装置（電気光学素子）
を構成するために使用する。この例の構造では透明画素
電極１４４の上方に透孔１６５を形成しており、この透
孔１６５を介して透明画素電極１４４が液晶分子の配列
制御を行って液晶による表示を行うことができる。
【００７７】図４６〜図５３は本発明の第３変形例を説
明するためのもので、この変形例においては、まず、工
程Ｆ1において図４６に示すガラスなどの透明の基板１
７０上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料からな
る導電性金属薄膜から形成された第一の金属膜１７１を
成膜する。ここで形成する第一の金属膜１７１の厚さは
例えば１０００オングストローム程度とすることができ
る。次に第一のフォトリソ工程Ｆ2において第一の金属
膜１７１付きの基板１７０を以下のように加工する。ま
ず、基板１７０を洗浄し、第一の金属膜１７１上にレジ
ストを塗布してからフォトマスクを介して上面全部に露
光処理と現像処理を行い、フォトマスクのパターンをフ
ォトレジストに書き移す。次に、第一の金属膜１７１が
Ｃｒからなる膜である場合、例えば（ＮＨ4）2[Ｃｅ
（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチン
グ液を用いてウエットエッチング処理し、続いてレジス
トを剥離して基板１７０上に図４７に示すゲート電極１
７２とゲート配線１７３を形成する。なお、図面では実
際に形成したゲート電極とゲート配線の一部のみを示し
ているが、実際には基板１７０上に多数のゲート電極１
７２とゲート配線１７３を形成するものとする。
【００７８】ゲート電極１７２とゲート配線１７３を形
成したならば、工程Ｆ3において図４８に示すようにＳ
ｉＮxからなる第一の絶縁膜１７４を形成する。ここで
形成する第一の絶縁膜１７４の厚さは例えば３０００オ
ングストローム程度に形成することができる。第一の絶
縁膜１７４を形成したならば基板１７０を洗浄し、第二
フォトリソ工程Ｆ4においてＳＦ6＋Ｏ2ガスなどを用い
たドライエッチングなどの方法により第一の絶縁膜１７
４をパターニングして図４９に示すようにゲート配線１
７３に通じるコンタクトホール１７５を形成する。
【００７９】次に工程Ｆ6においてコンタクトホール形
成済みの基板１７０を洗浄し、その上面にＩＴＯなどか
らなる透明導電膜１７６を形成し、更にＣｒなどからな
る第二の金属膜１７７とａ-Ｓｉ（ｎ+）からなるオーミ
ックコンタクト膜１７８を形成する。これらの透明導電
膜１７６と第二の金属膜１７７は前述の工程で形成した
コンタクトホール１７５を介してゲート配線１７３に接
続される。また、ここで形成する透明導電膜１７６の厚
さは、例えば、７００オングストローム、Ｃｒからなる
第二の金属膜１７７の厚さは例えば１５００オングスト
ローム、オーミックコンタクト膜１７８の厚さは２００
オングストローム程度とすることができる。
【００８０】オーミックコンタクト膜１７８を形成した
ならば、第三のフォトリソ工程Ｆ6においてオーミック
コンタクト膜１７８と第二の金属膜１７７と透明導電膜
１７６をウエットエッチングなどの方法によりパターニ
ングして図５１に示すソース電極１８０とソース配線１
８１とドレイン電極１８２とチャネル部１８３を形成す
るとともに、透明画素電極１８４を形成する。なお、前
記ウエットエッチングを行う場合に用いるエッチング液
は、先の例で説明したものと同等のものを用いることが
できる。
【００８１】続いて工程Ｆ7において前記処理済みの基
板１７０を洗浄し、その表面にプラズマＣＶＤなどの方
法で図５２に示すようにｉ-Ｓｉ（ｉ）からなる半導体
能動膜１８５とパッシベーション膜１８６を成膜する。
ここで形成する半導体能動膜１８５は例えば厚さ１００
０オングストローム程度に、パッシベーション膜１８６
は例えば厚さ４０００オングストローム程度に形成する
ことができる。パッシベーション膜１８６を形成したな
らば、処理済みの基板１７０に対し、第四フォトリソ工
程Ｆ8において透明画素電極１８４上のパッシベーショ
ン膜１７０の一部と半導体能動膜１８５の一部をドライ
エッチングによりパターニングするとともに、第二の金
属膜１７７の一部をパターニングして透明画素電極１８
４の上方に透孔１８７を形成して透明画素電極上方を透
光性とするとともに、ソース配線接続端子部用のコンタ
クトホール１８８を形成する。また、この第四フォトリ
ソ工程Ｆ8において、ドレイン電極１８２、ソース配線
１８１下の半導体能動膜１８５に対し、ゲート配線１７
３を共有している隣接した他の薄膜トランジスタの半導
体能動膜１１８との間を分離する。
【００８２】以上の工程を経ることにより図５３に示す
構造の薄膜トランジスタアレイ基板Ｋ6を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ6は、対になる他の基板との間に従来の液晶表示装置
と同様に液晶を封入して液晶表示装置（電気光学素子）
を構成するために使用する。この例の構造では透明画素
電極１８４の上方に透孔１８７を形成しており、この透
孔１８７を介して透明画素電極１８４が液晶分子の配列
制御を行って液晶による表示を行うことができる。
【００８３】図５４〜図６３は本発明の第４実施例を説
明するためのもので、この実施例においては、まず、工
程Ｇ1において図５４に示すガラスなどの透明の基板１
９０上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料からな
る導電性金属薄膜から形成された第一の金属膜１９１を
成膜する。ここで形成する第一の金属膜１９１の厚さは
例えば１０００オングストローム程度とすることができ
る。次に第一のフォトリソ工程Ｇ2において第一の金属
膜１９１付きの基板１９０を以下のように加工する。ま
ず、基板１９０を洗浄し、第一の金属膜１９１上にレジ
ストを塗布してからフォトマスクを介して上面全部に露
光処理と現像処理を行い、フォトマスクのパターンをフ
ォトレジストに書き移す。次に、第一の金属膜１９１が
Ｃｒからなる膜である場合、例えば（ＮＨ4）2[Ｃｅ
（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチン
グ液を用いてウエットエッチング処理し、続いてレジス
トを剥離して基板１９０上に図５５に示すゲート電極１
９２とゲート配線１９３を形成する。なお、図面ではゲ
ート電極とゲート配線の一部のみを示しているが、実際
には基板１９０上に多数のゲート電極１９２とゲート配
線１９３を形成するものとする。
【００８４】ゲート電極１９２とゲート配線１９３を形
成したならば、工程Ｇ3においてこれらを形成した基板
１９０を洗浄し、その表面に図５６に示すようにＳｉＮ
xからなる第一の絶縁膜１９５と、ａ-Ｓｉ（ｉ）からな
る半導体能動膜１９６と、ａ-Ｓｉ（ｎ+）からなるオー
ミックコンタクト膜１９７を積層する。ここで形成する
第一の絶縁膜１９５は例えば３０００オングストローム
程度、半導体能動膜１９６は１０００オングストローム
程度、オーミックコンタクト膜１９７は２００オングス
トローム程度の厚さにそれぞれ形成することができる。
次に第二のフォトリソ工程Ｇ4において第一フォトリソ
工程Ｇ2と同じようにレジスト塗布、露光、現像、エッ
チングおよびレジスト剥離といった処理を施して半導体
能動膜１９６とオーミックコンタクト膜１９７をパター
ニングしてゲート電極１９２の上方に図５７に示すよう
に半導体部１９８を形成する。この工程で用いるエッチ
ング液は、例えばＨＦ＋ＨＮＯ3なる配合組成のものを
用いることができる。
【００８５】第二フォトリソ工程Ｇ4を施したならば工
程Ｇ5において基板１９０を洗浄し、その上面にＴｉな
どの導電材料からなる第二の金属膜２００を図５８に示
すように形成する。ここで形成する第二の金属膜２００
の厚さは例えば３０００オングストローム程度とするこ
とができる。
【００８６】第二の金属膜２００を形成したならば、第
三のフォトリソ工程Ｇ6において第二の金属膜２００と
オーミックコンタクト膜１９７をウエットエッチングな
どの方法によりパターニングして図５９に示すようにソ
ース電極２０５とソース配線２０６とドレイン電極２０
７とチャネル部２０８を形成する。なお、前記ウエット
エッチングを行う場合に用いるエッチング液として、Ｈ
Ｆ＋Ｈ2Ｏなる配合組成のものを用いることができる。
【００８７】続いて工程Ｇ7において前記処理済みの基
板１９０を洗浄し、その表面にプラズマＣＶＤなどの方
法で図６０に示すようにパッシベーション膜２０９を成
膜する。ここで形成するパッシベーション膜２０９は例
えば厚さ４０００オングストローム程度に形成すること
ができる。パッシベーション膜２０９を形成したなら
ば、処理済みの基板１９０に対し、第四フォトリソ工程
Ｇ8においてＳＦ6＋Ｏ2ガスなどを用いたドライエッチ
ングなどの方法によりパッシベーション膜２０９をパタ
ーニングして図６１に示すようにドレイン電極２０７に
通じるコンタクトホール２１０とゲート配線１９３に通
じるコンタクトホール２１１とソース配線２０６に通じ
るコンタクトホール２１２を形成する。
【００８８】前記コンタクトホールを形成した基板１９
０の表面に工程Ｇ9においてＩＴＯからなる透明導電膜
２１３を成膜する。この透明導電膜２１３の厚さは１５
００オングストローム程度とすることができる。次に第
五フォトリソ工程Ｇ10においてウエットエッチングによ
り透明導電膜２１３の一部を除去して図６３に示すよう
に透明画素電極２１５と、ソース配線接続用の端子部２
１６を形成する。この際に用いるエッチング液は、例え
ばＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏの配合組成のものを用いるこ
とができる。
【００８９】以上の工程を経ることにより図６３に示す
構造の薄膜トランジスタアレイ基板Ｋ7を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ7は、対になる他の基板との間に従来の液晶表示装置
と同様に液晶を封入して液晶表示装置（電気光学素子）
を構成するために使用する。この例の構造では透明画素
電極２１５がその上方に設けられる液晶分子の配列制御
を行って液晶による表示を行うことができる。この構造
であると透明画素電極２１５と液晶分子の距離を近くで
きるので液晶分子に効率良く電界を負荷することができ
る。
【００９０】図６４〜図７３は本発明の第５実施例を説
明するためのもので、この実施例においては、まず、工
程Ｈ1において図６４に示すガラスなどの透明の基板２
２０上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料からな
る導電性金属薄膜から形成された第一の金属膜２２１を
成膜する。ここで形成する第一の金属膜２２１の厚さは
例えば１０００オングストローム程度とすることができ
る。次に第一のフォトリソ工程Ｈ2において第一の金属
膜２２１付きの基板２２０を以下のように加工する。ま
ず、基板２２０を洗浄し、第一の金属膜２２１上にレジ
ストを塗布してからフォトマスクを介して上面全部に露
光処理と現像処理を行い、フォトマスクのパターンをフ
ォトレジストに書き移す。次に、第一の金属膜２２１が
Ｃｒからなる膜である場合、例えば（ＮＨ4）2[Ｃｅ
（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチン
グ液を用いてウエットエッチング処理し、続いてレジス
トを剥離して基板２２０上に図６５に示すゲート電極２
２２とゲート配線２２３を形成する。なお、図面では実
際に形成したゲート電極とゲート配線の一部のみを示し
ているが、実際には基板２２０上に多数のゲート電極２
２２とゲート配線２２３を形成するものとする。
【００９１】ゲート電極２２２とゲート配線２２３を形
成したならば、工程Ｈ3において図６６に示すようにＳ
ｉＮxからなる第一の絶縁膜２２４を形成する。ここで
形成する第一の絶縁膜２２４の厚さは例えば３０００オ
ングストローム程度に形成することができる。第一の絶
縁膜２２４を形成したならば基板２２０を洗浄し、第二
フォトリソ工程Ｈ4においてＳＦ6＋Ｏ2ガスなどを用い
たドライエッチングなどの方法により第一の絶縁膜２２
４をパターニングして図６７に示すようにゲート配線２
２３に通じるコンタクトホール２２５を形成する。
【００９２】次に工程Ｈ5においてコンタクトホール形
成済みの基板２２０を洗浄し、その上面にＡｌなどの導
電膜２２７とＣｒなどの導電膜２２８からなる積層構造
の第二の金属膜２２９を図６８に示すように形成する。
また更に、第二の金属膜２２９上にａ-Ｓｉ（ｎ+）から
なるオーミックコンタクト膜２３０を形成する。前記の
第二の金属膜２２９は前述の工程で形成したコンタクト
ホール２２５を介してゲート配線２２３に接続される。
また、ここで形成するＡｌ膜の厚さは例えば２０００オ
ングストローム、Ｃｒ膜の厚さは例えば１０００オング
ストローム程度、オーミックコンタクト膜２３０の厚さ
は２００オングストローム程度とすることができる。
【００９３】オーミックコンタクト膜２３０を形成した
ならば、第三のフォトリソ工程Ｈ6においてオーミック
コンタクト膜２３０と第二の金属膜２２９をウエットエ
ッチングなどの方法によりパターニングして図６９に示
すソース電極２３１とソース配線２３２とドレイン電極
２３４とチャネル部２３５を形成する。なお、前記ウエ
ットエッチングを行う場合に用いるエッチング液は、先
の例で説明したものと同等のものを用いることができ
る。
【００９４】続いて工程Ｈ7において前記処理済みの基
板２２０を洗浄し、その表面にプラズマＣＶＤなどの方
法で図７０に示すように半導体能動膜２３６とパッシベ
ーション膜２３７を成膜する。ここで形成する反動帯能
動膜２３６は例えば厚さ１０００オングストローム程
度、パッシベーション膜２３７は例えば厚さ４０００オ
ングストローム程度に形成することができる。パッシベ
ーション膜２３７を形成したならば、処理済みの基板２
２０に対し、第四フォトリソ工程Ｈ8においてパッシベ
ーション膜２３７の一部をドライエッチングによりパタ
ーニングし、更に半導体能動膜２３６の一部をウエット
エッチングによりパターニングして透明画素電極を形成
するべきエリアの上方に透孔２３８を形成するととも
に、ソース配線接続端子部用のコンタクトホール２３９
を形成する。また、この第四フォトリソ工程Ｈ8におい
て、ドレイン電極２３４、ソース配線２３２上の半導体
能動膜２３６に対し、ゲート配線２２３を共有している
隣接した他の薄膜トランジスタの半導体能動膜２３６と
の間を分離する。
【００９５】前記コンタクトホールを形成した基板２２
０の表面に工程Ｈ9においてＩＴＯからなる透明導電膜
２４０を成膜する。この透明導電膜２４０の厚さは７０
０オングストローム程度とすることができる。次に第五
フォトリソ工程Ｈ10においてウエットエッチングにより
透明導電膜２４０の一部をパターニングして図７３に示
すように透明画素電極２４１と、ソース配線接続用の端
子部２４２を形成する。この際に用いるエッチング液
は、例えばＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のもの
を用いることができる。
【００９６】以上の工程を経ることにより図７３に示す
構造の薄膜トランジスタアレイ基板Ｋ8を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ8は、対になる他の基板との間に従来の液晶表示装置
と同様に液晶を封入して液晶表示装置（電気光学素子）
を構成するために使用する。この例の構造では透明画素
電極２４１が透孔２３８の底部に形成された構造になっ
ており、この透孔２３８を介して透明画素電極２４１が
液晶分子の配列制御を行なうので液晶による表示を行う
ことができる。
【００９７】図７４〜図８３は本発明の第４変形例を説
明するためのもので、この変形例においては、まず、工
程Ｊ1において図７４に示すガラスなどの透明の基板２
５０上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材料からな
る導電性金属薄膜から形成された第一の金属膜２５１を
成膜する。ここで形成する第一の金属膜２５１の厚さは
例えば１０００オングストローム程度とすることができ
る。次に第一のフォトリソ工程Ｊ2において第一の金属
膜２５１付きの基板２５０を以下のように加工する。ま
ず、基板２５０を洗浄し、第一の金属膜２５１上にレジ
ストを塗布してからフォトマスクを介して上面全部に露
光処理と現像処理を行い、フォトマスクのパターンをフ
ォトレジストに書き移す。次に、第一の金属膜２５１が
Ｃｒからなる膜である場合、例えば（ＮＨ4）2[Ｃｅ
（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエッチン
グ液を用いてウエットエッチング処理し、続いてレジス
トを剥離して基板２５０上に図７５に示すゲート電極２
５２とゲート配線２５３を形成する。なお、図面では実
際に形成したゲート電極とゲート配線の一部のみを示し
ているが、実際には基板２５０上に多数のゲート電極２
５２とゲート配線２５３を形成するものとする。
【００９８】ゲート電極２５２とゲート配線２５３を形
成したならば、工程Ｊ3において図７６に示すようにＳ
ｉＮxからなる第一の絶縁膜２５４を形成する。ここで
形成する第一の絶縁膜２５４の厚さは例えば３０００オ
ングストローム程度に形成することができる。第一の絶
縁膜２５４を形成したならば基板２５０を洗浄し、第二
フォトリソ工程Ｊ4においてＳＦ6＋Ｏ2ガスなどを用い
たドライエッチングなどの方法により第一の絶縁膜２５
４をパターニングして図７７に示すようにゲート配線２
５３に通じるコンタクトホール２５５を形成する。
【００９９】次に工程Ｊ5においてコンタクトホール形
成済みの基板２５０を洗浄し、その上面にＩＴＯなどか
らなる透明導電膜２５６を図７８に示すように成膜す
る。この透明導電膜２５６は前述の工程で形成したコン
タクトホール２５５を介してゲート配線２５３に接続さ
れる。また、ここで形成する透明導電膜２５６の厚さは
例えば７００オングストローム程度とすることができ
る。透明導電膜２５６を形成したならば、第三のフォト
リソ工程Ｊ6において透明導電膜膜２５６をウエットエ
ッチングなどの方法によりパターニングして図７９に示
すソース電極２５７とソース配線２５８とドレイン電極
２５９を形成する。また、この際にゲート電極２５２上
の第一の絶縁膜２５４上に形成されている透明導電膜２
５６の一部を除去して透孔２６０を形成する。なお、前
記ウエットエッチングを行う場合に用いるエッチング液
として、ＩＴＯの透明導電膜９１を加工するにはＨＣｌ
＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のものを用いることがで
きる。
【０１００】次に工程Ｊ7において基板２５０を洗浄
し、その上面にＣｒなどの導電材料からなる第二の金属
膜２６２を図８０に示すように形成する。また更に、第
二の金属膜２６２上にａ-Ｓｉ（ｎ+）からなるオーミッ
クコンタクト膜２６３を形成する。ここで形成するＣｒ
の第二の金属膜２６２の厚さは例えば１０００オングス
トローム程度、オーミックコンタクト膜２６３の厚さは
２００オングストローム程度とすることができる。前記
第二の金属膜２６２は、ＩＴＯからなるソース配線２５
８とソース電極２５７とドレイン電極２５９を低抵抗化
するために設けられる。
【０１０１】次に第四のフォトリソ工程Ｊ8において基
板２５０を洗浄し、オーミックコンタクト膜２６３と第
二の金属膜２６２をウエットエッチングなどの方法によ
りパターニングして図８１に示すソース電極２６５とソ
ース配線２６６とドレイン電極２６７とチャネル部２６
８を形成する。なお、前記ウエットエッチングを行う場
合に用いるエッチング液は、先の例で説明したものと同
等のものを用いることができる。
【０１０２】続いて工程Ｊ9において前記処理済みの基
板２５０を洗浄し、その表面にプラズマＣＶＤなどの方
法で図８２に示すようにａ-Ｓｉ（ｉ）からなる半導体
能動膜２７０とパッシベーション膜２７１を成膜する。
ここで形成する半導体能動膜２７０は例えば厚さ１００
０オングストローム、パッシベーション膜２７１は例え
ば厚さ４０００オングストローム程度に形成することが
できる。パッシベーション膜２７１を形成したならば、
処理済みの基板２５０に対し、第五のフォトリソ工程Ｊ
10において透明画素電極エリア上のパッシベーション膜
２７１の一部をドライエッチングにより加工し、更に半
導体能動膜２７０の一部とオーミックコンタクト膜２６
３の一部と第二の金属膜２６２の一部をウエットエッチ
ングによりパターニングして透明画素電極２７３とその
上方の透孔２７４を形成して透明画素電極上方を透光性
とするとともに、ソース配線接続端子部用のコンタクト
ホール２７５を形成する。また、この第五フォトリソ工
程Ｊ10において、ドレイン電極２６７、ソース配線２６
６上の半導体能動膜２７０に対し、ゲート配線１１３を
共有している隣接した他の薄膜トランジスタの半導体能
動膜２７０との間を分離する。
【０１０３】以上の工程を経ることにより図８３に示す
構造の薄膜トランジスタアレイ基板Ｋ9を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ9は、対になる他の基板との間に従来の液晶表示装置
と同様に液晶を封入して液晶表示装置（電気光学素子）
を構成するために使用する。この例の構造では透明画素
電極２７３の上方に透孔２７４を形成しており、この透
孔２７４を介して透明画素電極２７３が液晶分子の配列
制御を行って液晶による表示を行うことができる。
【０１０４】図８４〜図９３は本発明の第６実施例を説
明するためのもので、この実施例においては、まず、工
程Ｌ1において図８４に示すガラスなどの透明の基板３
００上にＣｒなどの遮光性薄膜３０１を成膜方法により
形成する。ここで形成する遮光性薄膜３０１の厚さは例
えば１０００オングストローム程度とすることができ
る。なお、前記の基板３００に対してブラシ洗浄装置あ
るいは有機物除去のための紫外線照射装置などを用いて
表面洗浄処理を施すことが好ましい。また、洗浄後の基
板表面に反応性スパッタリングなどの処理によりＴａＯ
xなどからなる表面安定化膜を形成し、その後に遮光性
薄膜３０１を形成しても良い。
【０１０５】次に、第一のフォトリソ工程Ｌ2において
遮光性薄膜３０１付きの基板３００を以下のように加工
する。まず、基板３００を洗浄し、遮光性薄膜３０１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜３０
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板３００上に図８５に示すアイラ
ンド状の遮光膜３０２を形成する。この遮光膜３０２の
形成位置は、後述する半導体部を形成しようとする位置
に対応する位置に形成する。
【０１０６】遮光膜３０２を形成したならば、工程Ｌ3
においてこれらを形成した基板３００を洗浄し、その表
面に図８６に示すようにＳｉＮxからなる第一の絶縁膜
３０３と、ａ-Ｓｉ（ｉ）からなる半導体能動膜３０４
を積層する。ここで形成する第一の絶縁膜３０３は例え
ば３０００オングストローム程度、半導体能動膜３０４
は１０００オングストローム程度の厚さにそれぞれ形成
することができる。次に第二のフォトリソ工程Ｌ4にお
いて第一のフォトリソ工程Ｌ2と同じようにレジスト塗
布、露光、現像、エッチングおよびレジスト剥離といっ
た処理を施して半導体能動膜３０４をパターニングして
遮光膜３０２の上方に図８７に示すように半導体部３０
５を形成する。この工程で用いるエッチング液は、例え
ばＨＦ＋ＨＩＯ3＋Ｈ2Ｏなる配合組成のものを用いるこ
とができる。
【０１０７】第二のフォトリソ工程Ｌ4を施したならば
次に工程Ｌ5において基板３００を洗浄し、その表面に
図８８に示すようにＳｉＮxからなる第二の絶縁膜３０
６と、Ｃｒなどの導電性金属からなる第一の金属膜３０
７を積層する。ここで形成する第二の絶縁膜３０６は例
えば３０００オングストローム程度、第一の金属膜３０
６は１５００オングストローム程度の厚さにそれぞれ形
成することができる。次に第一の金属膜３０６を形成済
みの基板３００を洗浄し、第三のフォトリソ工程Ｌ6に
おいてナガセ株式会社製の商品名ＬＥＣ-３Ｂを用いて
ウエットエッチングを行い半導体部３０５の上方に図８
９に示すようにゲート電極３０８とゲート配線を形成す
る。
【０１０８】これらを形成したならば、工程Ｌ7におい
てこれらを形成した基板３００を洗浄し、その表面に図
９０に示すようにＳｉＮxからなる第三の絶縁膜３１０
を形成する。ここで形成する第三の絶縁膜３１０は例え
ば３０００オングストローム程度に形成することができ
る。第三の絶縁膜３１０を形成したならば次に第四のフ
ォトリソ工程Ｌ8においてＳＦ6＋Ｏ2ガスなどを用いた
ドライエッチングなどの方法により第三の絶縁膜３１０
をパターニングして図９１に示すように半導体部３０５
の一方の端部に通じるコンタクトホール３１１と半導体
部３０５の他方の端部に通じるコンタクトホール３１２
を形成する。また、ソース配線とゲート配線を接続する
ためのコンタクトホール３１３を形成する。
【０１０９】次に、工程Ｌ9においてコンタクトホール
形成済みの基板３００を洗浄し、その上面にＩＴＯなど
からなる透明導電膜３１５を図９２に示すように形成す
る。また、ここで形成する透明導電膜３１５の厚さは例
えば２０００オングストローム程度とすることができ
る。
【０１１０】透明導電膜３１５を形成したならば、第五
のフォトリソ工程Ｌ10において透明導電膜３１５をウエ
ットエッチングなどの方法によりパターニングして図９
３に示すソース電極３１７とソース配線３１８とドレイ
ン電極３１９を形成するとともに、透明画素電極３２０
を形成する。なお、前記ウエットエッチングを行う場合
に用いるエッチング液として、ＩＴＯの透明導電膜３１
５を加工するにはＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏなる配合組成
のものを用いることができる。
【０１１１】以上の工程を経ることにより図９３に示す
構造の薄膜トランジスタアレイ基板Ｋ10を得ることがで
きる。この例の製造方法によれば、フォトリソ工程が全
工程の中で５工程で良いために、７工程のフォトリソ工
程を必要としていた従来方法に比べて工程数を削減する
ことができ、その分、製造工程の簡略化を図ることがで
き、歩留まりを向上させることができ、製造コストを削
減できる。また、この例の薄膜トランジスタアレイ基板
Ｋ10は、対になる他の基板との間に従来の液晶表示装置
（電気光学素子）と同様に液晶を封入して液晶表示装置
を構成するために使用する。この例の構造では透明画素
電極３２０が液晶分子の配列制御を行って液晶による表
示を行うことができる。更に前記の構造であれば、透明
画素電極３２０が最上層にあるので、液晶分子を透明画
素電極３２０で駆動する際に電界を効率よく作用させる
ことができ、液晶分子の駆動性に優れる。
【０１１２】図９４〜図１０３は本発明の第５変形例を
説明するためのもので、この変形例においては、まず、
工程Ｍ1において図９４に示すガラスなどの透明の基板
３００上にＣｒなどの遮光性薄膜３３１を成膜方法によ
り形成する。ここで形成する遮光性薄膜３３１の厚さは
例えば１０００オングストローム程度とすることができ
る。なお、前記の基板３３０に対してブラシ洗浄装置あ
るいは有機物除去のための紫外線照射装置などを用いて
表面洗浄処理を施すことが好ましい。また、洗浄後の基
板表面に反応性スパッタリングなどの処理によりＴａＯ
xなどからなる表面安定化膜を形成し、その後に遮光性
薄膜３３１を形成しても良い。
【０１１３】次に、第一のフォトリソ工程Ｍ2において
遮光性薄膜３３１付きの基板３３０を以下のように加工
する。まず、基板３３０を洗浄し、遮光性薄膜３３１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜３３
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板３３０上に図９５に示すアイラ
ンド状の遮光膜３３２を形成する。この遮光膜３３２の
形成位置は、後述する半導体部を形成しようとする位置
に対応する位置に形成する。
【０１１４】遮光膜３３２を形成したならば、工程Ｍ3
においてこれらを形成した基板３３０を洗浄し、その表
面に図９６に示すようにＳｉＮxからなる第一の絶縁膜
３３３と、ａ-Ｓｉ（ｉ）からなる半導体能動膜３３４
とａ-Ｓｉ（ｎ+）からなるオーミックコンタクト膜３３
５を積層する。ここで形成する第一の絶縁膜３３３は例
えば３０００オングストローム程度、半導体能動膜３３
４は１０００オングストローム程度、オーミックコンタ
クト膜３３５は２００オングストローム程度の厚さにそ
れぞれ形成することができる。次に第二のフォトリソ工
程Ｍ4において第一のフォトリソ工程Ｍ2と同じようにレ
ジスト塗布、露光、現像、エッチングおよびレジスト剥
離といった処理を施してオーミックコンタクト膜３３５
と半導体能動膜３３４をパターニングして遮光膜３３２
の上方に図９７に示すように半導体部３３６を形成す
る。この工程で用いるエッチング液は、例えばＨＦ＋Ｈ
ＩＯ3＋Ｈ2Ｏなる配合組成のものを用いることができ
る。
【０１１５】第二のフォトリソ工程Ｍ4を施したならば
次に工程Ｍ5において基板３３０を洗浄し、その表面に
図９８に示すようにＴｉなどの導電性金属からなる第一
の金属膜３３７を積層する。ここで形成する第一の金属
膜３３７は３０００オングストローム程度の厚さに形成
することができる。次に第一の金属膜３３７を形成済み
の基板３３０を洗浄し、第三のフォトリソ工程Ｍ6にお
いてＨＦ＋Ｈ2Ｏなる配合組成のエッチング液を用いた
ウエットエッチングおよびＨＦ＋ＮＨ4Ｆ＋ＨＮＯ3＋Ｃ
Ｈ3ＣＯＯＨなる配合組成のエッチング液を用いたウエ
ットエッチングによりパターニングしてソース電極３３
８とドレイン電極３３９とソース配線３３８’を形成す
る。
【０１１６】これらを形成したならば、工程Ｍ7におい
てこれらを形成した基板３３０を洗浄し、その表面に図
１００に示すようにＳｉＮxからなる第二の絶縁膜３４
１を形成する。ここで形成する第三の絶縁膜３４１は例
えば３０００オングストローム程度に形成することがで
きる。第二の絶縁膜３４１を形成したならば次に第四の
フォトリソ工程Ｍ8においてＣＦ6＋Ｏ2ガスなどを用い
たドライエッチングなどの方法により第二の絶縁膜３４
１をパターニングして図１０１に示すようにドレイン電
極３３９に通じるコンタクトホール３４３と、ゲート配
線およびソース配線を接続するためのコンタクトホール
３４４、３４５を形成する。
【０１１７】次に工程Ｍ9においてコンタクトホール形
成済みの基板３３０を洗浄し、その上面にＩＴＯなどか
らなる透明導電膜３４７を図１０２に示すように形成す
る。また、ここで形成する透明導電膜３４７の厚さは例
えば１５００オングストローム程度とすることができ
る。
【０１１８】透明導電膜３４７を形成したならば、第五
のフォトリソ工程Ｍ10において透明導電膜３４７をウエ
ットエッチングなどの方法によりパターニングして図１
０３に示すゲート電極３４８を形成するとともに、透明
画素電極３４９を形成する。なお、前記ウエットエッチ
ングを行う場合に用いるエッチング液として、ＩＴＯの
透明導電膜３４７を加工するにはＨＣｌ＋ＨＮＯ3＋Ｈ2
Ｏなる配合組成のものを用いることができる。
【０１１９】以上の工程を経ることにより図１０３に示
す構造の薄膜トランジスタアレイ基板Ｋ11を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で５工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ11は、対になる他の基板との間に従来の液晶表示装
置（電気光学素子）と同様に液晶を封入して液晶表示装
置を構成するために使用する。この例の構造では透明画
素電極３４９が液晶分子の配列制御を行って液晶による
表示を行うことができる。更に前記の構造であれば、透
明画素電極３４９が最上層にあるので、液晶分子を透明
画素電極３４９で駆動する際に電界を効率よく作用させ
ることができ、液晶分子の駆動性に優れる。
【０１２０】図１０４〜図１１３は本発明の第７実施例
を説明するためのもので、この実施例においては、ま
ず、工程Ｎ1において図１０４に示すガラスなどの透明
の基板３５０上にＣｒなどの遮光性薄膜３５１を成膜方
法により形成する。ここで形成する遮光性薄膜３５１の
厚さは例えば１０００オングストローム程度とすること
ができる。なお、前記の基板３５０に対してブラシ洗浄
装置あるいは有機物除去のための紫外線照射装置などを
用いて表面洗浄処理を施すことが好ましい。また、洗浄
後の基板表面に反応性スパッタリングなどの処理により
ＴａＯxなどからなる表面安定化膜を形成し、その後に
遮光性薄膜３５１を形成しても良い。
【０１２１】次に、第一のフォトリソ工程Ｎ2において
遮光性薄膜３５１付きの基板３５０を以下のように加工
する。まず、基板３５０を洗浄し、遮光性薄膜３５１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜３５
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板３５０上に図１０５に示すアイ
ランド状の遮光膜３５２を形成する。この遮光膜３５２
の形成位置は、後述する半導体部を形成しようとする位
置に対応する位置に形成する。
【０１２２】遮光膜３５２を形成したならば、工程Ｎ3
においてこれらを形成した基板３５０を洗浄し、その表
面に図１０６に示すようにＳｉＮxからなる第一の絶縁
膜３５３と、ａ-Ｓｉ（ｉ）からなる半導体能動膜３５
４とａ-Ｓｉ（ｎ+）からなるオーミックコンタクト膜３
５５を積層する。ここで形成する第一の絶縁膜３５３は
例えば３０００オングストローム程度、半導体能動膜３
５４は１０００オングストローム程度、オーミックコン
タクト膜３５５は２００オングストローム程度の厚さに
それぞれ形成することができる。次に第二のフォトリソ
工程Ｎ4において第一のフォトリソ工程Ｎ2と同じように
レジスト塗布、露光、現像、エッチングおよびレジスト
剥離といった処理を施してオーミックコンタクト膜３５
５と半導体能動膜３５４をパターニングして遮光膜３５
２の上方に図１０７に示すように半導体部３５６を形成
する。この工程で用いるエッチング液は、例えばＨＦ＋
ＨＩＯ3＋Ｈ2Ｏなる配合組成のものを用いることができ
る。
【０１２３】第二のフォトリソ工程Ｎ4を施したならば
次に工程Ｎ5において基板３５０を洗浄し、その表面に
図１０８に示すようにＩＴＯなどの透明導電膜３５７を
積層する。ここで形成する透明導電膜３５７は１５００
オングストローム程度の厚さに形成することができる。
次に透明導電膜３５７を形成済みの基板３５０を洗浄
し、第三のフォトリソ工程Ｎ6においてＨＣｌ＋ＨＮＯ3
＋Ｈ2Ｏなる配合組成のエッチング液を用いたウエット
エッチングおよびＨＦ＋ＮＨ4Ｆ＋ＨＮＯ3＋ＣＨ3ＣＯ
ＯＨなる配合組成のエッチング液を用いたウエットエッ
チングによりパターニングしてソース電極３５８とドレ
イン電極３５９とソース配線３５８’を形成し、更に画
素電極３６０を形成する。また、ソース電極３５８とド
レイン電極３５９に挟まれた部分の半導体部３５６上面
のオーミックコンタクト膜３５５の一部も除去する。
【０１２４】これらを形成したならば、工程Ｎ7におい
てこれらを形成した基板３５０を洗浄し、その表面に図
１１０に示すようにＳｉＮxからなる第二の絶縁膜３６
１を形成する。ここで形成する第三の絶縁膜３６１は例
えば３０００オングストローム程度の厚さに形成するこ
とができる。第二の絶縁膜３６１を形成したならば次に
第四のフォトリソ工程Ｎ8においてＳＦ6＋Ｏ2ガスなど
を用いたドライエッチングなどの方法により第二の絶縁
膜３６１をパターニングして図１１１に示すようにゲー
ト配線およびソース配線を接続するためのコンタクトホ
ール３６４、３６５を形成する。次に工程Ｎ9において
コンタクトホール形成済みの基板３５０を洗浄し、その
上面にＣｒなどの導電性金属からなる金属膜３６７を図
１１２に示すように形成する。また、ここで形成する金
属膜３６７の厚さは例えば２０００オングストローム程
度とすることができる。
【０１２５】金属膜３６７を形成したならば、第五のフ
ォトリソ工程Ｎ10において金属膜３６７をウエットエッ
チングなどの方法によりパターニングして図１１３に示
すゲート電極３６８とその配線を形成する。なお、前記
ウエットエッチングを行う場合に用いるエッチング液と
して、Ｃｒの金属膜３６７を加工するにはナガセ株式会
社製の商品名ＬＥＣ-３Ｂを用いることができる。
【０１２６】以上の工程を経ることにより図１１３に示
す構造の薄膜トランジスタアレイ基板Ｋ12を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で５工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ12は、対になる他の基板との間に従来の液晶表示装
置（電気光学素子）と同様に液晶を封入して液晶表示装
置を構成するために使用する。この例の構造では透明画
素電極３６０が液晶分子の配列制御を行って液晶による
表示を行うことができる。
【０１２７】図１１４〜図１２１は本発明の第６変形例
を説明するためのもので、この変形例においては、ま
ず、工程Ｏ1において図１１４に示すガラスなどの透明
の基板３７０上にＣｒなどの遮光性薄膜３７１を成膜方
法により形成する。ここで形成する遮光性薄膜３７１の
厚さは例えば１０００オングストローム程度とすること
ができる。なお、前記の基板３７０に対してブラシ洗浄
装置あるいは有機物除去のための紫外線照射装置などを
用いて表面洗浄処理を施すことが好ましい。また、洗浄
後の基板表面に反応性スパッタリングなどの処理により
ＴａＯxなどからなる表面安定化膜を形成し、その後に
遮光性薄膜３７１を形成しても良い。
【０１２８】次に、第一のフォトリソ工程Ｏ2において
遮光性薄膜３７１付きの基板３７０を以下のように加工
する。まず、基板３７０を洗浄し、遮光性薄膜３７１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜３７
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板３７０上に図１１５に示すアイ
ランド状の遮光膜３７２を形成する。この遮光膜３７２
の形成位置は、後述する半導体部を形成しようとする位
置に対応する位置に形成する。
【０１２９】遮光膜３７２を形成したならば、工程Ｏ3
においてこれらを形成した基板３７０を洗浄し、その表
面に図１１６に示すようにＳｉＮxからなる第一の絶縁
膜３７３と、Ａｌ、Ｔａなどの良導電性金属材料からな
る導電性金属膜３７４ａとＣｒなどの金属材料からなる
バリア膜３７４ｂからなる第一の金属膜３７４とａ-Ｓ
ｉ（ｎ+）からなるオーミックコンタクト膜３７５を積
層する。ここで形成する第一の絶縁膜３７３は例えば３
０００オングストローム程度、Ａｌの導電性金属膜３７
４ａは１５００オングストローム程度、Ｃｒのバリア膜
３７４ｂは５００オングストローム程度、オーミックコ
ンタクト膜３７５は２００オングストローム程度の厚さ
にそれぞれ形成することができる。
【０１３０】次に第二のフォトリソ工程Ｏ4において第
一のフォトリソ工程Ｏ2と同じようにレジスト塗布、露
光、現像、エッチングおよびレジスト剥離といった処理
を施してオーミックコンタクト膜３７５と第一の金属膜
３７４をパターニングして遮光膜３７２の上方に図１１
７に示すように半導体部３７６を形成するとともに、第
一の金属膜３７４をパターニングしてソース電極３７８
とドレイン電極３７９を形成しソース配線３７８’を形
成する。この工程で用いるエッチング液は、例えば、オ
ーミックコンタクト膜３７５に対してＨＦ＋ＮＨ4Ｆ＋
ＨＮＯ3＋ＣＨ3ＣＯＯＨなる配合組成のものを用い、Ｃ
ｒのバリア膜３７４ｂに対してナガセ株式会社製商品名
ＬＥＣーＢ３を用いることができ、Ａｌの導電性金属膜
３７４ａに対してＨ3ＰＯ4＋ＨＮＯ3＋ＣＨ3ＣＯＯＨな
る配合組成のものを用いることができる。
【０１３１】なお、前記第一の金属膜３７４として、前
記の２層構造ではなく、Ｔｉからなる厚さ３０００オン
グストローム程度の単層膜を用いることもできる。前記
のようにＡｌの導電性金属膜３７４ａを用いると導電性
に優れるので電気信号の通りが良くなり、信号遅延など
の問題を生じない。ところが、後述するフォトリソ工程
においてＳＦ6＋Ｏ2ガスを用いてドライエッチング処理
を行った後にＯ2プラズマ中でレジストの剥離を行う
と、このＯ2ガスにより酸化性雰囲気にされることによ
りＡｌやＴａの導電性金属膜３７４ａが腐食するおそれ
を生じるが、その上にバリア膜３７４ｂを被覆している
ので、この膜が導電性金属膜３７４ａの腐食を防止す
る。
【０１３２】従って、バリア膜３７４ｂの構成材料は、
導電性金属膜３７４ａの構成材料よりも酸化されにくい
導電膜であれば何でも良いが、その他に、導電性金属膜
３７４ａに接続しようとする他の導電膜、例えば、後述
する画素電極を構成するＩＴＯに導電性酸化物として固
溶する材料であれば良く、更にｉ-Ｓｉ（ｎ+）などの半
導体膜でも差し支えない。従って前記Ｔｉからなる単層
膜を用いれば、酸化されにくくなるので、単層膜でも良
くなる。ただし、信号遅延の面からみればＡｌやＴａな
どからなる膜の方が好ましい。また、導電率の良好なＡ
ｌを配線用として使用できるので、従来のＴｉを用いた
配線よりも配線膜厚を小さくすることができ、薄膜トラ
ンジスタ素子全体のステップ部の段差を小さくすること
ができ、ステップカバレージを向上させることができ、
歩留まりを向上させることができるようになる。
【０１３３】第二のフォトリソ工程Ｏ4を施したならば
次に工程Ｏ5において基板３７０を洗浄し、その表面に
図１１８に示すようにａ-Ｓｉ（ｉ）からなる半導体能
動膜３８０とＳｉＮxからなる第二の絶縁膜３８１を形
成する。ここで形成する半導体能動膜３８０は２０００
オングストローム程度の厚さに、第二の絶縁膜３８１は
３０００オングストローム程度の厚さに形成することが
できる。次にこれらの膜を形成済みの基板３７０を洗浄
し、第三のフォトリソ工程Ｏ6においてＳＦ6＋Ｏ2ガス
などを用いたドライエッチングなどの方法により第二の
絶縁膜３８１をパターニングして図１１９に示すように
各画素に対して半導体部３７６を分離し、ゲート配線と
ソース配線を接続するためのコンタクトホールの形成と
端子接続用のコンタクトホール３８２の形成を行う。
【０１３４】次に工程Ｏ7においてコンタクトホール形
成済みの基板３７０を洗浄し、その上面にＩＴＯなどの
透明導電膜３８３を図１２０に示すように形成する。こ
こで形成する透明導電膜３８３の厚さは例えば２０００
オングストローム程度とすることができる。
【０１３５】透明導電膜３８３を形成したならば、第四
のフォトリソ工程Ｏ8において透明導電膜３８３をウエ
ットエッチングなどの方法によりパターニングして図１
２１に示すゲート電極３８４とその配線と画素電極３８
５を形成する。なお、前記ウエットエッチングを行う場
合に用いるエッチング液として、ＩＴＯの透明導電膜３
８３を加工するにはＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏの配合組成
のものを用いることができる。
【０１３６】以上の工程を経ることにより図１２１に示
す構造の薄膜トランジスタアレイ基板Ｋ13を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で４工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ13は、対になる他の基板との間に従来の液晶表示装
置（電気光学素子）と同様に液晶を封入して液晶表示装
置を構成するために使用する。この例の構造では透明画
素電極３６０が液晶分子の配列制御を行って液晶による
表示を行うことができる。更に前記の構造であれば、透
明画素電極３６０が他の膜に覆われていないので液晶分
子を透明画素電極３６０で駆動する際に電界を効率よく
作用させることができ、液晶分子の駆動性に優れる。
【０１３７】図１２２〜図１２９は本発明の第８実施例
を説明するためのもので、この実施例においては、ま
ず、工程Ｐ1において図１２２に示すガラスなどの透明
の基板３９０上にＣｒなどの遮光性薄膜３９１を成膜方
法により形成する。ここで形成する遮光性薄膜３９１の
厚さは例えば１０００オングストローム程度とすること
ができる。なお、前記の基板３９０に対してブラシ洗浄
装置あるいは有機物除去のための紫外線照射装置などを
用いて表面洗浄処理を施すことが好ましい。また、洗浄
後の基板表面に反応性スパッタリングなどの処理により
ＴａＯxなどからなる表面安定化膜を形成し、その後に
遮光性薄膜３９１を形成しても良い。
【０１３８】次に、第一のフォトリソ工程Ｐ2において
遮光性薄膜３９１付きの基板３９０を以下のように加工
する。まず、基板３９０を洗浄し、遮光性薄膜３９１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜３９
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板３９０上に図１２３に示すアイ
ランド状の遮光膜３９２を形成する。この遮光膜３９２
の形成位置は、後述する半導体部を形成しようとする位
置に対応する位置に形成する。
【０１３９】遮光膜３９２を形成したならば、工程Ｐ3
においてこれらを形成した基板３９０を洗浄し、その表
面に図１２４に示すようにＳｉＮxからなる第一の絶縁
膜３９３と、ＩＴＯなどからなる透明導電膜３９４とａ
-Ｓｉ（ｎ+）からなるオーミックコンタクト膜３９５を
積層する。ここで形成する第一の絶縁膜３９３は例えば
３０００オングストローム程度、透明導電膜３９４は２
０００オングストローム程度、オーミックコンタクト膜
３９５は２００オングストローム程度の厚さにそれぞれ
形成することができる。
【０１４０】次に第二のフォトリソ工程Ｐ4において、
第一のフォトリソ工程Ｐ2と同じようにレジスト塗布、
露光、現像、エッチングおよびレジスト剥離といった処
理を施してオーミックコンタクト膜３９５と透明導電膜
３９４をパターニングして遮光膜３９２の上方に図１２
５に示すように半導体チャネル部３９６を形成するとと
もに、透明導電膜３９４をパターニングして画素電極３
９７とソース電極３９８とドレイン電極３９９を形成し
ソース配線３９８’を形成する。この工程で用いるエッ
チング液は、例えば、オーミックコンタクト膜３９５に
対してＨＦ＋ＮＨ4Ｆ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨなる配
合組成のものを用い、透明導電膜３９４に対してＨＣｌ
＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のものを用いることがで
きる。
【０１４１】第二のフォトリソ工程Ｐ4を施したならば
次に工程Ｐ5において基板３９０を洗浄し、その表面に
図１２６に示すようにａ-Ｓｉ（ｉ）からなる半導体能
動膜４００とＳｉＮxからなる第二の絶縁膜４０１を形
成する。ここで形成する半導体能動膜４００は２０００
オングストローム程度の厚さに、第二の絶縁膜４０１は
３０００オングストローム程度の厚さに形成することが
できる。次にこれらの膜を形成済みの基板３９０を洗浄
し、第三のフォトリソ工程Ｐ6において、ＳＦ6＋Ｏ2ガ
スなどを用いたドライエッチングなどの方法により第二
の絶縁膜４０１と半導体能動膜４００をパターニングし
て図１２７に示すように各画素に対して半導体部４０３
を分離し、ゲート配線とソース配線を接続するためのコ
ンタクトホールの形成と端子接続用のコンタクトホール
４０２の形成を行ない、画素電極３９７上のオーミック
コンタクト膜３９５を除去する。
【０１４２】次に工程Ｐ7においてコンタクトホール形
成済みの基板３９０を洗浄し、その上面にＣｒなどの導
電性金属からなる金属膜４０７を図１２８に示すように
形成する。また、ここで形成する金属膜４０７の厚さは
例えば２０００オングストローム程度とすることができ
る。
【０１４３】金属膜４０７を形成したならば、第四のフ
ォトリソ工程Ｐ8において金属膜４０７をウエットエッ
チングなどの方法によりパターニングして図１２９に示
すゲート電極４０８とその配線を形成する。なお、前記
ウエットエッチングを行う場合に用いるエッチング液と
して、Ｃｒの金属膜４０７を加工するにはナガセ株式会
社製の商品名ＬＥＣ-３Ｂを用いることができる。
【０１４４】以上の工程を経ることにより図１２９に示
す構造の薄膜トランジスタアレイ基板Ｋ14を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で４工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ14は、対になる他の基板との間に従来の液晶表示装
置（電気光学素子）と同様に液晶を封入して液晶表示装
置を構成するために使用する。この例の構造では透明画
素電極３９４が液晶分子の配列制御を行って液晶による
表示を行うことができる。更に前記の構造であれば、透
明画素電極３９７が他の層に覆われていないので、液晶
分子を透明画素電極３９７で駆動する際に電界を効率よ
く作用させることができ、液晶分子の駆動性に優れる。
【０１４５】図１３０〜図１３９は本発明の第７変形例
を説明するためのもので、この変形例においては、ま
ず、工程Ｑ1において図１３０に示すガラスなどの透明
の基板４１０上にＣｒなどの遮光性薄膜４１１を成膜方
法により形成する。ここで形成する遮光性薄膜４１１の
厚さは例えば１０００オングストローム程度とすること
ができる。なお、前記の基板４１０に対してブラシ洗浄
装置あるいは有機物除去のための紫外線照射装置などを
用いて表面洗浄処理を施すことが好ましい。また、洗浄
後の基板表面に反応性スパッタリングなどの処理により
ＴａＯxなどからなる表面安定化膜を形成し、その後に
遮光性薄膜４１１を形成しても良い。
【０１４６】次に、第一のフォトリソ工程Ｑ2において
遮光性薄膜４１１付きの基板４１０を以下のように加工
する。まず、基板４１０を洗浄し、遮光性薄膜４１１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜４１
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板４１０上に図１３１に示すアイ
ランド状の遮光膜４１２を形成する。この遮光膜４１２
の形成位置は、後述する半導体部を形成する位置に対応
する位置に形成する。
【０１４７】遮光膜４１２を形成したならば、工程Ｑ3
においてこれらを形成した基板４１０を洗浄し、その表
面に図１３２に示すようにＳｉＮxからなる第一の絶縁
膜４１３と、ＩＴＯなどからなる透明導電膜４１４を積
層する。ここで形成する第一の絶縁膜４１３は例えば３
０００オングストローム程度、透明導電膜４１４は１０
００オングストローム程度の厚さにそれぞれ形成するこ
とができる。
【０１４８】次に第二のフォトリソ工程Ｑ4において第
一のフォトリソ工程Ｑ2と同じようにレジスト塗布、露
光、現像、エッチングおよびレジスト剥離といった処理
を施して透明導電膜４１４をパターニングして図１３３
に示すように画素電極４１５を形成する。この工程で用
いるエッチング液は、例えば、透明導電膜４１４に対し
てＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のものを用いる
ことができる。
【０１４９】第二のフォトリソ工程Ｑ4を施したならば
次に工程Ｑ5において基板４１０を洗浄し、その表面に
図１３４に示すようにＴｉなどの金属からなる第一の金
属膜４１９とａ-Ｓｉ（ｎ+）からなるオーミックコンタ
クト膜４２０を形成する。ここで形成する第一の金属膜
４１９は３０００オングストローム程度の厚さに、オー
ミックコンタクト膜４２０は２００オングストローム程
度の厚さに形成することができる。次にこれらの膜を形
成済みの基板４１０を洗浄し、第三のフォトリソ工程Ｑ
6において、ウエットエッチングなどの方法によりオー
ミックコンタクト膜４２０と第一の金属膜４１９をパタ
ーニングして図１３５に示すように遮光膜４１２上にソ
ース電極４２１とドレイン電極４２２を形成して半導体
部４２３形成し、更にソース配線４２１’を形成する。
この工程で用いるエッチング液は、例えば、オーミック
コンタクト膜４２０に対してＨＦ＋ＮＨ4Ｆ＋ＨＮＯ3＋
ＣＨ3ＣＯＯＨなる配合組成のものを用い、第一の金属
膜４１９に対してＨＦ＋Ｈ2Ｏなる配合組成のものを用
いることができる。
【０１５０】第三のフォトリソ工程Ｑ6を施したならば
次に工程Ｑ7において基板４１０を洗浄し、その表面に
図１３６に示すようにａ-Ｓｉ（ｉ）からなる半導体能
動膜４２５とＳｉＮxからなる第二の絶縁膜４２６を形
成する。ここで形成する半導体能動膜４２５は２０００
オングストローム程度の厚さに、第二の絶縁膜４２６は
３０００オングストローム程度の厚さに形成することが
できる。次にこれらの膜を形成済みの基板４１０を洗浄
し、第四のフォトリソ工程Ｑ8において、ＳＦ6＋Ｏ2ガ
スなどを用いたドライエッチングなどの方法により第二
の絶縁膜４２６と半導体能動膜４２５をパターニングし
て図１３７に示すように各画素に対して半導体部４２３
を分離し、ゲート配線とソース配線を接続するためのコ
ンタクトホールの形成と端子接続用のコンタクトホール
４２７の形成を行ない、画素電極上のオーミックコンタ
クト膜３９５を除去する。
【０１５１】次に工程Ｑ9においてコンタクトホール形
成済みの基板４１０を洗浄し、その上面にＣｒなどの導
電性金属からなる第二の金属膜４２８を図１３８に示す
ように形成する。また、ここで形成する第二の金属膜４
２７の厚さは例えば２０００オングストローム程度とす
ることができる。
【０１５２】第二の金属膜４２８を形成したならば、第
五のフォトリソ工程Ｑ10において第二の金属膜４２８を
ウエットエッチングなどの方法によりパターニングして
図１３９に示すゲート電極４２９とその配線を形成す
る。なお、前記ウエットエッチングを行う場合に用いる
エッチング液として、Ｃｒの第二の金属膜４２８を加工
するにはナガセ株式会社製の商品名ＬＥＣ-３Ｂを用い
ることができる。
【０１５３】以上の工程を経ることにより図１３９に示
す構造の薄膜トランジスタアレイ基板Ｋ15を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で５工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ15は、対になる他の基板との間に従来の液晶表示装
置（電気光学素子）と同様に液晶を封入して液晶表示装
置を構成するために使用する。この例の構造では透明画
素電極４１５が液晶分子の配列制御を行って液晶による
表示を行うことができる。更に前記の構造であれば、透
明画素電極４１５の上に他の膜が設けられていないの
で、液晶分子を透明画素電極４１５で駆動する際に電界
を効率よく作用させることができ、液晶分子の駆動性に
優れる。
【０１５４】図１４０〜図１４９は本発明の第８変形例
を説明するためのもので、この変形例においては、ま
ず、工程Ｒ1において図１４０に示すガラスなどの透明
の基板４３０上にＣｒなどの遮光性薄膜４３１を成膜方
法により形成する。ここで形成する遮光性薄膜４３１の
厚さは例えば１０００オングストローム程度とすること
ができる。なお、前記の基板４３０に対してブラシ洗浄
装置あるいは有機物除去のための紫外線照射装置などを
用いて表面洗浄処理を施すことが好ましい。また、洗浄
後の基板表面に反応性スパッタリングなどの処理により
ＴａＯxなどからなる表面安定化膜を形成し、その後に
遮光性薄膜４３１を形成しても良い。
【０１５５】次に、第一のフォトリソ工程Ｒ2において
遮光性薄膜４３１付きの基板４３０を以下のように加工
する。まず、基板４３０を洗浄し、遮光性薄膜４３１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜４３
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板４３０上に図１４１に示すアイ
ランド状の遮光膜４３２を形成する。この遮光膜４３２
の形成位置は、後述する半導体部を形成しようとする位
置に対応する位置に形成する。
【０１５６】遮光膜４３２を形成したならば、工程Ｒ3
においてこれらを形成した基板４３０を洗浄し、その表
面に図１４２に示すようにＳｉＮxからなる第一の絶縁
膜４３３と、Ａｌ、Ｔａなどの良導電性金属材料からな
る導電性金属膜４３４ａとＣｒなどの金属材料からなる
バリア膜４３４ｂからなる第一の金属膜４３４とａ-Ｓ
ｉ（ｎ+）からなるオーミックコンタクト膜４３５を積
層する。ここで形成する第一の絶縁膜４３３は例えば３
０００オングストローム程度、Ａｌの導電性金属膜は１
５００オングストローム程度、Ｃｒバリア膜４３４ｂは
５００オングストローム程度、オーミックコンタクト膜
４３５は２００オングストローム程度の厚さにそれぞれ
形成することができる。
【０１５７】次に第二のフォトリソ工程Ｒ4において第
一のフォトリソ工程Ｒ2と同じようにレジスト塗布、露
光、現像、エッチングおよびレジスト剥離といった処理
を施してオーミックコンタクト膜４３５と第一の金属膜
４３４をパターニングして遮光膜４３２の上方に図１４
３に示すように半導体チャネル部４３６を形成するとと
もに、第一の金属膜４３４をパターニングしてソース電
極４３８とドレイン電極４３９を形成しソース配線４３
８’を形成する。この工程で用いるエッチング液は、例
えば、オーミックコンタクト膜４３５に対してＨＦ＋Ｎ
Ｈ4Ｆ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨなる配合組成のものを
用い、Ｃｒのバリア膜４３４ｂに対してナガセ株式会社
製商品名ＬＥＣーＢ３を用いることができ、Ａｌの導電
性金属膜４３４ａに対してＨ3ＰＯ4＋ＨＮＯ3＋ＣＨ3Ｃ
ＯＯＨなる配合組成のものを用いることができる。
【０１５８】なお、前記第一の金属膜４３４として、前
記の２層構造ではなく、Ｔｉからなる厚さ３０００オン
グストローム程度の単層膜を用いることもできる。前記
のようにＡｌの導電性金属膜４３４ａを用いると導電性
に優れるので電気信号の通りが良くなり、信号遅延など
の問題を生じない。ところが、後述するフォトリソ工程
において、パターニングの際にＳＦ6＋Ｏ2ガスを用いて
ドライエッチング処理を行った後にレジストを剥離する
ために行うＯ2プラズマ処理において、酸化性雰囲気に
曝されることによりＡｌやＴａの導電性金属膜４３４ａ
が腐食するおそれを生じるが、その上にバリア膜４３４
ｂを被覆しているので、この膜が導電性金属膜４３４ａ
の腐食を防止する。
【０１５９】従って、バリア膜４３４ｂの構成材料は、
導電性金属膜４３４ａの構成材料よりも酸化されにくい
導電膜であれば何でも良いが、その他に、導電性金属膜
４３４ａに接続しようとする他の導電膜、例えば、後述
する画素電極を構成するＩＴＯに導電性酸化物として固
溶する材料であれば良く、更にＳｉなどの半導体膜でも
差し支えない。従って前記Ｔｉからなる単層膜を用いれ
ば、酸化されにくくなるので、単層膜でも良くなる。た
だし、信号遅延の面からみればＡｌやＴａなどからなる
膜の方が好ましい。また、導電率の良好なＡｌを配線用
として使用できるので、従来のＴｉを用いた配線よりも
配線膜厚を小さくすることができ、薄膜トランジスタ素
子全体のステップ部の段差を小さくすることができ、ス
テップカバレージを向上させることができ、歩留まりを
向上させることができるようになる。
【０１６０】第二のフォトリソ工程Ｒ4を施したならば
次に工程Ｒ5において基板４３０を洗浄し、その表面に
図１４４に示すようにａ-Ｓｉ（ｉ）からなる半導体能
動膜４４０を形成する。ここで形成する半導体能動膜４
４０は２０００オングストローム程度の厚さに形成する
ことができる。次にこれらの膜を形成済みの基板４３０
を洗浄し、第三のフォトリソ工程Ｒ6においてＳＦ6ガス
などを用いたドライエッチングなどの方法により半導体
能動膜４４０とオーミックコンタクト膜４３５をパター
ニングして図１４５に示すように各画素に対して半導体
部４４２を分離する。
【０１６１】次に工程Ｒ7において前記処理済みの基板
４３０を洗浄し、その表面に図１４６に示すようにＳｉ
Ｎxからなる第二の絶縁膜４４１を形成する。ここで形
成する第二の絶縁膜４４１は例えば３０００オングスト
ローム程度に形成することができる。次に前記処理済み
の基板４３０を洗浄し第四のフォトリソ工程Ｒ8おいて
ＳＦ6＋Ｏ2ガスを用いてドライエッチング処理を施し、
ゲート配線とソース配線、およびドレイン電極４３９と
後述する画素電極を接続するためのコンタクトホール４
４３、４４４、４４５を形成する。次に前記処理済みの
基板４３０を工程Ｒ9において洗浄し、基板４３０の上
面にＩＴＯなどの透明導電膜４４６を図１４８に示すよ
うに形成する。ここで形成する透明導電膜４４６の厚さ
は例えば１５００オングストローム程度とすることがで
きる。
【０１６２】透明導電膜４４６を形成したならば、第五
のフォトリソ工程Ｒ10において透明導電膜４４６をウエ
ットエッチングなどの方法によりパターニングして図１
４９に示すゲート電極４４７とその配線と画素電極４４
８を形成する。なお、前記ウエットエッチングを行う場
合に用いるエッチング液として、ＩＴＯの透明導電膜４
４６を加工するにはＨＣｌ＋ＨＮＯ3＋Ｈ2Ｏの配合組成
のものを用いることができる。
【０１６３】以上の工程を経ることにより図１４９に示
す構造の薄膜トランジスタアレイ基板Ｋ16を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で５工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ16は、対になる他の基板との間に従来の液晶表示装
置（電気光学素子）と同様に液晶を封入して液晶表示装
置を構成するために使用する。この例の構造では透明画
素電極４４８が液晶分子の配列制御を行って液晶による
表示を行うことができる。更に前記の構造であれば、透
明画素電極４４８が最上層にあるので、液晶分子を透明
画素電極４４８で駆動する際に電界を効率よく作用させ
ることができ、液晶分子の駆動性に優れる。
【０１６４】図１５０〜図１５７は本発明の第９変形例
を説明するためのもので、この変形例においては、ま
ず、工程Ｓ1において図１５０に示すガラスなどの透明
の基板４５０上にＣｒなどの遮光性薄膜４５１を成膜方
法により形成する。ここで形成する遮光性薄膜４５１の
厚さは例えば１０００オングストローム程度とすること
ができる。なお、前記の基板４５０に対してブラシ洗浄
装置あるいは有機物除去のための紫外線照射装置などを
用いて表面洗浄処理を施すことが好ましい。また、洗浄
後の基板表面に反応性スパッタリングなどの処理により
ＴａＯxなどからなる表面安定化膜を形成し、その後に
遮光性薄膜４５１を形成しても良い。
【０１６５】次に、第一のフォトリソ工程Ｓ2において
遮光性薄膜４５１付きの基板４５０を以下のように加工
する。まず、基板４５０を洗浄し、遮光性薄膜４５１上
にレジストを塗布してからフォトマスクを介して上面全
部に露光処理と現像処理を行い、フォトマスクのパター
ンをフォトレジストに書き移す。次に、遮光性薄膜４５
１が、Ｃｒからなる膜である場合、例えば（ＮＨ4）
2[Ｃｅ（ＮＯ3）6]＋ＨＮＯ3＋Ｈ2Ｏなる配合組成のエ
ッチング液を用いてウエットエッチング処理し、続いて
レジストを剥離して基板４５０上に図１５１に示すアイ
ランド状の遮光膜４５２を形成する。この遮光膜４５２
の形成位置は、後述する半導体部を形成する位置に対応
する位置に形成する。
【０１６６】遮光膜４５２を形成したならば、工程Ｓ3
においてこれらを形成した基板４５０を洗浄し、その表
面に図１５２に示すようにＳｉＮxからなる第一の絶縁
膜４５３と、ＩＴＯなどからなる透明導電膜４５４とａ
-Ｓｉ（ｎ+）からなるオーミックコンタクト膜４５５を
積層する。ここで形成する第一の絶縁膜３４３は例えば
３０００オングストローム程度、透明導電膜４５４は２
０００オングストローム程度、オーミックコンタクト膜
４５５は２００オングストローム程度の厚さにそれぞれ
形成することができる。
【０１６７】次に第二のフォトリソ工程Ｓ4において第
一のフォトリソ工程Ｓ2と同じようにレジスト塗布、露
光、現像、エッチングおよびレジスト剥離といった処理
を施してオーミックコンタクト膜４５５と透明導電膜４
５４をパターニングして遮光膜４５２の上方に図１５３
に示すように半導体部４５６を形成するとともに、透明
導電膜４５４をパターニングして画素電極４５７とソー
ス電極４５８とドレイン電極４５９を形成しソース配線
４５８’を形成する。この工程で用いるエッチング液
は、例えば、オーミックコンタクト膜４５５に対してＨ
Ｆ＋ＮＨ4Ｆ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨなる配合組成の
ものを用い、透明導電膜４５４に対してＨＣｌ＋ＨＮＯ
3＋Ｈ2Ｏなる配合組成のものを用いることができる。
【０１６８】第二のフォトリソ工程Ｓ4を施したならば
次に工程Ｓ5において基板４５０を洗浄し、その表面に
図１５４に示すようにａ-Ｓｉ（ｉ）からなる半導体能
動膜４６０とＳｉＮxからなる第二の絶縁膜４６１を形
成する。ここで形成する半導体能動膜４６０は２０００
オングストローム程度の厚さに、第二の絶縁膜４６１は
３０００オングストローム程度の厚さに形成することが
できる。次にこれらの膜を形成済みの基板４５０を洗浄
し、第三のフォトリソ工程Ｓ6において、ＳＦ6＋Ｏ2ガ
スなどを用いたドライエッチングなどの方法により第二
の絶縁膜４６１と半導体能動膜４６０とオーミックコン
タクト膜４５５をパターニングして図１５６に示すよう
にゲート配線とソース配線を接続するためのコンタクト
ホール４６３を形成する。
【０１６９】次に工程Ｓ7においてコンタクトホール形
成済みの基板４５０を洗浄し、その上面にＣｒなどの導
電性金属からなる金属膜４６７を図１５６に示すように
形成する。また、ここで形成する金属膜４６７の厚さは
例えば２０００オングストローム程度とすることができ
る。
【０１７０】金属膜４６７を形成したならば、第四のフ
ォトリソ工程Ｓ8において金属膜４６７と第二の絶縁膜
４６１と半導体能動膜４６０とオーミックコンタクト膜
４５５をウエットエッチングなどの方法によりパターニ
ングして図１５７に示すゲート電極４６８とその配線を
形成し、画素電極４５７の上方の他の膜を除去する。
【０１７１】以上の工程を経ることにより図１５５に示
す構造の薄膜トランジスタアレイ基板Ｋ17を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で４工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ17は、対になる他の基板との間に従来の液晶表示装
置（電気光学素子）と同様に液晶を封入して液晶表示装
置を構成するために使用する。この例の構造では透明画
素電極４５７が液晶分子の配列制御を行って液晶による
表示を行うことができる。更に前記の構造であれば、透
明画素電極４５７の上に他の膜が積層されていないの
で、液晶分子を透明画素電極４５７で駆動する際に電界
を効率よく作用させることができ、液晶分子の駆動性に
優れる。
【０１７２】図１５８〜図１６７は本発明の第１０変形
例を説明するためのもので、この変形例においては、ま
ず、工程Ｔ1において図１５８に示すガラスなどの透明
の基板４７０上にＣｒ、Ｔａ、Ｍｏ、Ａｌなどの導電材
料からなる導電性金属薄膜から形成された第一の金属膜
４７１とａ-Ｓｉ（ｎ+）からなるバリア膜４７２を成膜
する。ここで形成する第一の金属膜４７１の厚さは例え
ば１０００オングストローム程度、バリア膜４７２は２
００オングストローム程度の厚さとすることができる。
【０１７３】次に第一のフォトリソ工程Ｔ2において前
記処理済みの基板４７０を以下のように加工する。ま
ず、基板４７０を洗浄し、バリア膜４７２上にレジスト
を塗布してからフォトマスクを介して上面全部に露光処
理と現像処理を行い、フォトマスクのパターンをフォト
レジストに書き移す。次に、バリア膜４７２がａ-Ｓｉ
（ｎ+）からなる場合、例えば、ＨＦ＋ＨＩＯ3＋Ｈ2Ｏ
なる配合組成のエッチング液を用てウエットエッチング
しレジストを剥離し、続いて同様な処理を施して第一の
金属膜４７１がＡｌからなる膜である場合、例えば、Ｈ
3ＰＯ4＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ＋Ｈ2Ｏなる配合組成
のエッチング液を用いてウエットエッチング処理し、続
いてレジストを剥離して基板４７０上に図１５９に示す
ゲート電極４７３とゲート配線４７４を形成する。な
お、図面ではゲート電極４７３とゲート配線４７４の一
部のみを示しているが、実際には基板４７０上に多数の
ゲート電極４７３とゲート配線４７４を形成するものと
する。
【０１７４】ゲート電極４７３とゲート配線４７４を形
成したならば、工程Ｔ3においてこれらを形成した基板
４７０を洗浄し、その表面に図１６０に示すようにＳｉ
Ｎxからなる第一の絶縁膜４７５と、ａ-Ｓｉ（ｉ）から
なる半導体能動膜４７６と、ａ-Ｓｉ（ｎ+）からなるオ
ーミックコンタクト膜４７７を積層する。ここで形成す
る第一の絶縁膜４７５は例えば３０００オングストロー
ム程度、半導体能動膜４７６は１０００オングストロー
ム程度、オーミックコンタクト膜４７７は２００オング
ストローム程度の厚さにそれぞれ形成することができ
る。次に第二のフォトリソ工程Ｔ4において第一フォト
リソ工程Ｔ2と同じようにレジスト塗布、露光、現像、
エッチングおよびレジスト剥離といった処理を施してオ
ーミックコンタクト膜４７７と半導体能動膜４７６をパ
ターニングしてゲート電極４７３の上方に図１６１に示
すように半導体部４７８を形成する。この工程で用いる
エッチング液は、例えばＨＦ＋ＨＩＯ3＋ＨＮＯ3なる配
合組成のものを用いることができる。
【０１７５】第二フォトリソ工程Ｔ4を施したならば工
程Ｔ5において基板４７０を洗浄し、その上面にＴｉな
どの導電材料からなる第二の金属膜４８０を図１６２に
示すように形成する。ここで形成する第二の金属膜４８
００の厚さは例えば３０００オングストローム程度とす
ることができる。
【０１７６】第二の金属膜４８０を形成したならば、第
三のフォトリソ工程Ｔ6において第二の金属膜４８０と
オーミックコンタクト膜４７７をウエットエッチングな
どの方法によりパターニングして図１６３に示すように
ソース電極４８５とソース配線４８６とドレイン電極４
８７とチャネル部４８８を形成する。なお、前記ウエッ
トエッチングを行う場合に用いるエッチング液として、
第二の金属膜４８０はＨＦ＋Ｈ2Ｏなる配合組成のもの
を用いることができ、チャネル部のエッチングはＨＦ＋
ＮＨ4Ｆ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨなる配合組成のもの
を用いることができる。
【０１７７】続いて工程Ｔ7において前記処理済みの基
板４７０を洗浄し、その表面にプラズマＣＶＤなどの方
法で図１６４に示すようにＳｉＮxなどの絶縁材料から
なるパッシベーション膜４８９を成膜する。ここで形成
するパッシベーション膜４８９は例えば厚さ４０００オ
ングストローム程度に形成することができる。パッシベ
ーション膜４８９を形成したならば、処理済みの基板４
７０に対し、第四フォトリソ工程Ｔ8においてＳＦ6＋Ｏ
2ガスなどを用いたドライエッチングなどの方法により
パッシベーション膜４８９をパターニングするととも
に、同様のドライエッチング処理により第一の絶縁膜４
７５をドライエッチングして図１６５に示すようにドレ
イン電極４８７に通じるコンタクトホール４９０とゲー
ト配線４８３に通じるコンタクトホール４９１とソース
配線４８６に通じるコンタクトホール４９２を形成す
る。
【０１７８】前記コンタクトホールを形成した基板４７
０の表面に工程Ｔ9においてＩＴＯからなる透明導電膜
４９３を成膜する。この透明導電膜４９３の厚さは１５
００オングストローム程度とすることができる。次に第
五フォトリソ工程Ｔ10においてウエットエッチングによ
り透明導電膜４９３の一部を除去して図１６７に示すよ
うに透明画素電極４９５を形成するとともに、チャネル
部４８８の上方等の不要部分の透明導電膜４９３を除去
する。この際に用いるエッチング液は、例えばＨＣｌ＋
ＨＮＯ3＋Ｈ2Ｏの配合組成のものを用いることができ
る。
【０１７９】以上の工程を経ることにより図１６７に示
す構造の薄膜トランジスタアレイ基板Ｋ18を得ることが
できる。この例の製造方法によれば、フォトリソ工程が
全工程の中で５工程で良いために、７工程のフォトリソ
工程を必要としていた従来方法に比べて工程数を削減す
ることができ、その分、製造工程の簡略化を図ることが
でき、歩留まりを向上させることができ、製造コストを
削減できる。また、この例の薄膜トランジスタアレイ基
板Ｋ18は、対になる他の基板との間に従来の液晶表示装
置と同様に液晶を封入して液晶表示装置（電気光学素
子）を構成するために使用する。この例の構造では透明
画素電極４９５がその上方に設けられる液晶分子の配列
制御を行って液晶による表示を行うことができる。更に
前記の構造であれば、透明画素電極４９５が最上層にあ
るので、液晶分子を透明画素電極４９５で駆動する際に
電界を効率よく作用させることができ、液晶分子の駆動
性に優れる。
【０１８０】次に図１６８は、前記薄膜トランジスタア
レイ基板Ｋ18においてコンタクトホール４９１の形成部
分付近の概略断面構造を示すが、この構造においては、
ＩＴＯからなる透明導電膜４９３がバリア膜４７２を介
して第一の金属膜４７１に接合された構造になってい
る。前述の工程Ｔ1〜10を経て薄膜トランジスタアレイ
基板Ｋ18を製造する場合、コンタクトホール４９１を形
成する際にＳＦ6＋Ｏ2ガスを用いてドライエッチングを
行い、その後にＯ2プラズマ雰囲気でレジストの剥離を
行うので、コンタクトホール４９１を介してバリア膜４
７２がＯ2プラズマ雰囲気（酸化性雰囲気）にさらされ
ることになる。
【０１８１】しかしながら、前記の構造を採用している
と、バリア膜４７２が存在しているのでその下の第一の
金属膜４７１が酸化性雰囲気で酸化されることがない。
この第一の金属膜４７１はゲート配線４７４を構成して
いるので、この第一の金属膜４７１が仮に酸化するとＩ
ＴＯからなる透明導電膜４９３とのコンタクトがとれな
くなり、接触不良を引き起こすことになる。従って前記
バリア膜４７２はゲート配線４７４の酸化防止を行うの
で、ゲート配線４７４を構成する第一の金属膜４７１の
構成材料としてＴｉよりも耐酸化性には劣るがＴｉより
も導電性に優れた材料、例えば、ＡｌやＴａなどを用い
ることができる。
【０１８２】このため、図１７２を基に先に説明した従
来の問題点を解消することができ、ゲート配線４７４の
導電率を向上できるので、ゲート配線における信号遅延
などの問題を解消することができるとともに、液晶パネ
ルの大型化に有利になる。また、導電率の良好なＡｌを
ゲート配線４７４用として使用できるので、従来のＴｉ
を用いたゲート配線よりもゲート配線膜厚を小さくする
ことができ、薄膜トランジスタ素子全体のステップ部の
段差を小さくすることができ、ステップカバレージを向
上させることができ、更に歩留まりを向上させることが
できるようになる。
【０１８３】なお、前記バリア膜４７２の構成材料は、
第一の金属膜４７１よりも酸化されにくい導電材料ある
いは半導体材料であれば基本的には何でも良く、また仮
に、酸化されにくくなくとも、ＩＴＯからなる透明導電
膜４９３に対して導電性酸化物として固溶する材質であ
れば良く、更に、ａ-Ｓｉ（ｎ+）等の半導体層からなる
ものでも良い。
【０１８４】
【発明の効果】以上説明したように、請求項１〜１１記
載の発明によれば、フォトリソ工程を４工程ないしは５
工程にできるので、７工程必要であった従来例に比べて
工程が少なくなった分だけ歩留まりが向上する。また、
製造効率が向上するので、製造コストを削減できる。ま
た、請求項３、４、５、６、７、９、１０に記載の発明
においては、液晶などの電気光学材料に電圧を印可する
ための透明導電膜上にパッシベーション膜やゲート絶縁
膜など、電圧降下を生じさせる膜が無いために、液晶に
効率良く電圧を印可できるなどの特徴がある。更に、請
求項４記載の発明においては、第一の絶縁膜、半導体能
動膜、オーミックコンタクト膜、金属の膜を積層して連
続成膜できることにより、高スループット、低コンタク
ト抵抗化が可能になる。また、ソース配線は、半導体能
動膜、オーミックコンタクト膜、金属の膜、透明導電膜
の４層になるため、低抵抗化、断線に対する冗長性が実
現できる。
【０１８５】請求項５記載の発明においては、更に、他
の発明の構造とは異なり、画素電極がソース配線、ゲー
ト配線のどちらとも同じ層に形成されずに絶縁膜で分断
されているために、画素電極形成不良に起因する、ソー
ス配線もしくはゲート配線どうしの短絡が生じるおそれ
がなく、歩留まり向上をなしえる。
【０１８６】次に、請求項５記載の発明においては、配
線を構成する膜の材料として従来のＴｉに変えてＴｉよ
りも導電率の良好なＡｌやＴａを用いることができるよ
うになり、後工程のフォトリソ工程において、酸化性雰
囲気に曝されることがあってもバリア膜が酸化防止効果
を奏してこれらの膜と他の導電膜とのコンタクト性を確
保するので、信号遅延の問題が生じにくくなり、液晶パ
ネルの大画面化に有利になる。更に、Ｔｉ製の膜からな
る配線よりもＡｌあるいはＴａ製の膜からなる配線の方
が膜厚を薄くできるので、薄膜トランジスタ素子全体の
ステップ部の段差を小さくすることができ、ステップカ
バレージを向上させることができ、歩留まりを向上させ
ることができるようになる。
【図面の簡単な説明】
【図１】第１実施例において基板上に透明導電膜を形成
した状態を示す断面図である。
【図２】第１実施例において透明画素電極を形成した状
態を示す断面図である。
【図３】第１実施例において基板表面に第一の金属膜を
成膜した状態を示す断面図である。
【図４】第１実施例において第二のフォトリソ工程を施
した後の状態を示す断面図である。
【図５】第１実施例において基板表面に第一の絶縁膜と
半導体能動膜とオーミックコンタクト膜を成膜した状態
を示す断面図である。
【図６】第１実施例において第三のフォトリソ工程を施
した後の状態を示す断面図である。
【図７】第１実施例において基板表面に第二の金属膜を
成膜した状態を示す断面図である。
【図８】第１実施例において第四のフォトリソ工程を施
した後の状態を示す断面図である。
【図９】第１実施例において基板表面にパッシベーショ
ン膜を成膜した状態を示す断面図である。
【図１０】第１実施例において第五のフォトリソ工程を
施した後の状態を示す断面図である。
【図１１】第２実施例において基板表面に第一の金属膜
を形成した状態を示す断面図である。
【図１２】第２実施例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線を形成した状態を
示す断面図である。
【図１３】第２実施例において基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜を形成した状
態を示す断面図である。
【図１４】第２実施例において第二のフォトリソ工程に
より半導体部を形成した状態を示す断面図である。
【図１５】第２実施例において第三のフォトリソ工程に
よりコンタクトホールを形成した状態を示す断面図であ
る。
【図１６】第２実施例において基板表面に第二の金属膜
を成膜した状態を示す断面図である。
【図１７】第２実施例において第四のフォトリソ工程に
よりソース電極、ドレイン電極、ソース配線および透明
画素電極を形成し、更にチャネル部を形成した状態を示
す断面図である。
【図１８】第２実施例において基板表面にパッシベーシ
ョン膜を成膜した状態を示す断面図である。
【図１９】第２実施例において第五のフォトリソ工程を
施した後の状態を示す断面図である。
【図２０】第３実施例において基板表面に第二の金属膜
を形成した状態を示す断面図である。
【図２１】第３実施例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線を形成した状態を
示す断面図である。
【図２２】第３実施例において基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜と金属の膜を
形成した状態を示す断面図である。
【図２３】第３実施例において第二のフォトリソ工程に
より半導体部を形成した状態を示す断面図である。
【図２４】第３実施例において第三のフォトリソ工程に
よりコンタクトホールを形成した状態を示す断面図であ
る。
【図２５】第３実施例において基板上に透明導電膜を成
膜した状態を示す断面図である。
【図２６】第３実施例において第四のフォトリソ工程に
よりソース電極、ドレイン電極、ソース配線および透明
画素電極を形成し、更にチャネル部を形成した状態を示
す断面図である。
【図２７】第３実施例において基板表面にパッシベーシ
ョン膜を成膜した状態を示す断面図である。
【図２８】第３実施例において第五のフォトリソ工程を
施した後の状態を示す断面図である。
【図２９】第１変形例において基板表面に透明導電膜と
第一の金属膜を形成した状態を示す断面図である。
【図３０】第１変形例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線と透明画素電極を
形成した状態を示す断面図である。
【図３１】第１変形例において基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜を形成した状
態を示す断面図である。
【図３２】第１変形例において第二のフォトリソ工程に
よりコンタクトホールを形成した状態を示す断面図であ
る。
【図３３】第１変形例において基板表面に第二の金属膜
を成膜した状態を示す断面図である。
【図３４】第１変形例において第三のフォトリソ工程に
よりソース電極、ドレイン電極、ソース配線およびチャ
ネル部を形成した状態を示す断面図である。
【図３５】第１変形例において基板表面にパッシベーシ
ョン膜を成膜した状態を示す断面図である。
【図３６】第１変形例において第四のフォトリソ工程を
施した後の状態を示す断面図である。
【図３７】第２変形例において基板表面に透明導電膜と
第一の金属膜を形成した状態を示す断面図である。
【図３８】第２変形例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線と透明画素電極を
形成した状態を示す断面図である。
【図３９】第２変形例において基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜を形成した状
態を示す断面図である。
【図４０】第２変形例において第二のフォトリソ工程に
より半導体部を形成した状態を示す断面図である。
【図４１】第２変形例において第三のフォトリソ工程に
よりコンタクトホールを形成した状態を示す断面図であ
る。
【図４２】第２変形例において基板表面に第二の金属膜
を成膜した状態を示す断面図である。
【図４３】第２変形例において第四のフォトリソ工程に
よりソース電極、ドレイン電極、ソース配線およびチャ
ネル部を形成した状態を示す断面図である。
【図４４】第２変形例において基板表面にパッシベーシ
ョン膜を成膜した状態を示す断面図である。
【図４５】第２変形例において第五のフォトリソ工程を
施した後の状態を示す断面図である。
【図４６】第３変形例において基板表面に第一の金属膜
を形成した状態を示す断面図である。
【図４７】第３変形例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線を形成した状態を
示す断面図である。
【図４８】第３変形例において基板表面に第一の絶縁膜
を形成した状態を示す断面図である。
【図４９】第３変形例において第二のフォトリソ工程に
よりコンタクトホールを形成した状態を示す断面図であ
る。
【図５０】第３変形例において基板表面に透明導電膜と
第二の金属膜とオーミックコンタクト膜を形成した状態
を示す断面図である。
【図５１】第３変形例において第二のフォトリソ工程に
よりソース電極とドレイン電極と半導体部と透明画素電
極を形成した状態を示す断面図である。
【図５２】第３変形例において基板表面にパッシベーシ
ョン膜を成膜した状態を示す断面図である。
【図５３】第３変形例において第四のフォトリソ工程を
施した後の状態を示す断面図である。
【図５４】第４実施例において基板表面に第一の金属膜
を形成した状態を示す断面図である。
【図５５】第４実施例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線を形成した状態を
示す断面図である。
【図５６】第４実施例において基板表面に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜を形成した状
態を示す断面図である。
【図５７】第４実施例において第二のフォトリソ工程に
より半導体部を形成した状態を示す断面図である。
【図５８】第４実施例において基板表面に第二の金属膜
を成膜した状態を示す断面図である。
【図５９】第４実施例において第三フォトリソ工程によ
りソース電極、ドレイン電極、ソース配線およびチャネ
ル部を形成した状態を示す断面図である。
【図６０】第４実施例において基板表面にパッシベーシ
ョン膜を成膜した状態を示す断面図である。
【図６１】第４実施例において第四フォトリソ工程によ
りパッシベーション膜にコンタクトホールを形成した状
態を示す断面図である。
【図６２】第４実施例においてパッシベーション膜上に
透明導電膜を形成した状態を示す断面図である。
【図６３】第４実施例において第五フォトリソ工程によ
りパッシベーション膜をパターニングして透明画素電極
を形成した状態を示す断面図である。
【図６４】第５実施例において基板表面に第一の金属膜
を形成した状態を示す断面図である。
【図６５】第５実施例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線を形成した状態を
示す断面図である。
【図６６】第５実施例において基板表面に第一の絶縁膜
を形成した状態を示す断面図である。
【図６７】第５実施例において第二のフォトリソ工程に
よりコンタクトホールを形成した状態を示す断面図であ
る。
【図６８】第５実施例において基板表面に第二の金属膜
とオーミックコンタクト膜を形成した状態を示す断面図
である。
【図６９】第５実施例において第二のフォトリソ工程に
よりソース電極とドレイン電極と半導体部とチャネル部
を形成した状態を示す断面図である。
【図７０】第５実施例において基板表面にパッシベーシ
ョン膜を成膜した状態を示す断面図である。
【図７１】第５実施例において第四のフォトリソ工程を
施した後の状態を示す断面図である。
【図７２】第５実施例においてパッシベーション膜上に
透明導電膜を形成した状態を示す断面図である。
【図７３】第５実施例において第五フォトリソ工程によ
りパッシベーション膜をパターニングして透明画素電極
を形成した状態を示す断面図である。
【図７４】第４変形例において基板表面に第一の金属膜
を形成した状態を示す断面図である。
【図７５】第４変形例において基板上に第一のフォトリ
ソ工程によりゲート電極とゲート配線を形成した状態を
示す断面図である。
【図７６】第４変形例において基板表面に第一の絶縁膜
を形成した状態を示す断面図である。
【図７７】第４変形例において第二のフォトリソ工程に
よりコンタクトホールを形成した状態を示す断面図であ
る。
【図７８】第４変形例において基板表面に透明導電膜膜
を形成した状態を示す断面図である。
【図７９】第４変形例において第二のフォトリソ工程に
よりソース電極とドレイン電極と透明画素電極を形成し
た状態を示す断面図である。
【図８０】第４変形例において基板表面に低抵抗化金属
膜とオーミックコンタクト膜を成膜した状態を示す断面
図である。
【図８１】第４変形例において第四のフォトリソ工程を
施した後の状態を示す断面図である。
【図８２】第４変形例において基板上にパッシベーショ
ン膜を成膜した状態を示す断面図である。
【図８３】第４変形例において第五フォトリソ工程によ
りパッシベーション膜をパターニングして透明画素電極
上方を透光性とした状態を示す断面図である。
【図８４】第６実施例において基板表面に遮光性薄膜を
形成した状態を示す断面図である。
【図８５】第６実施例において第一のフォトリソ工程に
より遮光性薄膜をエッチングして遮光膜を形成した状態
を示す断面図である。
【図８６】第６実施例において基板上に第一の絶縁膜と
半導体能動膜を積層した状態を示す断面図である。
【図８７】第６実施例において第二のフォトリソ工程に
より半導体能動膜をエッチングして半導体部を形成した
状態を示す断面図である。
【図８８】第６実施例において基板上に第二の絶縁膜と
第一の金属膜を積層した状態を示す断面図である。
【図８９】第６実施例において第三のフォトリソ工程に
より第一の金属膜をエッチングしてゲート電極とその配
線を形成した状態を示す断面図である。
【図９０】第６実施例において基板上に第三の絶縁膜を
形成した状態を示す断面図である。
【図９１】第６実施例において第四のフォトリソ工程に
より積層膜にコンタクトホールを形成した状態を示す断
面図である。
【図９２】第６実施例において基板上とコンタクトホー
ルに透明導電膜を形成した状態を示す断面図である。
【図９３】第６実施例において第五のフォトリソ工程に
より透明導電膜をエッチングしてソース電極とその配線
とドレイン電極と画素電極を形成した状態を示す断面図
である。
【図９４】第５変形例において基板表面に遮光性薄膜を
形成した状態を示す断面図である。
【図９５】第５変形例において第一のフォトリソ工程に
より遮光性薄膜をエッチングして遮光膜を形成した状態
を示す断面図である。
【図９６】第５変形例において基板上に第一の絶縁膜と
半導体能動膜とオーミックコンタクト膜を積層した状態
を示す断面図である。
【図９７】第５変形例において第二のフォトリソ工程に
よりオーミックコンタクト膜と半導体能動膜をエッチン
グして半導体部を形成した状態を示す断面図である。
【図９８】第５変形例において基板上に第一の金属膜を
積層した状態を示す断面図である。
【図９９】第５変形例において第三のフォトリソ工程に
より第一の金属膜をエッチングしてソース電極およびド
レイン電極とそれらの配線を形成した状態を示す断面図
である。
【図１００】第５変形例において基板上に第二の絶縁膜
を形成した状態を示す断面図である。
【図１０１】第５変形例において第四のフォトリソ工程
により積層膜にコンタクトホールを形成した状態を示す
断面図である。
【図１０２】第５変形例において基板上とコンタクトホ
ールに透明導電膜を形成した状態を示す断面図である。
【図１０３】第５変形例において第五のフォトリソ工程
により透明導電膜をエッチングしてゲート電極とその配
線および画素電極を形成した状態を示す断面図である。
【図１０４】第７実施例において基板表面に遮光性薄膜
を形成した状態を示す断面図である。
【図１０５】第７実施例において第一のフォトリソ工程
により遮光性薄膜をエッチングして遮光膜を形成した状
態を示す断面図である。
【図１０６】第７実施例において基板上に第一の絶縁膜
と半導体能動膜とオーミックコンタクト膜を積層した状
態を示す断面図である。
【図１０７】第７実施例において第二のフォトリソ工程
によりオーミックコンタクト膜と半導体能動膜をエッチ
ングして半導体部を形成した状態を示す断面図である。
【図１０８】第７実施例において前記処理済みの基板上
に透明導電膜を積層した状態を示す断面図である。
【図１０９】第７実施例において第三のフォトリソ工程
により透明導電膜をエッチングしてソース電極およびド
レイン電極とそれらの配線を形成した状態を示す断面図
である。
【図１１０】第７実施例において基板上に第二の絶縁膜
を形成した状態を示す断面図である。
【図１１１】第７実施例において第四のフォトリソ工程
により積層膜にコンタクトホールを形成した状態を示す
断面図である。
【図１１２】第７実施例において基板上面とコンタクト
ホールに金属膜を形成した状態を示す断面図である。
【図１１３】第７実施例において第五のフォトリソ工程
により金属膜をエッチングしてゲート電極とその配線を
形成した状態を示す断面図である。
【図１１４】第６変形例において基板表面に遮光性薄膜
を形成した状態を示す断面図である。
【図１１５】第６変形例において第一のフォトリソ工程
により遮光性薄膜をエッチングして遮光膜を形成した状
態を示す断面図である。
【図１１６】第６変形例において基板上に第一の絶縁膜
と第一の金属膜とオーミックコンタクト膜を積層した状
態を示す断面図である。
【図１１７】第６変形例において第二のフォトリソ工程
によりオーミックコンタクト膜と第一の絶縁膜をエッチ
ングして半導体部を形成した状態を示す断面図である。
【図１１８】第６変形例において前記処理済みの基板上
に半導体能動膜と第二の絶縁膜を積層した状態を示す断
面図である。
【図１１９】第６変形例において第三のフォトリソ工程
により第二の絶縁膜と半導体能動膜とオーミックコンタ
クト膜をエッチングしてコンタクトホールを形成した状
態を示す断面図である。
【図１２０】第６変形例において前記処理済みの基板上
に透明導電膜を形成した状態を示す断面図である。
【図１２１】第６変形例において第四のフォトリソ工程
により透明導電膜をエッチングしてゲート電極とゲート
配線と画素電極を形成した状態を示す断面図である。
【図１２２】第８実施例において基板表面に遮光性薄膜
を形成した状態を示す断面図である。
【図１２３】第８実施例において第一のフォトリソ工程
により遮光性薄膜をエッチングして遮光膜を形成した状
態を示す断面図である。
【図１２４】第８実施例において基板上に第一の絶縁膜
と透明導電膜とオーミックコンタクト膜を積層した状態
を示す断面図である。
【図１２５】第８実施例において第二のフォトリソ工程
によりオーミックコンタクト膜と透明導電膜をエッチン
グして半導体チャネル部を形成した状態を示す断面図で
ある。
【図１２６】第８実施例において前記処理済みの基板上
に半導体能動膜と第二の絶縁膜を積層した状態を示す断
面図である。
【図１２７】第８実施例において第三のフォトリソ工程
により第二の絶縁膜と半導体能動膜とオーミックコンタ
クト膜をエッチングしてコンタクトホールを形成した状
態を示す断面図である。
【図１２８】第８実施例において前記処理済みの基板上
に金属膜を形成した状態を示す断面図である。
【図１２９】第８実施例において第四のフォトリソ工程
により金属膜をエッチングしてゲート電極とゲート配線
を形成した状態を示す断面図である。
【図１３０】第７変形例において基板表面に遮光性薄膜
を形成した状態を示す断面図である。
【図１３１】第７変形例において第一のフォトリソ工程
により遮光性薄膜をエッチングして遮光膜を形成した状
態を示す断面図である。
【図１３２】第７変形例において基板上に第一の絶縁膜
と透明導電膜を積層した状態を示す断面図である。
【図１３３】第７変形例において第二のフォトリソ工程
により透明導電膜をエッチングして画素電極を形成した
状態を示す断面図である。
【図１３４】第７変形例において前記処理済みの基板上
にオーミックコンタクト膜と第一の金属膜を積層した状
態を示す断面図である。
【図１３５】第７変形例において第三のフォトリソ工程
によりオーミックコンタクト膜と第一の金属膜をエッチ
ングして半導体チャネル部とソース電極とドレイン電極
とそれらの配線を形成した状態を示す断面図である。
【図１３６】第７変形例において前記処理済みの基板上
に半導体能動膜と第二の絶縁膜を積層した状態を示す断
面図である。
【図１３７】第７変形例において第四のフォトリソ工程
により第二の絶縁膜と半導体能動膜とオーミックコンタ
クト膜をエッチングしてコンタクトホールを形成した状
態を示す断面図である。
【図１３８】第７変形例において前記処理済みの基板上
に金属膜を形成した状態を示す断面図である。
【図１３９】第７変形例において第四のフォトリソ工程
により金属膜をエッチングしてゲート電極とゲート配線
を形成した状態を示す断面図である。
【図１４０】第８変形例において基板表面に遮光性薄膜
を形成した状態を示す断面図である。
【図１４１】第８変形例において第一のフォトリソ工程
により遮光性薄膜をエッチングして遮光膜を形成した状
態を示す断面図である。
【図１４２】第８変形例において基板上に第一の絶縁膜
と第一の金属膜とオーミックコンタクト膜を積層した状
態を示す断面図である。
【図１４３】第８変形例において第二のフォトリソ工程
によりオーミックコンタクト膜と第一の絶縁膜をエッチ
ングして半導体チャネル部を形成した状態を示す断面図
である。
【図１４４】第８変形例において前記処理済みの基板上
に半導体能動膜を積層した状態を示す断面図である。
【図１４５】第８変形例において第三のフォトリソ工程
により半導体能動膜とオーミックコンタクト膜をエッチ
ングして半導体部を分離した状態を示す断面図である。
【図１４６】第８変形例において前記処理済みの基板上
に第二の絶縁膜を積層した状態を示す断面図である。
【図１４７】第８変形例において第四のフォトリソ工程
により第二の絶縁膜をエッチングしてコンタクトホール
を形成した状態を示す断面図である。
【図１４８】第８変形例において前記処理済みの基板上
に透明導電膜を形成した状態を示す断面図である。
【図１４９】第８変形例において第五のフォトリソ工程
により透明導電膜をエッチングしてゲート電極とゲート
配線と画素電極を形成した状態を示す断面図である。
【図１５０】第９変形例において基板表面に遮光性薄膜
を形成した状態を示す断面図である。
【図１５１】第９変形例において第一のフォトリソ工程
により遮光性薄膜をエッチングして遮光膜を形成した状
態を示す断面図である。
【図１５２】第９変形例において基板上に第一の絶縁膜
と透明導電膜とオーミックコンタクト膜を積層した状態
を示す断面図である。
【図１５３】第９変形例において第二のフォトリソ工程
によりオーミックコンタクト膜と透明導電膜をエッチン
グして半導体チャネル部とソース電極とドレイン電極と
それらの配線を形成した状態を示す断面図である。
【図１５４】第９変形例において前記処理済みの基板上
にパッシベーション膜を積層した状態を示す断面図であ
る。
【図１５５】第９変形例において第三のフォトリソ工程
により第二の絶縁膜と半導体能動膜とオーミックコンタ
クト膜をエッチングしてコンタクトホールを形成した状
態を示す断面図である。
【図１５６】第９変形例において前記処理済みの基板上
に金属膜を形成した状態を示す断面図である。
【図１５７】第９変形例において第四のフォトリソ工程
により金属膜をエッチングしてゲート電極とゲート配線
を形成し、半導体部を他の部分から分離した状態を示す
断面図である。
【図１５８】第１０変形例において基板表面に第一の金
属膜を形成した状態を示す断面図である。
【図１５９】第１０変形例において基板上に第一のフォ
トリソ工程によりゲート電極とゲート配線を形成した状
態を示す断面図である。
【図１６０】第１０変形例において基板表面に第一の絶
縁膜と半導体能動膜とオーミックコンタクト膜を形成し
た状態を示す断面図である。
【図１６１】第１０変形例において第二のフォトリソ工
程により半導体部を形成した状態を示す断面図である。
【図１６２】第１０変形例において基板表面に第二の金
属膜を成膜した状態を示す断面図である。
【図１６３】第１０変形例において第三フォトリソ工程
によりソース電極、ドレイン電極、ソース配線およびチ
ャネル部を形成した状態を示す断面図である。
【図１６４】第１０変形例において基板表面にパッシベ
ーション膜を成膜した状態を示す断面図である。
【図１６５】第１０変形例において第四フォトリソ工程
によりパッシベーション膜と第一の絶縁膜にコンタクト
ホールを形成した状態を示す断面図である。
【図１６６】第１０変形例においてパッシベーション膜
上に透明導電膜を形成した状態を示す断面図である。
【図１６７】第１０変形例において第五フォトリソ工程
によりパッシベーション膜をパターニングして透明画素
電極を形成した状態を示す断面図である。
【図１６８】図１６７に示す構造の一部を拡大して示す
図である。
【図１６９】一般のアクティブマトリックス液晶表示素
子の駆動回路を示す図である。
【図１７０】従来の薄膜トランジスタアレイ基板の一構
造例を示す平面図である。
【図１７１】従来の薄膜トランジスタアレイ基板の一構
造例の断面図である。
【図１７２】従来の金属膜と薄膜のコンタクト構造を示
す断面図である。
【符号の説明】
２０、５０、８０、１１０、１４０、１７０、１９０、
基板 ２２０、２５０、３００、３３０、３５０、３７０、
基板 ３９０、４１０、４３０、４５０、４７０、
基板 ２１、６１、９１、１０９、１３９、１７６、２１３、
透明導電膜 ２４０、２５６、３１５、３４７、３５７、３８３、
透明導電膜 ３９４、４１４、４４６、４５４、
透明導電膜 ２２、６９、９９、１１４、１４４、１８４、２１５、
透明画素電極 ２４１、２７３、３２０、３４９、３６０、３８５、
透明画素電極 ３９７、４１５、４４８、４５７、４９５、
透明画素電極 ２４、５１、８１、１１１、１４１、１７１、
第一の金属膜 １９１、２２１、２５１、３０７、３３７、
第一の金属膜 ３７４、４１９、４３４、４７１、
第一の金属膜 ２５、５２、８２、１１２、１４２、１７２、１９２、
ゲート電極 ２２２、２５２、３０８、３４８、３６８、３８４、
ゲート電極 ４０８、４２９、４４７、４６７、４７３、
ゲート電極 ２６、５３、８３、１１３、１４３、
ゲート配線 １７３、１９３、２２３、２５３、
ゲート配線 ２７、５５、８５、１１７、１４７、１７４、１９５、
第一の絶縁膜 ２２４、２５４、３０３、３３３、３５３、３７３、
第一の絶縁膜 ３９３、４１３、４３３、４５３、４７５、
第一の絶縁膜 ２８、５６、８６、１１８、１４８、１８５、１９６、
半導体能動膜 ２３６、２７０、３０４、３３４、３５４、３８０、
半導体能動膜 ４００、４２５、４４０、４６０、４７６、
半導体能動膜 ２９、５７、８７、１１９、１４９、 オー
ミックコンタクト膜 １７８、１９７、２３０、２６３、 オー
ミックコンタクト膜 ３３５、３５５、３７５、３９５、 オー
ミックコンタクト膜 ４２０、４３５、４５５、４７７、 オー
ミックコンタクト膜 ３０、３１、６０、９０、１２０、１２１、１６０、
コンタクトホール １６１、１７５、２１０、２１１、２２５、２５５、
コンタクトホール ３１１、３１２、３１３、３４３、３４４、３４５、
コンタクトホール ３６４、３６５、３８２、４０２、４２７、４４３、
コンタクトホール ４４４、４４５、４６３、４９１、４９２、
コンタクトホール ３３、６４、１２４、１５４、１７７、
第二の金属膜 ２００、２２９、４２８、４８０、
第二の金属膜 ４０、７１、１０１、１３０、１６２、
パッシベーション膜 １８６、２０９、２３７、２７１、４８９、
パッシベーション膜 ３５、６５、９５、１２５、１５５、１８０、２０５、
ソース電極 ２３１、２６５、３１６、３３８、３５８、３７８、
ソース電極 ３９８、４２１、４３８、４５８、４８５、
ソース電極 ３６、６６、９６、１２６、１５６、１８１、２０６、
ソース配線 ２３２、２６６、３１８、３３８’、３５８’、３７
８’、 ソース配線 ３９８’、４２１’、４３８’、４５８’、４８６、
ソース配線 ３７、６７、９７、１２７、１５７、１８２、２０７、
ドレイン電極 ２３３、２６７、３１９、３３９、３５９、３７９、
ドレイン電極 ３９９、４２２、４３９、４５９、４８７、
ドレイン電極 ３８、７０、１００、１２８、１５８、１８３、２０
８、 チャネル部 ２３５、２６０、３９６、４２３、４３６、４５６、４
８８、 チャネル部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 健二 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 岩崎 千里 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 福井 洋文 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (56)参考文献 特開 平２−19840（ＪＰ，Ａ) 特開 平３−249735（ＪＰ，Ａ) 特開 平２−42761（ＪＰ，Ａ) 特開 平４−308818（ＪＰ，Ａ) 特開 平４−305625（ＪＰ，Ａ) 特開 平４−360575（ＪＰ，Ａ) 特開 平１−134343（ＪＰ，Ａ) 特開 平１−266513（ＪＰ，Ａ) 特開 昭62−192783（ＪＰ，Ａ) 特開 平５−188404（ＪＰ，Ａ) 特開 平２−275417（ＪＰ，Ａ) 特開 平５−150258（ＪＰ，Ａ) 特開 平６−18922（ＪＰ，Ａ) 特開 平６−82829（ＪＰ，Ａ) 特開 平６−18921（ＪＰ，Ａ) 特開 昭62−145219（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に透明導電膜を形成する工程Ａ1と、 前記透明導電膜をパターニングして透明画素電極を形成
    する第一のフォトリソ工程Ａ2と、 前記第一のフォトリソ工程済みの基板表面に第一の金属
    膜を成膜する工程Ａ3と、 前記第一の金属膜をパターニングしてゲート電極とゲー
    ト配線を形成する第二のフォトリソ工程Ａ4と、 前記第二のフォトリソ工程済みの基板表面に第一の絶縁
    膜と半導体能動膜とオーミックコンタクト膜とを成膜す
    る工程Ａ5と、 前記第一の絶縁膜と半導体能動膜とオーミックコンタク
    ト膜とをパターニングして前記透明画素電極に達するコ
    ンタクトホールとゲート配線に達するコンタクトホール
    を形成する第三のフォトリソ工程Ａ6と、 前記第三のフォトリソ工程済みの基板表面に第二の金属
    膜を成膜する工程Ａ7と、 前記第二の金属膜をパターニングして、ソース電極と、
    ソース配線と、前記透明画素電極に達するコンタクトホ
    ールを介して前記透明画素電極と接続されるドレイン電
    極と、前記ゲート配線に達するコンタクトホールを介し
    て前記ゲート配線と接続されるゲート端子配線とを形成
    するとともに、前記第二の金属膜をマスクとして前記オ
    ーミックコンタクト膜を加工してゲート電極上方にチャ
    ネル部を形成する第四のフォトリソ工程Ａ8と、 前記チャネル部形成済みの基板表面にパッシベーション
    膜を成膜する工程Ａ9と、 前記パッシベーション膜に前記ゲート端子配線およびソ
    ース配線に達するコンタクトホールを形成するととも
    に、前記パッシベーション膜をマスクとしてソース電極
    とドレイン電極とソース配線下の半導体能動膜を加工し
    てゲート配線を共有している隣接した薄膜トランジスタ
    の半導体能動膜との間を分離するとともに透明画素電極
    上方を透孔性とする第五のフォトリソ工程Ａ10とを有す
    ることを特徴とする電気光学素子の製造方法。
  2. 【請求項２】 請求項１記載の電気光学素子の製造方法
    において、 基板表面に第一の金属膜を成膜する工程Ａ3と、 前記第一の金属膜をパターニングしてゲート電極とゲー
    ト配線を形成する第二のフォトリソ工程Ａ4を行った後
    に、 前記基板表面に透明導電膜を形成する工程Ａ1と、 前記透明導電膜をパターニングして透明画素電極を形成
    する第一のフォトリソ工程Ａ2とを施すことを特徴とす
    る電気光学素子の製造方法。
  3. 【請求項３】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に第一の金属膜を形成する工程Ｂ1と、 前記第一の金属膜をパターニングしてゲート電極とゲー
    ト配線を形成する第一のフォトリソ工程Ｂ2と、 前記第一のフォトリソ工程済みの基板表面に第一の絶縁
    膜と半導体能動膜とオーミックコンタクト膜を順に成膜
    する工程Ｂ3と、 前記半導体能動膜とオーミックコンタクト膜をパターニ
    ングしてゲート電極上方に半導体部を他の部分と分離状
    態で形成する第二のフォトリソ工程Ｂ4と、 前記第一の絶縁膜をパターニングしてゲート配線に達す
    るコンタクトホールを形成する第三のフォトリソ工程Ｂ
    5と、 前記第三のフォトリソ工程済みの基板表面に、透明画素
    電極用の透明導電膜と、ソース電極用およびドレイン電
    極用の第二の金属膜とを順に連続して成膜する工程Ｂ6
    と、 前記第二の金属膜と透明導電膜とオーミックコンタクト
    膜とをパターニングして、ソース電極とソース配線とを
    形成し、ゲート電極上方に前記半導体能動膜を露出させ
    てなるチャネル部を形成する第四のフォトリソ工程Ｂ7
    と、 前記第四のフォトリソ工程済みの基板表面にパッシベー
    ション膜を形成する工程Ｂ8と、パ ッシベーション膜と前記第二の金属膜の残部をパター
    ニングしてドレイン電極を兼ねた透明画素電極を形成す
    るとともに、ソース配線およびゲート配線接続端子部用
    のコンタクトホールを形成する第五のフォトリソ工程Ｂ
    9を有することを特徴とする電気光学素子の製造方法。
  4. 【請求項４】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に第一の金属膜を形成する工程Ｃ1と、 前記第一の金属膜をパターニングしてゲート電極とゲー
    ト配線を形成する第一のフォトリソ工程Ｃ2と、 前記第一のフォトリソ工程済みの基板表面に第一の絶縁
    膜と半導体能動膜とオーミックコンタクト膜と金属の膜
    を成膜する工程Ｃ3と、 前記半導体能動膜とオーミックコンタクト膜と前記金属
    の膜よりなるバッファ膜をパターニングしてゲート電極
    上方に半導体部を他の部分と分離状態で形成する第二の
    フォトリソ工程Ｃ4と、 前記第一の絶縁膜をパターニングしてゲート配線に達す
    るコンタクトホールを形成する第三のフォトリソ工程Ｃ
    5と、 前記第三のフォトリソ工程済みの基板表面に、透明画素
    電極用、ソース電極用およびドレイン電極用の透明導電
    膜を成膜する工程Ｃ6と、 前記透明導電膜をパターニングしてソース電極とソース
    配線とドレイン電極と透明画素電極を形成するとともに
    ゲート電極上の透明導電膜とバッファ膜とオーミックコ
    ンタクト膜をパターニングしてゲート電極上方にチャネ
    ル部を形成する第四のフォトリソ工程Ｃ7と、 前記第四のフォトリソ工程済みの基板表面にパッシベー
    ション膜を形成する工程Ｃ8と、 前記パッシベーション膜をパターニングして透明画素電
    極上のパッシベーション膜の一部を除去して透明画素電
    極上方を透光性とするとともにソース配線およびゲート
    配線接続端子用コンタクトホールを形成する第五のフォ
    トリソ工程Ｃ9を有することを特徴とする電気光学素子
    の製造方法。
  5. 【請求項５】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に第一の金属膜を形成する工程Ｇ1と、 前記第一の金属膜をパターニングしてゲート電極とゲー
    ト配線を形成する第一のフォトリソ工程Ｇ2と、 前記第一のフォトリソ工程済みの基板表面に第一の絶縁
    膜と半導体能動膜とオーミックコンタクト膜を成膜する
    工程Ｇ3と、 前記半導体能動膜とオーミックコンタクト膜をパターニ
    ングしてゲート電極上方に半導体部を他の部分と分離状
    態で形成する第二のフォトリソ工程Ｇ4と、 前記第二のフォトリソ工程済みの基板表面に第二の金属
    膜を形成する工程Ｇ5と、 前記第二の金属膜とオーミックコンタクト膜をパターニ
    ングしてソース電極とドレイン電極とチャネル部を形成
    する第三のフォトリソ工程Ｇ6と、 前記第三のフォトリソ工程済みの基板表面にパッシベー
    ション膜を形成する工程Ｇ7と、 前記パッシベーション膜をパターニングしてゲート配線
    に達するコンタクトホールとドレイン電極に達するコン
    タクトホールとソース配線およびゲート配線接続端子部
    用のコンタクトホールを形成する第四のフォトリソ工程
    Ｇ8と、 前記第四のフォトリソ工程済みの基板表面に透明導電膜
    を形成する工程Ｇ9と、 前記透明導電膜をパターニン
    グして透明画素電極を形成する第五のフォトリソ工程Ｇ
    10を有することを特徴とする電気光学素子の製造方法。
  6. 【請求項６】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に第一の金属膜を形成する工程Ｈ1と、 前記第一の金属膜をパターニングしてゲート電極とゲー
    ト配線を形成する第一のフォトリソ工程Ｈ2と、 前記第一のフォトリソ工程済みの基板表面に第一の絶縁
    膜を成膜する工程Ｈ3と、 前記第一の絶縁膜をパターニングしてゲート配線に達す
    るコンタクトホールを形成する第二のフォトリソ工程Ｈ
    4と、 前記第二のフォトリソ工程済みの基板表面に第二の金属
    膜とオーミックコンタクト膜を形成する工程Ｈ5と、 前記オーミックコンタクト膜と第二の金属膜をパターニ
    ングしてソース電極、ドレイン電極、ソース配線および
    チャネル部を形成する第三のフォトリソ工程Ｈ6と、
    前記第三のフォトリソ工程済みの基板表面に半導体能動
    膜とパッシベーション膜を形成する工程Ｈ7と、 前記パッシベーション膜と半導体能動膜とオーミックコ
    ンタクト膜とをパターニングして透明画素電極エリアを
    透光性とするとともにソース電極、ドレイン電極、ソー
    ス配線上の半導体能動膜とゲート配線を共有する隣接し
    た薄膜トランジスタの半導体能動膜との間を分離し、ソ
    ース配線に達するコンタクトホールを形成する第四のフ
    ォトリソ工程Ｈ8と、 前記第四のフォトリソ工程済みの基板表面に透明導電膜
    を形成する工程Ｈ9と、 前記透明導電膜をパターニン
    グして透明画素電極を形成する工程Ｈ10を有することを
    特徴とする電気光学素子の製造方法。
  7. 【請求項７】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に遮光性薄膜を形成する工程Ｌ1と、 前記遮光性薄膜をパターニングして遮光膜を形成する第
    一のフォトリソ工程Ｌ2と、 前記第一のフォトリソ工程済みの基板表面に第一の絶縁
    膜と半導体能動膜を形成する工程Ｌ3と、 前記半導体能動膜をパターニングして前記遮光膜上に半
    導体部を形成する第二のフォトリソ工程Ｌ4と、 前記第二のフォトリソ工程済みの基板表面に第二の絶縁
    膜と第一の金属膜を形成する工程Ｌ5と、 前記第一の金属膜をパターニングしてゲート電極とゲー
    ト配線を形成する第三のフォトリソ工程Ｌ6と、 前記第三のフォトリソ工程済みの基板表面に第三の絶縁
    膜を形成する工程Ｌ7と、 前記第二の絶縁膜と第三の絶縁膜をパターニングして前
    記半導体部の一方の端部に達するコンタクトホールと前
    記半導体部の他方の端部に達するコンタクトホールを形
    成するとともに、前記第三の絶縁膜をパターニングして
    前記ゲート配線に達するコンタクトホールを形成する第
    四のフォトリソ工程Ｌ8と、 前記第四のフォトリソ工程済みの基板表面に透明導電膜
    を形成する工程Ｌ9と、 前記透明導電膜をパターニン
    グしてゲート電極の両側にソース電極およびソース配線
    とドレイン電極とを形成するとともに、画素電極を形成
    する第五のフォトリソ工程Ｌ10とを有することを特徴と
    する電気光学素子の製造方法。
  8. 【請求項８】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に遮光性薄膜を形成する工程Ｎ1と、 前記遮光性薄膜をパターニングして遮光膜を形成する第
    一のフォトリソ工程Ｎ2と、 前記第一のフォトリソ工程済みの基板表面に第一の絶縁
    膜と半導体能動膜とオーミックコンタクト膜を形成する
    工程Ｎ3と、 前記オーミックコンタクト膜と半導体能動膜をパターニ
    ングして前記遮光膜上に半導体部を形成する第二のフォ
    トリソ工程Ｎ4と、 前記第二のフォトリソ工程済みの基板表面に透明導電膜
    を形成する工程Ｎ5と、 前記透明導電膜をパターニン
    グしてソース電極およびドレイン電極とソース配線と画
    素電極を形成する第三のフォトリソ工程Ｎ6と、 前記第三のフォトリソ工程済みの基板表面に第二の絶縁
    膜を形成する工程Ｎ7と、 前記第二の絶縁膜をパターニングしてゲート配線とソー
    ス配線接続用のコンタクトホールを形成する第四のフォ
    トリソ工程Ｎ8と、 前記第四のフォトリソ工程済みの基板表面に金属膜を形
    成する工程Ｎ9と、 前記金属膜をパターニングしてソース電極とドレイン電
    極の間の上方にゲート電極を形成しこのゲート電極につ
    ながるゲート配線を形成する第五フォトリソ工程Ｎ10を
    有することを特徴とする電気光学素子の製造方法。
  9. 【請求項９】 対向配置された一対の基板の間に電気光
    学材料が挟持されており、前記基板の対向する面は少な
    くとも表面の一部が絶縁性であり、前記基板の表面には
    複数のソース配線と複数のゲート配線とが交差して形成
    されており、前記ソース配線とゲート配線との交差部に
    はそれぞれ透明画素電極と薄膜トランジスタとが形成さ
    れている電気光学素子の製造方法であって、 前記基板表面に遮光性薄膜を形成する工程Ｐ1と、 前記遮光性薄膜をパターニングして遮光膜を形成する第
    一のフォトリソ工程Ｐ2と、 前記第一のフォトリソ工程済みの基板表面に第一の絶縁
    膜と透明導電膜とオーミックコンタクト膜を形成する工
    程Ｐ3と、 前記オーミックコンタクト膜と透明導電膜をパターニン
    グして前記遮光膜上にｎ+半導体チャネル部を形成する
    とともにソース電極とドレイン電極とソース配線と画素
    電極を形成する第二のフォトリソ工程Ｐ4と、 前記第二のフォトリソ工程済みの基板表面に半導体能動
    膜と第二の絶縁膜を形成する工程Ｐ5と、 前記第二の絶縁膜と半導体能動膜とオーミックコンタク
    ト膜をパターニングして半導体部を形成し、ゲート配線
    とソース配線を接続するためのコンタクトホールを形成
    する第三のフォトリソ工程Ｐ6と、 前記第三のフォトリソ工程済みの基板表面に金属膜を形
    成する工程Ｐ7と、 前記金属膜をパターニングしてソース電極とドレイン電
    極の間の上方にゲート電極を形成するとともに画素電極
    上方の膜を除去する第四のフォトリソ工程Ｐ8を有する
    ことを特徴とする電気光学素子の製造方法。
  10. 【請求項１０】 請求項５記載の電気光学素子の製造方
    法において、第一の金属膜として導電性金属膜とバリア
    膜からなるものを用い、前記バリア膜として前記導電性
    金属膜よりも酸化されにくい材料からなるもの、あるい
    は、前記透明導電膜に対して導電性酸化物として固溶す
    る材料からなるものを用いることを特徴とする電気光学
    素子の製造方法。
  11. 【請求項１１】 電気光学材料が液晶であることを特徴
    とする請求項１〜１０のいずれかに記載の電気光学素子
    の製造方法。
JP25105294A 1994-06-03 1994-10-17 電気光学素子の製造方法 Expired - Lifetime JP2755376B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP25105294A JP2755376B2 (ja) 1994-06-03 1994-10-17 電気光学素子の製造方法
US08/459,925 US5726077A (en) 1994-06-03 1995-06-02 Method of producing an electro-optical device
KR1019950014570A KR0177535B1 (ko) 1994-06-03 1995-06-02 전기광학소자의 제조방법
US08/745,904 US5837559A (en) 1994-06-03 1996-11-07 Method of producing an electro-optical device
US08/745,017 US5869351A (en) 1994-06-03 1996-11-07 Method of producing an electro-optical device
US08/745,933 US5879958A (en) 1994-06-03 1996-11-07 Method of producing an electro-optical device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12288394 1994-06-03
JP6-122883 1994-06-03
JP25105294A JP2755376B2 (ja) 1994-06-03 1994-10-17 電気光学素子の製造方法

Publications (2)

Publication Number Publication Date
JPH0850308A JPH0850308A (ja) 1996-02-20
JP2755376B2 true JP2755376B2 (ja) 1998-05-20

Family

ID=26459927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25105294A Expired - Lifetime JP2755376B2 (ja) 1994-06-03 1994-10-17 電気光学素子の製造方法

Country Status (3)

Country Link
US (4) US5726077A (ja)
JP (1) JP2755376B2 (ja)
KR (1) KR0177535B1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
JP2757850B2 (ja) * 1996-04-18 1998-05-25 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
TW418432B (en) * 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100289510B1 (ko) 1997-05-26 2001-05-02 다니구찌 이찌로오, 기타오카 다카시 티에프티어레이기판및그것을이용한액정표시장치
JP3966614B2 (ja) * 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR100354904B1 (ko) * 1998-05-19 2002-12-26 삼성전자 주식회사 광시야각액정표시장치
JP2000081638A (ja) * 1998-09-04 2000-03-21 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
GB9919913D0 (en) 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
JP2001133804A (ja) * 1999-10-29 2001-05-18 Fujitsu Ltd 液晶表示装置の製造方法
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100772774B1 (ko) * 2000-04-24 2007-11-01 로무 가부시키가이샤 측면발광반도체 발광장치 및 그 제조방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100945984B1 (ko) * 2003-01-23 2010-03-09 엘지전자 주식회사 반도체 발광 다이오드 제조 방법
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100380634C (zh) * 2006-02-07 2008-04-09 友达光电股份有限公司 像素结构的制作方法
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5525773B2 (ja) 2009-07-23 2014-06-18 三菱電機株式会社 Ｔｆｔ基板及びその製造方法
JP5095865B2 (ja) * 2009-12-21 2012-12-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
BR112013006364A2 (pt) 2010-09-16 2016-06-28 Specmat Inc método, processo, e tecnologia de fabricação de células solares de silício cristalino de alta eficiência e baixo custo
KR101774484B1 (ko) 2011-02-15 2017-09-05 삼성디스플레이 주식회사 인듐 산화막의 비할로겐성 식각액 및 이를 이용한 표시 기판의 제조 방법
US10619097B2 (en) 2014-06-30 2020-04-14 Specmat, Inc. Low-[HF] room temperature wet chemical growth (RTWCG) chemical formulation
KR102259146B1 (ko) 2015-03-05 2021-06-01 동우 화인켐 주식회사 인듐 산화막의 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS62145219A (ja) * 1985-12-20 1987-06-29 Citizen Watch Co Ltd 表示装置用薄膜ダイオ−ド基板
JPH0754386B2 (ja) * 1986-02-19 1995-06-07 三菱電機株式会社 表示装置
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5210045A (en) * 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
JPH01134343A (ja) * 1987-11-19 1989-05-26 Sharp Corp アクティブマトリクス基板
JPH01266513A (ja) * 1988-04-18 1989-10-24 Sharp Corp アクティブマトリクス基板
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JPH02275417A (ja) * 1989-04-17 1990-11-09 Nec Corp 表示素子用薄膜トランジスタ
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH03249735A (ja) * 1990-02-28 1991-11-07 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
US5153142A (en) * 1990-09-04 1992-10-06 Industrial Technology Research Institute Method for fabricating an indium tin oxide electrode for a thin film transistor
US5308779A (en) * 1991-03-28 1994-05-03 Honeywell Inc. Method of making high mobility integrated drivers for active matrix displays
JPH04305625A (ja) * 1991-04-03 1992-10-28 Sony Corp 液晶表示装置
JPH04308818A (ja) * 1991-04-08 1992-10-30 Toshiba Corp 薄膜トランジスタアレイ基板の製造方法
JPH04360575A (ja) * 1991-06-07 1992-12-14 Mitsubishi Electric Corp 表示装置の製造方法
JPH05150258A (ja) * 1991-11-28 1993-06-18 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH05188404A (ja) * 1992-01-16 1993-07-30 Nec Corp 液晶表示パネル
JPH0618921A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp マトリックス型表示装置
JPH0618922A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 液晶表示装置
JP2859785B2 (ja) * 1992-09-07 1999-02-24 シャープ株式会社 アクティブマトリクス基板
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5346833A (en) * 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
US5466618A (en) * 1993-12-29 1995-11-14 Goldstar Co., Ltd. Method for fabricating a thin film transistor for a liquid crystal display
US5545576A (en) * 1994-04-28 1996-08-13 Casio Computer Co., Ltd. Method for manufacturing a thin film transistor panel
JPH0964364A (ja) * 1995-08-28 1997-03-07 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5869351A (en) 1999-02-09
US5879958A (en) 1999-03-09
JPH0850308A (ja) 1996-02-20
US5837559A (en) 1998-11-17
KR0177535B1 (ko) 1999-05-01
US5726077A (en) 1998-03-10
KR960002903A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
JP2755376B2 (ja) 電気光学素子の製造方法
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP3763381B2 (ja) 液晶表示装置の製造方法
JP3228202B2 (ja) 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4280727B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP3059487B2 (ja) 液晶表示装置
JPH11133455A (ja) 液晶表示装置の製造方法
WO2001018774A1 (en) Electric circuit board, tft array substrate using the same, and liquid crystal display
JP2001244473A (ja) 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法
JPH1062818A (ja) 液晶表示装置の製造方法
JPS60100173A (ja) 液晶表示装置の製造方法
JP2000214481A (ja) 液晶表示装置およびその製造方法
KR0161325B1 (ko) 박막트랜지스터 어레이 및 액정표시장치
JPH04171767A (ja) 薄膜トランジスタ及びその製造方法
JPH10173191A (ja) 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JP4219717B2 (ja) 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JPH08262491A (ja) 液晶表示素子およびその製造方法
JP2946755B2 (ja) 薄膜トランジスタマトリクス基板
JPH09179140A (ja) 液晶表示装置の製造方法
JPH11194361A (ja) 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置
JP3187004B2 (ja) 液晶表示装置およびその製造方法
KR100623820B1 (ko) 액정표시장치 및 그 제조방법
KR100537879B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 16

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term