KR100623820B1 - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100623820B1 KR100623820B1 KR1020040038450A KR20040038450A KR100623820B1 KR 100623820 B1 KR100623820 B1 KR 100623820B1 KR 1020040038450 A KR1020040038450 A KR 1020040038450A KR 20040038450 A KR20040038450 A KR 20040038450A KR 100623820 B1 KR100623820 B1 KR 100623820B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- lower substrate
- gate
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 34
- 230000000903 blocking effect Effects 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000007797 corrosion Effects 0.000 claims abstract description 11
- 238000005260 corrosion Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000002161 passivation Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 45
- 239000010949 copper Substances 0.000 claims description 34
- 239000011651 chromium Substances 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052804 chromium Inorganic materials 0.000 claims description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 74
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010301 surface-oxidation reaction Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
- H01B1/023—Alloys based on aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
- H01B1/026—Alloys based on copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 제조 공정에서 배선 표면의 부식 및 산화를 방지하여, 생산 수율을 향상시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 하부 기판의 전 영역 상에 베리어 금속막과 게이트 금속막을 증착하고 계속해서 차단막을 도포하는 단계; 상기 차단막이 도포된 하부 기판 상에 게이트 배선과 게이트 전극을 형성하기 위하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 따라 순차적으로 건식각 공정과 습식각 공정 및 스트립 공정을 진행하여 게이트 배선과 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 하부 기판 상에 채널층을 형성하는 단계; 상기 채널층이 형성된 하부 기판 상에 소스/드레인 전극 및 데이터 배선을 형성하는 단계; 상기 소스/드레인 전극이 형성된 하부 기판 상에 보호막을 도포한 다음, 마스크 공정에 따라 식각하여 콘택홀을 형성하는 단계; 및 상기 콘택홀이 형성된 하부 기판 상에 투명 금속막을 증착한 다음, 마스크 공정에 따라 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
액정표시장치, 차단막, SiNX, 습식각, 건식각
Description
도 1은 일반적인 액정표시장치 화소 구조를 도시한 평면도.
도 2는 상기 도 1의 I-I' 영역을 절단한 단면도.
도 3a 내지 도 3d는 상기 도 2에서 게이트 배선과 게이트 전극을 형성하는 공정을 설명하기 위한 도면.
도 4a 내지 도 4d는 본 발명에 따른 액정표시장치 게이트 배선과 게이트 전극 형성 공정을 설명하기 위한 도면.
도 5는 본 발명에 따라 형성된 게이트 배선 및 게이트 전극을 포함하는 액정표시장치의 화소 영역을 절단한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
101: 게이트 전극 101a: 구리 금속막
101b: 베리어 금속막 102a: 차단막
102: 게이트 절연막 104: 채널층
105: 오믹 콘택층 106: 콘택홀
108: 보호막 109: 화소 전극
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치 제조 공정에서 배선 표면의 부식 및 산화를 방지하여, 생산 수율을 향상시킨 액정표시장치 및 그 제조 방법에 관한 것이다.
현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력, 소비화 등의 장점을 갖고 있어 CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.
상기 액정표시장치는 박막 트랜지스터(Thin Film Transistor: TFT)가 배열된 하부 기판과, 레드(Red), 그린(Green), 블루(Blue) 컬러 필터 층이 형성된 상부 기판이 액정을 사이에 두고 합착된 구조를 하고 있다.
상기와 같은 구조를 갖는 액정표시장치는 상부 기판과 하부 기판 상에 형성되어 있는 전극 사이에 전계를 발생시키고, 두 기판 사이에 주입된 액정 분자들을 회전시켜 투과율을 조절함으로써 영상을 구현한다.
특히, 액정표시장치에 신호 중개를 하는 배선들은 비저항값이 낮고 내식성이 우수한 알루미늄, 알루미늄 합금 또는 구리 계열의 금속을 사용하고 있다.
도 1은 일반적인 액정표시장치 화소 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(10)과 데이터 신호를 인가하는 데이터 배선(11)이 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에는 투명 금속으로 형성된 화소 전극(9)이 배치되어 있다.
또한, 상기 게이트 배선(10)과 데이터 배선(11)이 교차되는 영역 상에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
상기 TFT는 상기 게이트 배선(10)에서 분기되는 게이트 전극(1)과, 상기 게이트 전극(1)을 덮는 채널층(4)과, 상기 채널층(4)의 양단과 소정 간격으로 중첩되는 상기 데이터 배선(13)에서 분기된 소스 전극(7a)과, 상기 소스 전극(7a)과 이격되며, 상기 화소 전극(9)과 채널층(4)을 연결하는 드레인 전극(7b)으로 구성되어 있다.
따라서, 상기와 같은 구조를 갖는 액정표시장치는 상기 게이트 배선(10)에 인가되는 구동 신호에 의해서 상기 TFT가 온(On) 상태가 되면, 상기 데이터 배선(11)으로부터 인가되는 데이터 신호가 상기 소스 전극(7a), 채널층(4) 및 드레인 전극(7b)을 통하여 상기 화소 전극(9)으로 인가된다.
상기 화소 전극(9)으로 인가된 데이터 신호에 의해서 상부 기판 상에 형성된 공통 전극(미도시)과 함께 전계를 발생하여 상하부 기판 사이에 개재되어 있는 액정층의 액정 분자를 회전시켜 투과율을 조절한다.
도 2는 상기 도 1의 I-I' 영역을 절단한 단면도이다. 투명성 절연 기판으로된 하부 기판(10) 상에 Al, Cr, Cu 계열의 금속막을 스퍼터링(sputtering) 방식으로 증착한 다음, 이를 제 1 마스크 공정을 진행하여 게이트 버스 라인 및 게이트 전극(1) 등을 형성한다.
그런 다음, 상기 게이트 전극(1)이 형성된 하부 기판(10) 상에 게이트 절연막(2)을 도포하고, 계속해서 비정질 실리콘막, n+ 비정질 실리콘막을 도포한 다음, 제 2 마스크 공정에 따라 채널층(4)을 형성한다.
상기 채널층(4)이 형성되면 기판(10) 상에 금속막을 증착한 다음, 제 3 마스크 공정에 따라 소스/드레인 전극(7a, 7b) 및 오믹 콘택층(5)을 형성한다.
그리고 상기 소스/드레인 전극(7a, 7b)이 형성된 하부 기판(10) 상에 보호막(8)을 하부 기판(10)의 전면에 도포한 다음, 제 4 마스크 공정에 의해서 상기 드레인 전극(7b) 상부에 콘택홀(6)을 형성한다.
상기와 같이, 콘택홀(6)이 하부 기판(10) 상에 형성되면, 투명 금속인 ITO 금속막을 상기 하부 기판(10)의 전 영역에 증착하고, 제 5 마스크 공정을 진행하여 화소 전극(9)을 형성한다.
도 3a 내지 도 3d는 상기 도 2에서 게이트 배선과 게이트 전극을 형성하는 공정을 설명하기 위한 도면이다.
도 3a에 도시된 바와 같이, 하부 기판(10) 상에 구리(Cu) 금속막(1a)을 증착하였다.
액정표시장치의 게이트 배선, 게이트 전극은 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 이들의 합금을 사용하여 형성된다.
상기와 같이 하부 기판(10) 상에 구리 금속막이 증착되면, 도 3b에 도시된 바와 같이, 하부 기판(10)의 전 영역 상에 감광막(PR)을 도포한 다음, 노광 및 현 상을 하여 감광막 패턴(20)을 형성한다.
상기와 같이 감광막 패턴(20)이 형성되면, 도 3c에 도시된 바와 같이, 상기 감광막 패턴(20)을 따라 습식각을 진행하여, 게이트 배선 및 게이트 전극(1)을 형성한다.
상기와 같이 하부 기판(10) 상에 게이트 전극(1)이 형성되면, 도 3d에 도시된 바와 같이, 스트립(strip) 공정에 따라 상기 게이트 전극(1) 상에 존재하는 감광막 패턴(20)을 제거한다.
그러나, 상기와 같은 액정표시장치 제조방법에서는 게이트 배선 및 게이트 전극을 형성하기 위해서 구리 금속막을 식각한 다음, 감광막을 제거하는 스트립(strip) 공정을 진행할 때, 상기 게이트 배선과 게이트 전극의 표면이 외부로 노출되어 있어, 스트립 용액에 의해 부식되는 문제가 발생한다.
또한, 상기 게이트 배선 및 게이트 전극은 스트립 용액에 의해 부식될 뿐만 아니라, 외부 산소에 의해서 표면 산화가 발생하게 된다.
상기와 같은 금속막 부식은 단선을 유발하거나, 이후에 형성되는 절연막의 오픈등의 불량을 유발하고, 금속막에 산화막이 형성되는 경우에는 이후 도포되는 게이트 절연막(SiNX)과의 접착성이 떨어져 TFT 특성을 저하시키는 요인이 된다.
특히, 상기 구리 금속은 내화학성, 내환경성 등의 내성에 매우 약해, 스트립 용액에 의해서 표면 손상을 크게 받는 문제가 있다.
본 발명은, 액정표시장치 제조 공정에서 게이트 배선과 게이트 전극을 형성 할 때, 금속막을 증착한 다음 절연 물질로된 차단막을 연속적으로 도포하여, 금속막이 식각 공정 단계에서 표면 부식 및 표면 산화가 발생하는 것을 방지할 수 있는 액정표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
하부 기판 상에 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 베리어 금속막과 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나로 구성된 게이트 금속막을 순차적으로 형성한 다음, 계속해서 상기 게이트 금속막 상에 차단막을 형성하는 단계;
상기 차단막이 도포된 하부 기판 상에 게이트 배선과 게이트 전극을 형성하기 위하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 따라 순차적으로 건식각 공정과 습식각 공정 및 스트립 공정을 진행하여 게이트 배선과 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 하부 기판 상에 게이트 절연막을 형성한 다음, 상기 게이트 전극 상부 영역에 채널층을 형성하는 단계;
상기 채널층이 형성된 하부 기판 상에 소스/드레인 전극 및 데이터 배선을 형성하는 단계;
상기 소스/드레인 전극이 형성된 하부 기판 상에 보호막을 도포한 다음, 마스크 공정에 따라 식각하여 콘택홀을 형성하는 단계; 및
상기 콘택홀이 형성된 하부 기판 상에 투명 금속막을 증착한 다음, 마스크 공정에 따라 식각하여 화소 전극을 형성하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 액정표시장치는,
기판;
상기 기판 상에 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 제 1 금속막과, 상기 제 1 금속막 상에 적층되고 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나로 구성된 제 2 금속막과, 상기 제 2 금속막 부식 방지를 위해 상기 제 2 금속막 상에 형성된 차단막의 3 층 구조로 형성된 게이트 전극과 게이트 배선;
상기 게이트 전극과 게이트 배선 상에 형성된 게이트 절연층;
상기 게이트 절연층 상의 형성된 채널층, 소스/드레인 전극 및 데이터 배선;
상기 드레인 전극과 전기적으로 연결되도록 형성된 화소 전극; 및
상기 화소 전극과 소스/드레인 전극 사이에 소자 보호를 위하여 형성된 보호층;을 포함한다.
하부 기판 상에 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 베리어 금속막과 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나로 구성된 게이트 금속막을 순차적으로 형성한 다음, 계속해서 상기 게이트 금속막 상에 차단막을 형성하는 단계;
상기 차단막이 도포된 하부 기판 상에 게이트 배선과 게이트 전극을 형성하기 위하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 따라 순차적으로 건식각 공정과 습식각 공정 및 스트립 공정을 진행하여 게이트 배선과 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 하부 기판 상에 게이트 절연막을 형성한 다음, 상기 게이트 전극 상부 영역에 채널층을 형성하는 단계;
상기 채널층이 형성된 하부 기판 상에 소스/드레인 전극 및 데이터 배선을 형성하는 단계;
상기 소스/드레인 전극이 형성된 하부 기판 상에 보호막을 도포한 다음, 마스크 공정에 따라 식각하여 콘택홀을 형성하는 단계; 및
상기 콘택홀이 형성된 하부 기판 상에 투명 금속막을 증착한 다음, 마스크 공정에 따라 식각하여 화소 전극을 형성하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 액정표시장치는,
기판;
상기 기판 상에 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 제 1 금속막과, 상기 제 1 금속막 상에 적층되고 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나로 구성된 제 2 금속막과, 상기 제 2 금속막 부식 방지를 위해 상기 제 2 금속막 상에 형성된 차단막의 3 층 구조로 형성된 게이트 전극과 게이트 배선;
상기 게이트 전극과 게이트 배선 상에 형성된 게이트 절연층;
상기 게이트 절연층 상의 형성된 채널층, 소스/드레인 전극 및 데이터 배선;
상기 드레인 전극과 전기적으로 연결되도록 형성된 화소 전극; 및
상기 화소 전극과 소스/드레인 전극 사이에 소자 보호를 위하여 형성된 보호층;을 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명에 의하면, 액정표시장치 제조 공정에서 게이트 배선과 게이트 전극을 형성할 때, 금속막을 증착한 다음 절연 물질로된 차단막을 연속적으로 도포하여, 금속막이 식각 공정 단계에서 표면 부식 및 표면 산화가 발생하는 것을 방지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4a 내지 도 4d는 본 발명에 따른 액정표시장치 게이트 배선과 게이트 전극 형성 공정을 설명하기 위한 도면이다.
도 4a에 도시된 바와 같이, 액정표시장치의 게이트 배선과 게이트 전극의 재질을 저저항 구리(Cu) 또는 구리 합금을 사용하는 경우에는 하부 기판(100) 상에 베리어 금속막(barrier metal layer: 101b)을 증착한 다음, 구리(Cu) 금속막(101a)을 증착한다.
상기 구리 금속막(101a)은 상기 하부 기판(100)과의 접착력이 떨어지기 때문에 상기 베리어 금속막(101b)을 증착하는데, 상기 베리어 금속막(101b)의 성분은 Ti, Mo, Cr, Ta, W, Ni, 또는 이들의 합금을 사용한다.
하지만, 상기 게이트 배선과 게이트 전극을 알루미늄(Al) 계열의 금속막이나 크롬 계열의 금속막을 사용하는 경우에는 상기 베리어 금속막(101b)은 선택적으로 형성할 수 있다.
즉, 상기 하부 기판(100)과의 접착력이 좋은 금속인 경우에는 상기 베리어 금속막(101b)을 생략할 수 있지만, 접착력이 좋은 금속이라도 베리어 금속막(101b)을 형성할 수 있다.
따라서, 본 발명에서는 구리(Cu)를 사용하여 배선을 형성하는 것을 중심으로 설명하겠지만, 알루미늄(Al), 크롬(Cr) 또는 이들의 합금을 사용하여 배선을 형성하는 경우에도 본 발명의 기술을 적용할 수 있다.
상기와 같이 하부 기판(100) 상에 베리어 금속막(101b)과 구리 금속막(101a)을 증착한 다음, 계속해서 SiNx 계열의 절연 물질로된 차단막(102a)을 도포한다.
상기 SiNx 계열의 차단막(102a)은 100~500Å의 두께로 형성된다.
상기 차단막(102a)이 도포되면, 감광막(PR: Photo Resistor)을 상기 하부 기판(100)의 전 영역 상에 도포한 다음, 마스크(mask) 공정(Photolithography)을 진행하여 감광막 패턴(120)을 형성한다.
상기와 같이 차단막(102a) 상에 감광막 패턴(120)이 형성되면, 도 4b에 도시된 바와 같이, 상기 감광막 패턴(120)을 따라 상기 차단막(102a)을 식각하기 위한 건식각(Dry etch) 공정을 진행한다.
상기 건식각 공정에 따라 상기 차단막(102a)이 식각되면, 도 4c에 도시된 바와 같이, 습식각 공정을 진행하여 구리 금속막(101a)과 베리어 금속막(101b)을 순차적으로 식각하여 게이트 배선 및 게이트 전극(101)을 형성한다.
상기와 같이 하부 기판(100) 상에 게이트 전극(101)이 형성되면, 도 4d에 도시된 바와 같이, 스트립(strip) 공정에 따라 상기 게이트 전극(101) 상에 존재하는 감광막 패턴(120)을 제거한다.
이때, 상기 게이트 전극(101) 상에는 차단막(102a)이 항상 존재하기 때문에 스트립 공정 중에 스트립 용액 및 외부 산소와 상기 게이트 전극(101)의 표면이 차단되어 표면 부식 및 산화가 발생하지 않게 된다.
도 5는 본 발명에 따라 형성된 게이트 배선 및 게이트 전극을 포함하는 액정표시장치의 화소 영역을 절단한 단면도이다.
도 5에 도시된 바와 같이, 투명성 절연 기판으로된 하부 기판(100) 상에는 상기 도 4a 내지 도 4d의 공정에 따라 베리어 금속막(101b)과 구리 금속막(101a)으로 구성된 게이트 전극(101)이 형성되어 있고, 상기 게이트 전극(101) 상에는 SiNx 계열의 절연 물질로된 차단막(102a)이 형성되어 있다.
상기와 같이 차단막(102a)이 형성된 게이트 전극(101)이 형성되면, 게이트 절연막(102)을 도포하고, 계속해서 비정질 실리콘막, n+ 비정질 실리콘막을 도포한 다음, 채널층(104)을 형성한다.
상기 채널층(104)이 형성되면 하부 기판(100) 상에 금속막을 증착한 다음, 마스크 공정에 따라 소스/드레인 전극(107a, 107b), 오믹 콘택층(105) 및 데이터 배선(미도시)을 형성한다.
여기서, 도면에서는 도시하지 않았지만, 상기 소스/드레인 전극(107a, 107b)와 데이터 배선도 상기 게이트 전극(101) 같이 저저항 배선(Cu)을 사용할 경우에는 도 4a 내지 도 4d에서 설명한 공정에 따라 베리어 금속막, 구리 금속막, 차단막의 3중층으로 형성할 수 있다.
그런 다음, 상기 소스/드레인 전극(107a, 107b)이 형성된 하부 기판(100) 상에 보호막(108)을 하부 기판(100)의 전면에 도포한 다음, 마스크 공정에 의해서 상기 드레인 전극(107b) 상부에 콘택홀(106)을 형성한다.
상기 콘택홀(106)이 하부 기판(100) 상에 형성되면, 투명 금속인 ITO 금속막을 상기 하부 기판(100)의 전 영역에 증착하고, 마스크 공정을 진행하여 화소 전극(109)을 형성한다.
따라서, 본 발명에서는 저저항 배선 또는 알루미늄 계열의 금속막을 사용하여 게이트 배선 또는 데이터 배선을 형성할 때, 절연 물질로된 차단막을 도포한 다음, 식각 공정을 진행함으로써, 공정 중에서 배선이 부식되거나 산화되는 불량을 방지할 수 있다.
아울러, 상기 도 5에서는 5마스크 공정을 중심으로 설명하였지만, 상기 소스/드레인 전극(107a, 107b)과 채널층(104)을 회절 노광 공정에 따라 동시에 형성하는 4마스크 공정에서도 동일하게 적용할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치 제조 공정에서 게이트 배선과 게이트 전극을 형성할 때, 금속막 증착한 다음 절연 물질로된 차단막 연속적으로 도포하여, 금속막이 제조 공정 단계에서 표면 손상 및 표면 산화가 발생을 방지하는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (11)
- 하부 기판 상에 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 베리어 금속막과 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나로 구성된 게이트 금속막을 순차적으로 형성한 다음, 계속해서 상기 게이트 금속막 상에 차단막을 형성하는 단계;상기 차단막이 도포된 하부 기판 상에 게이트 배선과 게이트 전극을 형성하기 위하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 따라 순차적으로 건식각 공정과 습식각 공정 및 스트립 공정을 진행하여 게이트 배선과 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 하부 기판 상에 게이트 절연막을 형성한 다음, 상기 게이트 전극 상부 영역에 채널층을 형성하는 단계;상기 채널층이 형성된 하부 기판 상에 소스/드레인 전극 및 데이터 배선을 형성하는 단계;상기 소스/드레인 전극이 형성된 하부 기판 상에 보호막을 도포한 다음, 마스크 공정에 따라 식각하여 콘택홀을 형성하는 단계; 및상기 콘택홀이 형성된 하부 기판 상에 투명 금속막을 증착한 다음, 마스크 공정에 따라 식각하여 화소 전극을 형성하는 단계;를 포함하는 액정표시장치 제조방법.
- 제 1 항에 있어서,상기 소스/드레인 전극 및 데이터 배선 형성 공정은,상기 채널층이 형성된 하부 기판의 전 영역 상에 데이터 금속막을 증착하고 계속해서 차단막을 도포하는 단계; 및상기 차단막이 도포된 하부 기판 상에 소스/드레인 전극 및 데이터 배선을 형성하기 위하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 따라 순차적으로 건식각 공정과 습식각 공정 및 스트립 공정을 진행하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;로 이루어져 있는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 2 항에 있어서,상기 데이터 금속막은 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나인 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1항 또는 제 2 항에 있어서,상기 차단막은 SiNx 계열의 절연 물질인 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 차단막의 두께는 100~500Å인 것을 특징으로 하는 액정표시장치 제조방법.
- 제 2 항에 있어서,상기 채널층이 형성된 하부 기판의 전 영역 상에 데이터 금속막을 증착하고 계속해서 차단막을 도포하는 단계에서는 데이터 금속막을 증착하기 전에 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 베리어 금속막 형성 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1 항에 있어서,상기 게이트 전극이 형성된 하부 기판 상에 채널층을 형성하는 단계와 상기 채널층이 형성된 하부 기판 상에 소스/드레인 전극 및 데이터 배선을 형성하는 단계는 회절 노광 공정에 따라 하나의 마스크 공정으로 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 기판;상기 기판 상에 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 제 1 금속막과, 상기 제 1 금속막 상에 적층되고 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나로 구성된 제 2 금속막과, 상기 제 2 금속막 부식 방지를 위해 상기 제 2 금속막 상에 형성된 차단막의 3 층 구조로 형성된 게이트 전극과 게이트 배선;상기 게이트 전극과 게이트 배선 상에 형성된 게이트 절연층;상기 게이트 절연층 상의 형성된 채널층, 소스/드레인 전극 및 데이터 배선;상기 드레인 전극과 전기적으로 연결되도록 형성된 화소 전극; 및상기 화소 전극과 소스/드레인 전극 사이에 소자 보호를 위하여 형성된 보호층;을 포함하는 액정표시장치.
- 제 8 항에 있어서,상기 소스/드레인 전극 및 데이터 배선은 Ti, Mo, Cr, Ta, W, Ni 또는 이들의 합금 중 어느 하나로 구성된 제 1 금속막과, 상기 제 1 금속막 상에 적층되고 구리(Cu), 알루미늄(Al), 크롬(Cr) 또는 이들의 합금중 어느 하나로 구성된 제 2 금속막과, 상기 제 2 금속막 부식 방지를 위해 상기 제 2 금속막 상에 형성된 차단막의 3 층 구조로 형성된 것을 특징으로 하는 액정표시장치.;
- 제 8 항 또는 제 9 항에 있어서,상기 차단막은 SiNx 계열의 절연 물질인 것을 특징으로 하는 액정표시장치.
- 제 8 항 또는 제 9 항에 있어서,상기 차단막의 두께는 100~500Å인 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040038450A KR100623820B1 (ko) | 2004-05-28 | 2004-05-28 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040038450A KR100623820B1 (ko) | 2004-05-28 | 2004-05-28 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050112975A KR20050112975A (ko) | 2005-12-01 |
| KR100623820B1 true KR100623820B1 (ko) | 2006-09-19 |
Family
ID=37287766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040038450A KR100623820B1 (ko) | 2004-05-28 | 2004-05-28 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100623820B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070092455A (ko) | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
| KR20230123814A (ko) | 2022-02-17 | 2023-08-24 | 와이엠씨 주식회사 | 힐록 발생이 억제되는 디스플레이 패널의 제조방법 |
-
2004
- 2004-05-28 KR KR1020040038450A patent/KR100623820B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050112975A (ko) | 2005-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940385B2 (ja) | 表示デバイスおよびその製法 | |
| JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
| JP5096006B2 (ja) | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 | |
| JP5315468B2 (ja) | アクティブマトリクス基板の製造方法、表示パネル、及び表示装置 | |
| KR20020083249A (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| US20080030637A1 (en) | Liquid crystal display device and a manufacturing method of the same | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| US20150287799A1 (en) | Semiconductor device, display panel, and semiconductor device manufacturing method | |
| KR20070053472A (ko) | 표시기판 및 이의 제조 방법 | |
| JP5450802B2 (ja) | 表示装置及びその製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| KR20110114906A (ko) | 표시기판 및 그 제조방법 | |
| JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
| JP2004271989A (ja) | 表示装置用基板及びその製造方法及びそれを備えた表示装置 | |
| KR100660811B1 (ko) | 액정 표시장치용 배선 형성방법 | |
| JP2011209756A (ja) | 表示デバイスおよびその製法、ならびにスパッタリングターゲット | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP5342731B2 (ja) | 液晶表示装置とその製造方法 | |
| KR20090044302A (ko) | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이를갖는 표시 장치 | |
| KR20050070325A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2006100856A (ja) | 表示デバイスおよびその製法、ならびにスパッタリングターゲット | |
| KR100796757B1 (ko) | 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판 | |
| JP2004294804A (ja) | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 | |
| KR101281901B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 14 |