JPH04308818A - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JPH04308818A JPH04308818A JP3073443A JP7344391A JPH04308818A JP H04308818 A JPH04308818 A JP H04308818A JP 3073443 A JP3073443 A JP 3073443A JP 7344391 A JP7344391 A JP 7344391A JP H04308818 A JPH04308818 A JP H04308818A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- tft
- protective film
- peeling
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims abstract description 24
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 206010040844 Skin exfoliation Diseases 0.000 abstract 5
- VPAYJEUHKVESSD-UHFFFAOYSA-N trifluoroiodomethane Chemical compound FC(F)(F)I VPAYJEUHKVESSD-UHFFFAOYSA-N 0.000 abstract 2
- 239000007788 liquid Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229910020323 ClF3 Inorganic materials 0.000 description 6
- 101100441092 Danio rerio crlf3 gene Proteins 0.000 description 6
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明は、例えば液晶表示装置
に用いる薄膜トランジスタアレイ基板の製造方法に関す
る。
に用いる薄膜トランジスタアレイ基板の製造方法に関す
る。
【０００２】
【従来の技術】近年、液晶を用いた表示装置においては
、テレビ表示やグラフィックディスプレイ等を指向し、
大容量・高密度といった特性が要求されるようになった
。このためクロスト−クのない高いコントラストの表示
が必要とされ、各画素の駆動・制御を行なう手段として
アクティブ素子を用いたアクティブマトリクス型液晶表
示装置の開発・実用化が盛んである。
、テレビ表示やグラフィックディスプレイ等を指向し、
大容量・高密度といった特性が要求されるようになった
。このためクロスト−クのない高いコントラストの表示
が必要とされ、各画素の駆動・制御を行なう手段として
アクティブ素子を用いたアクティブマトリクス型液晶表
示装置の開発・実用化が盛んである。
【０００３】このアクティブ素子の代表例としては、透
過型表示が可能であり、大面積化も容易であり、低温形
成が可能である等の理由から透明絶縁基板上に水素化ア
モルファスシリコン（以下、ａ−Ｓｉ：Ｈと称す）を用
いて形成された薄膜トランジスタ（以下、ＴＦＴと称す
）が挙げられる。
過型表示が可能であり、大面積化も容易であり、低温形
成が可能である等の理由から透明絶縁基板上に水素化ア
モルファスシリコン（以下、ａ−Ｓｉ：Ｈと称す）を用
いて形成された薄膜トランジスタ（以下、ＴＦＴと称す
）が挙げられる。
【０００４】このようなＴＦＴを用いたアレイ基板を製
作する工程は例えば次の通りである。まず、例えばガラ
スからなる基板上にアドレス線とゲート電極を同時に形
成し、その上にゲート絶縁膜、活性層及びエッチングス
トッパ層を順次成膜する。次に、エッチングストッパ層
を所定形状に成形した後、オーミックコンタクト層を成
膜し、活性層とオーミックコンタクト層を同時に所定形
状に成形する。その後、画素電極の形成、電極パッド上
のゲート絶縁膜の除去を行い、データ線と一体のドレイ
ン電極及びソース電極を形成する。このままでは、ソー
ス電極とドレイン電極はオーミックコンタクト層により
短絡しているので、エッチングストッパ層上のオーミッ
クコンタクト層をソース電極とドレイン電極をマスクに
して除去する。こうして、画素電極に接続されたＴＦＴ
が完成する。続いて、ＴＦＴの経時変化を抑えるために
、ＴＦＴ上に無機絶縁膜からなる保護膜をパタ―ン形成
する。
作する工程は例えば次の通りである。まず、例えばガラ
スからなる基板上にアドレス線とゲート電極を同時に形
成し、その上にゲート絶縁膜、活性層及びエッチングス
トッパ層を順次成膜する。次に、エッチングストッパ層
を所定形状に成形した後、オーミックコンタクト層を成
膜し、活性層とオーミックコンタクト層を同時に所定形
状に成形する。その後、画素電極の形成、電極パッド上
のゲート絶縁膜の除去を行い、データ線と一体のドレイ
ン電極及びソース電極を形成する。このままでは、ソー
ス電極とドレイン電極はオーミックコンタクト層により
短絡しているので、エッチングストッパ層上のオーミッ
クコンタクト層をソース電極とドレイン電極をマスクに
して除去する。こうして、画素電極に接続されたＴＦＴ
が完成する。続いて、ＴＦＴの経時変化を抑えるために
、ＴＦＴ上に無機絶縁膜からなる保護膜をパタ―ン形成
する。
【０００５】
【発明が解決しようとする課題】この種のＴＦＴアレイ
基板を形成する際には、フォトレジスト工程及びこれに
伴うレジスト剥離工程が何回も用いられることになる。 一般に、レジスト剥離液による剥離では、十分にレジス
トが剥離できず、Ｏ２ アッシング等を併用している。 上述したＴＦＴアレイ基板の製造工程では、ＴＦＴ完成
後の工程、即ち保護膜パタ―ニング後のレジスト剥離工
程において、Ｏ２ アッシングプロセスが適用できず、
レジスト剥離液のみによる剥離ではレジスト残渣が残っ
てしまう場合がある。
基板を形成する際には、フォトレジスト工程及びこれに
伴うレジスト剥離工程が何回も用いられることになる。 一般に、レジスト剥離液による剥離では、十分にレジス
トが剥離できず、Ｏ２ アッシング等を併用している。 上述したＴＦＴアレイ基板の製造工程では、ＴＦＴ完成
後の工程、即ち保護膜パタ―ニング後のレジスト剥離工
程において、Ｏ２ アッシングプロセスが適用できず、
レジスト剥離液のみによる剥離ではレジスト残渣が残っ
てしまう場合がある。
【０００６】図２はＴＦＴ特性を示す図であり、横軸は
ゲ―ト電圧Ｖｇ （Ｖ）、縦軸はドレイン・ソ―ス間電
流Ｉｄｓ（Ａ）を表している。図２において、（Ａ）は
正常なＴＦＴの特性を示しているが、保護膜上にレジス
ト残渣が残ってしまうと、図２の（Ｂ）に示すように、
ＴＦＴのオフ電流が増加してしまう問題が発生した。そ
こで、レジスト残渣を除くために従来のＯ２ アッシン
グを用いても、ＴＦＴがダメ―ジを受けて、図２の（Ｂ
）に示すように、オフ電流の増加問題が発生した。この
発明はこのような従来の事情に鑑みなされたものである
。 ［発明の構成］
ゲ―ト電圧Ｖｇ （Ｖ）、縦軸はドレイン・ソ―ス間電
流Ｉｄｓ（Ａ）を表している。図２において、（Ａ）は
正常なＴＦＴの特性を示しているが、保護膜上にレジス
ト残渣が残ってしまうと、図２の（Ｂ）に示すように、
ＴＦＴのオフ電流が増加してしまう問題が発生した。そ
こで、レジスト残渣を除くために従来のＯ２ アッシン
グを用いても、ＴＦＴがダメ―ジを受けて、図２の（Ｂ
）に示すように、オフ電流の増加問題が発生した。この
発明はこのような従来の事情に鑑みなされたものである
。 ［発明の構成］
【０００７】
【課題を解決するための手段】この発明は、基板上にア
ドレス線とデ―タ線をマトリクス状に形成し、この交点
にＴＦＴ及び画素電極を配置し、フォトリソグラフィ―
工程を用いてＴＦＴ上に保護膜をパタ―ン形成してなる
ＴＦＴアレイ基板の製造方法についてのものであり、レ
ジストを保護膜より剥離するに際し、剥離液による剥離
及びＣｌＦ３ ガスを少なくとも含むガスによる処理を
用いる。
ドレス線とデ―タ線をマトリクス状に形成し、この交点
にＴＦＴ及び画素電極を配置し、フォトリソグラフィ―
工程を用いてＴＦＴ上に保護膜をパタ―ン形成してなる
ＴＦＴアレイ基板の製造方法についてのものであり、レ
ジストを保護膜より剥離するに際し、剥離液による剥離
及びＣｌＦ３ ガスを少なくとも含むガスによる処理を
用いる。
【０００８】
【作用】この発明によれば、剥離液を使ってもなお残っ
ている保護膜上のレジスト残渣を、ＣｌＦ３ ガスを少
なくとも含むガスによる処理により、ＴＦＴに悪影響を
与えることなく完全に除去することが可能である。
ている保護膜上のレジスト残渣を、ＣｌＦ３ ガスを少
なくとも含むガスによる処理により、ＴＦＴに悪影響を
与えることなく完全に除去することが可能である。
【０００９】
【実施例】以下、この発明の詳細を図面を参照して説明
する。
する。
【００１０】図１はこの発明の一実施例を説明するため
の図であり、図１（ａ）はＴＦＴアレイ基板の平面図、
図１（ｂ）は図１（ａ）のＡ−Ａ´面に該当する断面図
である。
の図であり、図１（ａ）はＴＦＴアレイ基板の平面図、
図１（ｂ）は図１（ａ）のＡ−Ａ´面に該当する断面図
である。
【００１１】この実施例を図１を用い製造工程に従って
説明すると、まず、ガラス或いはプラスチックからなる
基板１上に、例えばＭｏ−Ｔａからなるアドレス線２及
びこれと一体のゲ−ト電極３を形成する。次に、アドレ
ス線２及びゲ−ト電極３上に、例えばＳｉＨ４ ガス、
アンモニアガス及び窒素ガス系のグロ−放電により、窒
化シリコンからなるゲ−ト絶縁膜４を３０００オングス
トロ−ムの厚さに堆積する。続いて、例えばＳｉＨ４
ガスと水素ガス系のグロ−放電により、ａ−Ｓｉ：Ｈか
らなる活性層５を５００オングストロ−ムの厚さに堆積
し，更に、例えばＳｉＨ４ ガス、アンモニアガス及び
窒素ガス系のグロ−放電により、窒化シリコンからなる
エッチングストッパ層６を２０００オングストロ−ムの
厚さに形成する。次に，エッチングストッパ層６をリソ
グラフィ−技術を用いてゲ−ト電極２の上方の位置に配
設する。続いて、この上に、例えばＳｉＨ４ ガスとＰ
Ｈ３ を含む水素ガスのグロ−放電により、ｎ型ａ−Ｓ
ｉ：Ｈからなるオ―ミックコンタクト層７を５００オン
グストロ−ムの厚さに形成する。
説明すると、まず、ガラス或いはプラスチックからなる
基板１上に、例えばＭｏ−Ｔａからなるアドレス線２及
びこれと一体のゲ−ト電極３を形成する。次に、アドレ
ス線２及びゲ−ト電極３上に、例えばＳｉＨ４ ガス、
アンモニアガス及び窒素ガス系のグロ−放電により、窒
化シリコンからなるゲ−ト絶縁膜４を３０００オングス
トロ−ムの厚さに堆積する。続いて、例えばＳｉＨ４
ガスと水素ガス系のグロ−放電により、ａ−Ｓｉ：Ｈか
らなる活性層５を５００オングストロ−ムの厚さに堆積
し，更に、例えばＳｉＨ４ ガス、アンモニアガス及び
窒素ガス系のグロ−放電により、窒化シリコンからなる
エッチングストッパ層６を２０００オングストロ−ムの
厚さに形成する。次に，エッチングストッパ層６をリソ
グラフィ−技術を用いてゲ−ト電極２の上方の位置に配
設する。続いて、この上に、例えばＳｉＨ４ ガスとＰ
Ｈ３ を含む水素ガスのグロ−放電により、ｎ型ａ−Ｓ
ｉ：Ｈからなるオ―ミックコンタクト層７を５００オン
グストロ−ムの厚さに形成する。
【００１２】次に、活性層５とオ―ミックコンタクト層
７を所定パタ―ンに形成した後、例えばＩＴＯ（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極８を所
定パタ―ンに形成する。続いて、例えばＭｏ及びＡｌか
らなるデ―タ線９及びこれと一体のドレイン電極１０と
、画素電極８に接続するソ−ス電極１１を形成した後、
ドレイン電極１０とソ−ス電極１１の間のオ―ミックコ
ンタクト層７をエッチング除去する。こうして、ゲ−ト
電極３、ゲ−ト絶縁膜４、活性層５、エッチングストッ
パ層６、オ―ミックコンタクト層７、ドレイン電極１０
及びソ−ス電極１１から構成されるＴＦＴ１２が得られ
る。次に、ＴＦＴ１２の経時変化を抑えるために、例え
ば窒化シリコンからなる保護膜１３で表面上を覆う。続
いて、所定のレジスト１４を全面に塗布した後、保護膜
１３の一部、即ち画素電極８上及び周辺部電気的接続部
を、リソグラフィ−技術を用いて除去する。次に、図１
（ｂ）に示すような塗布したレジスト１４を剥離するに
際し、剥離液によるレジスト剥離及びＣｌＦ３ ガスに
よるレジスト剥離を併用する。即ち、通常のレジスト剥
離液による剥離を終了した基板１を真空装置内に固定し
、装置内の真空度が５×１０−５Ｔｏｒｒ以下になるま
で真空排気する。次に、窒素ガス９９０ｓｃｃｍ、Ｃｌ
Ｆ３ ガス１０ｓｃｃｍからなるＣｌＦ３ 濃度１％の
ガスを装置内に封じ込め、圧力１Ｔｏｒｒに設定して３
０秒間放置し，レジスト残渣の除去を行う。このときの
レジスト１４のエッチングレートは１μｍ／分であった
。
７を所定パタ―ンに形成した後、例えばＩＴＯ（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極８を所
定パタ―ンに形成する。続いて、例えばＭｏ及びＡｌか
らなるデ―タ線９及びこれと一体のドレイン電極１０と
、画素電極８に接続するソ−ス電極１１を形成した後、
ドレイン電極１０とソ−ス電極１１の間のオ―ミックコ
ンタクト層７をエッチング除去する。こうして、ゲ−ト
電極３、ゲ−ト絶縁膜４、活性層５、エッチングストッ
パ層６、オ―ミックコンタクト層７、ドレイン電極１０
及びソ−ス電極１１から構成されるＴＦＴ１２が得られ
る。次に、ＴＦＴ１２の経時変化を抑えるために、例え
ば窒化シリコンからなる保護膜１３で表面上を覆う。続
いて、所定のレジスト１４を全面に塗布した後、保護膜
１３の一部、即ち画素電極８上及び周辺部電気的接続部
を、リソグラフィ−技術を用いて除去する。次に、図１
（ｂ）に示すような塗布したレジスト１４を剥離するに
際し、剥離液によるレジスト剥離及びＣｌＦ３ ガスに
よるレジスト剥離を併用する。即ち、通常のレジスト剥
離液による剥離を終了した基板１を真空装置内に固定し
、装置内の真空度が５×１０−５Ｔｏｒｒ以下になるま
で真空排気する。次に、窒素ガス９９０ｓｃｃｍ、Ｃｌ
Ｆ３ ガス１０ｓｃｃｍからなるＣｌＦ３ 濃度１％の
ガスを装置内に封じ込め、圧力１Ｔｏｒｒに設定して３
０秒間放置し，レジスト残渣の除去を行う。このときの
レジスト１４のエッチングレートは１μｍ／分であった
。
【００１３】この実施例では、レジスト１４を保護膜１
３より剥離するに際し、剥離液に加えてＣｌＦ３ ガス
を少なくとも含むガスによる処理を用いているので、保
護膜１３上のレジスト１４が完全に除去され、且つ例え
ばオフ電流の増加といったＴＦＴ特性の劣化は起こらな
かった。
３より剥離するに際し、剥離液に加えてＣｌＦ３ ガス
を少なくとも含むガスによる処理を用いているので、保
護膜１３上のレジスト１４が完全に除去され、且つ例え
ばオフ電流の増加といったＴＦＴ特性の劣化は起こらな
かった。
【００１４】なお、このＴＦＴアレイ基板から液晶表示
装置を形成するには、例えば次のようにすればよい。即
ち、ＴＦＴアレイ基板の素子形成面にポリイミド樹脂か
らなる配向膜を塗布・焼成しラビングすることにより、
液晶配向方向を規制する。また、対向基板上にも、電極
を形成した後、同様の配向処理を施す。そして、ＴＦＴ
アレイ基板と対向基板を、液晶の分子長軸方向が両基板
間で約９０°捩れるように、５〜２０μｍの間隔を保っ
て保持させ、液晶を注入し液晶セルを構成する。更に、
液晶セルの外側に、偏光軸を約９０°捩った形で偏光板
を配置すればよい。
装置を形成するには、例えば次のようにすればよい。即
ち、ＴＦＴアレイ基板の素子形成面にポリイミド樹脂か
らなる配向膜を塗布・焼成しラビングすることにより、
液晶配向方向を規制する。また、対向基板上にも、電極
を形成した後、同様の配向処理を施す。そして、ＴＦＴ
アレイ基板と対向基板を、液晶の分子長軸方向が両基板
間で約９０°捩れるように、５〜２０μｍの間隔を保っ
て保持させ、液晶を注入し液晶セルを構成する。更に、
液晶セルの外側に、偏光軸を約９０°捩った形で偏光板
を配置すればよい。
【００１５】
【発明の効果】この発明では、ＴＦＴアレイの保護膜パ
ターニング後のレジスト剥離工程において、ＣｌＦ３
ガスの封じ込めにより、ＴＦＴへのダメージなくレジス
ト残渣除去が可能であり、オフ電流増加の問題を解決し
、均一性のよい良好なＴＦＴが得られる。
ターニング後のレジスト剥離工程において、ＣｌＦ３
ガスの封じ込めにより、ＴＦＴへのダメージなくレジス
ト残渣除去が可能であり、オフ電流増加の問題を解決し
、均一性のよい良好なＴＦＴが得られる。
【図１】この発明の一実施例を説明するための平面図及
び断面図である。
び断面図である。
【図２】ＴＦＴの電圧−電流特性の一例を示す図である
。
。
１……基板
２……アドレス線
８……画素電極
９……デ―タ線
１２……ＴＦＴ
１３……保護膜
１４……レジスト
Claims (1)
- 【請求項１】 基板上にアドレス線とデ―タ線をマト
リクス状に形成し、この交点に薄膜トランジスタ及び画
素電極を配置し、前記薄膜トランジスタ上に保護膜をパ
タ―ン形成してなる薄膜トランジスタアレイ基板の製造
方法において、前記パタ―ン形成に用いるレジストを前
記保護膜より剥離するに際し、剥離液による剥離及びＣ
ｌＦ３ ガスを少なくとも含むガスによる処理を用いる
ことを特徴とする薄膜トランジスタアレイ基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073443A JPH04308818A (ja) | 1991-04-08 | 1991-04-08 | 薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073443A JPH04308818A (ja) | 1991-04-08 | 1991-04-08 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04308818A true JPH04308818A (ja) | 1992-10-30 |
Family
ID=13518382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3073443A Pending JPH04308818A (ja) | 1991-04-08 | 1991-04-08 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04308818A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| JP2011077209A (ja) * | 2009-09-30 | 2011-04-14 | Casio Computer Co Ltd | レジスト膜の除去方法および表示装置の製造方法 |
| JP2014103417A (ja) * | 2007-09-03 | 2014-06-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1991
- 1991-04-08 JP JP3073443A patent/JPH04308818A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| JP2014103417A (ja) * | 2007-09-03 | 2014-06-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011077209A (ja) * | 2009-09-30 | 2011-04-14 | Casio Computer Co Ltd | レジスト膜の除去方法および表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501298B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| US6759283B2 (en) | Thin film transistor and method of fabricating the same | |
| US20050142714A1 (en) | Method of fabricating thin film transistor array substrate | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| US5326712A (en) | Method for manufacturing a thin film transistor | |
| US7133100B2 (en) | Method for treating surface of organic insulating film using helium plasma and method of fabricating thin film transistor substrate using the same | |
| US20060132411A1 (en) | Thin film transistor array substrate and fabricating method thereof | |
| KR20050067934A (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| US7479415B2 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
| US6392720B1 (en) | Substrate structure of a liquid crystal display and a manufacturing method thereof | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JPH04308818A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| JPS63128756A (ja) | 薄膜トランジスタの製造方法 | |
| KR100675733B1 (ko) | 액정 표시장치의 어레이 기판 제조방법 | |
| JPH07153965A (ja) | 薄膜トランジスタの製造方法 | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100304824B1 (ko) | 다결정실리콘박막트랜지스터액정표시기 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 |