JPS63284523A - 薄膜トランジスタアレ−の製造方法 - Google Patents
薄膜トランジスタアレ−の製造方法Info
- Publication number
- JPS63284523A JPS63284523A JP62119439A JP11943987A JPS63284523A JP S63284523 A JPS63284523 A JP S63284523A JP 62119439 A JP62119439 A JP 62119439A JP 11943987 A JP11943987 A JP 11943987A JP S63284523 A JPS63284523 A JP S63284523A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor array
- transparent insulating
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 230000002950 deficient Effects 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 67
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 230000007547 defect Effects 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は液晶等と組み合わせることによって画像表示装
置を構成する薄膜トランジスタアレーの製造方法に関す
るものである。
置を構成する薄膜トランジスタアレーの製造方法に関す
るものである。
従来の技術
近年、画像表示装置の平面化への期待が高まっており、
この分野の研究開発も非常に活発に行われている。その
中でも液晶を用いたフラットディスプレイは商品化も進
められ有望視されている。
この分野の研究開発も非常に活発に行われている。その
中でも液晶を用いたフラットディスプレイは商品化も進
められ有望視されている。
液晶をもちいたフラットディスプレイの一つに半導体ス
イッチング素子と液晶光学素子より成る単位絵素を二次
元のマトリクス状に配列する方法がある。第3図はその
等価回路を示し、14はMI S (Metal−1n
sulator−Sem1conductor) トラ
ンジスタ、15は液晶セル、2は走査信号線、5は映像
信号線である。走査信号線2にMISトランジスタがO
Nするように順次ゲート信号を印加し、映像信号線5よ
りゲート1ラインに対応した映像信号を液晶セル15に
書き込ませる線順次走査によってCRTと同等の機能が
賦与される。
イッチング素子と液晶光学素子より成る単位絵素を二次
元のマトリクス状に配列する方法がある。第3図はその
等価回路を示し、14はMI S (Metal−1n
sulator−Sem1conductor) トラ
ンジスタ、15は液晶セル、2は走査信号線、5は映像
信号線である。走査信号線2にMISトランジスタがO
Nするように順次ゲート信号を印加し、映像信号線5よ
りゲート1ラインに対応した映像信号を液晶セル15に
書き込ませる線順次走査によってCRTと同等の機能が
賦与される。
Mis)ランジスタ14は単結晶シリコン、多結晶シリ
コン、非晶質シリコンまたは化合物半導体等を半導体層
として用いて作製される。ここでは低価格化と大面積化
が比較的容易と言われている非晶質シリコンを半導体層
として用いる場合の液晶ディスプレイの製造方法につい
て、特開昭59−9962号公報に示されているものを
例として説明する。第1図はこのディスプレイのアレー
基板の平面図を示し、第2図(a)は第1図に示された
基板を用いた液晶ディスプレイを示し、第1図のA−A
’線断面に相当する液晶ディスプレイ部の断面図であ
る。
コン、非晶質シリコンまたは化合物半導体等を半導体層
として用いて作製される。ここでは低価格化と大面積化
が比較的容易と言われている非晶質シリコンを半導体層
として用いる場合の液晶ディスプレイの製造方法につい
て、特開昭59−9962号公報に示されているものを
例として説明する。第1図はこのディスプレイのアレー
基板の平面図を示し、第2図(a)は第1図に示された
基板を用いた液晶ディスプレイを示し、第1図のA−A
’線断面に相当する液晶ディスプレイ部の断面図であ
る。
まず、ガラス板7上に透明導電層1を選択的に被着形成
し、その後全面に第一の透明絶縁層として例えば酸化シ
リコン層8を被着する。次いでゲート電極と走査信号線
を兼ねる第一の金属層2を例えばMoで選択的に被着形
成する。その後、全面に第二の透明絶縁層9として例え
ば窒化シリコン層をプラズマCVD法により形成し、さ
らにドナーまたはアクセプターとなる不純物をほとんど
含まない島状の非晶質シリコン層3を選択的に被着形成
する。引き続き窒化シリコン層9と酸化シリコン層8に
例えば弗酸系のエツチング液を用いて開口部4を形成し
、透明導電層1の一部を露出する。このとき図示はしな
いが、この薄膜トランジスタアレーの端部では走査信号
線2上の窒化シリコン層9にも開口部が形成される。そ
して映像信号線とMis)ランジスタのソースを兼ねる
第二の金属層5及びMISトランジスタのドレインと開
口部4を介して透明導電層1とを接続する第二の金属層
6が例えばA1により選択的に被着形成される。
し、その後全面に第一の透明絶縁層として例えば酸化シ
リコン層8を被着する。次いでゲート電極と走査信号線
を兼ねる第一の金属層2を例えばMoで選択的に被着形
成する。その後、全面に第二の透明絶縁層9として例え
ば窒化シリコン層をプラズマCVD法により形成し、さ
らにドナーまたはアクセプターとなる不純物をほとんど
含まない島状の非晶質シリコン層3を選択的に被着形成
する。引き続き窒化シリコン層9と酸化シリコン層8に
例えば弗酸系のエツチング液を用いて開口部4を形成し
、透明導電層1の一部を露出する。このとき図示はしな
いが、この薄膜トランジスタアレーの端部では走査信号
線2上の窒化シリコン層9にも開口部が形成される。そ
して映像信号線とMis)ランジスタのソースを兼ねる
第二の金属層5及びMISトランジスタのドレインと開
口部4を介して透明導電層1とを接続する第二の金属層
6が例えばA1により選択的に被着形成される。
上述の薄膜トランジスタアレーと一生面上に第二の透明
導電層11を被着したガラス板10の両方にポリイミド
樹脂を塗布し硬化させた後、配向処理を行い、液晶12
として例えばツイスト・ネマチック液晶を両基板間に封
入し、さらに上下に偏光板13を配置すれば良い。
導電層11を被着したガラス板10の両方にポリイミド
樹脂を塗布し硬化させた後、配向処理を行い、液晶12
として例えばツイスト・ネマチック液晶を両基板間に封
入し、さらに上下に偏光板13を配置すれば良い。
発明が解決しようとする問題点
しかしながら上記のような方法では、開口部4形成する
ために窒化シリコン層9と酸化シリコン層8を弗酸系の
エツチング液例えば、NHaF:HF=6:1でウェッ
トエツチングしようとすると、被着条件にもよるが窒化
シリコンより酸化シリコンのエツチング速度が4〜5倍
以上も速いため第6図に示すごと(、下層の酸化シリコ
ン層8がオーバーエツチングされ、オーバーハングが形
成される。このオーバーハングのため第二の金属層5の
ステップカバレージが悪(なったり、オーバーハング部
分に薬液が残留し腐食の原因に、もなり、MISトラン
ジスタのドレインを兼ねる第二の金属層6と透明導電層
との電気的接続及び図示はしていないが走査信号線2の
取り出し電極を兼ねる第二の金属層と走査信号線2との
電気的接続に不良が生じ、画素の欠陥(点欠陥)や−走
査信号線全線にわたる画素の欠陥(線欠陥)が生じると
いう問題点を有していた。これらの欠陥は画像表示装置
としては致命的である。
ために窒化シリコン層9と酸化シリコン層8を弗酸系の
エツチング液例えば、NHaF:HF=6:1でウェッ
トエツチングしようとすると、被着条件にもよるが窒化
シリコンより酸化シリコンのエツチング速度が4〜5倍
以上も速いため第6図に示すごと(、下層の酸化シリコ
ン層8がオーバーエツチングされ、オーバーハングが形
成される。このオーバーハングのため第二の金属層5の
ステップカバレージが悪(なったり、オーバーハング部
分に薬液が残留し腐食の原因に、もなり、MISトラン
ジスタのドレインを兼ねる第二の金属層6と透明導電層
との電気的接続及び図示はしていないが走査信号線2の
取り出し電極を兼ねる第二の金属層と走査信号線2との
電気的接続に不良が生じ、画素の欠陥(点欠陥)や−走
査信号線全線にわたる画素の欠陥(線欠陥)が生じると
いう問題点を有していた。これらの欠陥は画像表示装置
としては致命的である。
本発明はかかる点に鑑み、良好な開口部を得て、電気的
接続不良の少なく、歩留まりの高い薄膜トランジスタア
レーの製造方法を提供することを目的とする。
接続不良の少なく、歩留まりの高い薄膜トランジスタア
レーの製造方法を提供することを目的とする。
問題点を解決するための手段
本発明は、前述の問題点を解決するため、絶縁性基板上
に透明導電層を選択的に形成し、透明導電層上に第一の
透明絶縁層この上にトランジスタのゲート電極となる第
一の金属層を選択的に形成し、第一の金属層上に第二の
透明絶縁層を介して馬上半導体層を選択的に形成し、透
明絶縁膜上に形成された第一及び第二の透明絶縁層に開
口部を形成し、島状半導体層上で第一の金属層と一部重
なり合うように選択的に形成された一対の対二の金属層
の一方が前記開口部を介して電気的に接触する構造を形
成する薄膜トランジスタアレーの製造において、第一の
透明絶縁層及び第二の透明絶縁層をエツチングして開口
部を設ける際に、弗化炭素または弗化炭素の弗素の一部
が水素に置換された構造のガスを含む反応性ガスを用い
たリアクティブイオンエッチングによってエツチングす
る。
に透明導電層を選択的に形成し、透明導電層上に第一の
透明絶縁層この上にトランジスタのゲート電極となる第
一の金属層を選択的に形成し、第一の金属層上に第二の
透明絶縁層を介して馬上半導体層を選択的に形成し、透
明絶縁膜上に形成された第一及び第二の透明絶縁層に開
口部を形成し、島状半導体層上で第一の金属層と一部重
なり合うように選択的に形成された一対の対二の金属層
の一方が前記開口部を介して電気的に接触する構造を形
成する薄膜トランジスタアレーの製造において、第一の
透明絶縁層及び第二の透明絶縁層をエツチングして開口
部を設ける際に、弗化炭素または弗化炭素の弗素の一部
が水素に置換された構造のガスを含む反応性ガスを用い
たリアクティブイオンエッチングによってエツチングす
る。
作用
本発明は前記した方法によりエツチングすると、窒化シ
リコンよりも酸化シリコンのエツチング速度の方が遅い
ため開口部にオーバーハングが生ぜず、良好なコンタク
トが形成され、MIS薄膜トランジスタのドレインを兼
ねる第二の金属層と透明導電層との電気的接続及び走査
信号線の取り出し電極を兼ねる第二の金属層と走査信号
線との電気的接続の不良が低減され、歩留まりの高い薄
膜トランジスタアレーが製造できる。
リコンよりも酸化シリコンのエツチング速度の方が遅い
ため開口部にオーバーハングが生ぜず、良好なコンタク
トが形成され、MIS薄膜トランジスタのドレインを兼
ねる第二の金属層と透明導電層との電気的接続及び走査
信号線の取り出し電極を兼ねる第二の金属層と走査信号
線との電気的接続の不良が低減され、歩留まりの高い薄
膜トランジスタアレーが製造できる。
実施例
本発明の一実施例の方法を第2図の薄膜トランジスタ
アレーの断面図を用いて説明する。
まず、ガラス板7上に透明導電層1として例えばI T
O(Indium−Tin−Oxide )を選択的
に被着形成し、その後全面に第一の透明絶縁層8として
例えば酸化シリコンを被着する。次いでゲート電極と走
査信号線を兼ねる第一の金属層2を例えばCrで選択的
に被着形成する。その後プラズマCvD法により全面に
第二の透明絶縁層9セして例えば窒化シリコンを形成し
、ドナーまたはアクセプタとなる不純物をほとんど含ま
ない島状の非晶質シリコン半導体層3を選択的に被着形
成する。引き続き第2図(b)に示すごとく、窒化シリ
コン層9と酸化シリコン層8上に通常のフォトリソグラ
フィー法で開口部を有するレジストパターン20を形成
し、例えば、平行平板型のリアクティブイオンエッチン
グ装置にて、例えば、CFaを27 SCCM、02を
3 SCCMの流量で、圧力を400mTorrに保ち
350誓のパワーでエツチングすると窒化シリコン9及
び酸化シリコン8のエツチング速度はそれぞれ、600
0A/分、2000A/分となり、オーバーハングは生
ぜずに開口部4が形成され、透明導電層1の一部が露出
する。この時、図示はしないが、この薄膜トランジスタ
アレーの端部では走査信号線2上の窒化シリコン層9に
も開口部が形成される。そして、映像信号線とMISト
ランジスタのソースを兼ねる第二の金属層5およびMI
Sトランジスタのドレインと開口部4を介して透明導電
層1とを接続する第二の金属層6が例えば、AIにて選
択的に被着形成され、同時に前述した薄膜トランジスタ
アレ一端部の開口部を介して走査信号線2の取り出し電
極も形成される。
O(Indium−Tin−Oxide )を選択的
に被着形成し、その後全面に第一の透明絶縁層8として
例えば酸化シリコンを被着する。次いでゲート電極と走
査信号線を兼ねる第一の金属層2を例えばCrで選択的
に被着形成する。その後プラズマCvD法により全面に
第二の透明絶縁層9セして例えば窒化シリコンを形成し
、ドナーまたはアクセプタとなる不純物をほとんど含ま
ない島状の非晶質シリコン半導体層3を選択的に被着形
成する。引き続き第2図(b)に示すごとく、窒化シリ
コン層9と酸化シリコン層8上に通常のフォトリソグラ
フィー法で開口部を有するレジストパターン20を形成
し、例えば、平行平板型のリアクティブイオンエッチン
グ装置にて、例えば、CFaを27 SCCM、02を
3 SCCMの流量で、圧力を400mTorrに保ち
350誓のパワーでエツチングすると窒化シリコン9及
び酸化シリコン8のエツチング速度はそれぞれ、600
0A/分、2000A/分となり、オーバーハングは生
ぜずに開口部4が形成され、透明導電層1の一部が露出
する。この時、図示はしないが、この薄膜トランジスタ
アレーの端部では走査信号線2上の窒化シリコン層9に
も開口部が形成される。そして、映像信号線とMISト
ランジスタのソースを兼ねる第二の金属層5およびMI
Sトランジスタのドレインと開口部4を介して透明導電
層1とを接続する第二の金属層6が例えば、AIにて選
択的に被着形成され、同時に前述した薄膜トランジスタ
アレ一端部の開口部を介して走査信号線2の取り出し電
極も形成される。
この後、本発明による薄膜トランジスタアレーを用いて
液晶ディスプレイが構成される。
液晶ディスプレイが構成される。
以上のように、開口部4を形成する際に、例えば、平行
平板型リアクティブイオンエツチング装置を用いて、例
えば、CF4を27SCCM、02を3 SCCMの流
量で400mTorrに保ち、350Wのパワーでリア
クティブイオンエツチングすると窒化シリコン9よりも
酸化シリコン8のエツチング速度の方が遅いため開口部
にオーバーハングが生ぜず、良好なコンタクトが形成さ
れ、MIS)ランジスタのドレインを兼ねる第二の金属
層6と透明導電層との電気的接続及び図示はしていない
が走査信号線2の取り出し電極を兼ねる第二の金属層と
走査信号線2との電気的接続の不良が低減され、歩留ま
りの高い薄膜トランジスタアレーが製造できる。この実
施例を用いた試作結果と従来例による試作結果を第4図
に示す。この表から従来例のウェットプロセスを用いた
場合よりも点欠陥の個数が非常に減少し、本発明による
製造方法が非常に有効であることが判る。
平板型リアクティブイオンエツチング装置を用いて、例
えば、CF4を27SCCM、02を3 SCCMの流
量で400mTorrに保ち、350Wのパワーでリア
クティブイオンエツチングすると窒化シリコン9よりも
酸化シリコン8のエツチング速度の方が遅いため開口部
にオーバーハングが生ぜず、良好なコンタクトが形成さ
れ、MIS)ランジスタのドレインを兼ねる第二の金属
層6と透明導電層との電気的接続及び図示はしていない
が走査信号線2の取り出し電極を兼ねる第二の金属層と
走査信号線2との電気的接続の不良が低減され、歩留ま
りの高い薄膜トランジスタアレーが製造できる。この実
施例を用いた試作結果と従来例による試作結果を第4図
に示す。この表から従来例のウェットプロセスを用いた
場合よりも点欠陥の個数が非常に減少し、本発明による
製造方法が非常に有効であることが判る。
尚、上記実施例では、島状半導体層に保護層は設けなか
ったが、島状半導体層上に半導体保護層として、例えば
、窒化シリコンを選択的に形成することもできる。また
、画質を向上させるために補助容量となる電極の一方を
例えば第一の金属層と同レベルに設け、第一の透明絶縁
層を介して第一 10− −の透明導電層をもう一方の補助容量電極とすることに
より補助容量を付加することもできる。
ったが、島状半導体層上に半導体保護層として、例えば
、窒化シリコンを選択的に形成することもできる。また
、画質を向上させるために補助容量となる電極の一方を
例えば第一の金属層と同レベルに設け、第一の透明絶縁
層を介して第一 10− −の透明導電層をもう一方の補助容量電極とすることに
より補助容量を付加することもできる。
発明の詳細
な説明したように、本発明によれば開口部のオーバーハ
ングを防止することにより良好な電気的コンタクトが得
られ、歩留まりの高い薄膜トランジスタアレーを製造す
ることが出来て、その実用上の効果は大きい。
ングを防止することにより良好な電気的コンタクトが得
られ、歩留まりの高い薄膜トランジスタアレーを製造す
ることが出来て、その実用上の効果は大きい。
第1図は液晶ディスプレイにおける薄膜トランジスタア
レ一部の概略平面図、第2図(a)は液晶ディスプレイ
の概略断面図、第2図(b)は第2図(a)におけるト
ランジスタの開口部の形成工程断面図、第3図は液晶デ
ィスプレイの等価回路図、第4図は本発明による一実施
例と従来例の試作による点欠陥の比較図、第5図は従来
の開口部形成工程断面図である。 1・・・第一の透明導電層、2・・・第一の金属層(走
査信号線)、3・・・非晶質シリコンを主成分とする島
状半導体層、4・・・開口部、5・・・第二の金属層(
映像信号線)、6・・・第二の金属層(ドレイン電極)
、7・・・ガラス基板、8・・・第一の透明絶縁層、9
・・・第二の透明絶縁層、10・・・ガラス基板、11
・・・第二の透明導電層、12・・・液晶層、13・・
・偏向板、14・・・MIS)ランジスタ、15・・・
液晶セル。 代理人の氏名 弁理士 中尾敏男 ほか1名第2図 4聞り椰 第3図 第4図
レ一部の概略平面図、第2図(a)は液晶ディスプレイ
の概略断面図、第2図(b)は第2図(a)におけるト
ランジスタの開口部の形成工程断面図、第3図は液晶デ
ィスプレイの等価回路図、第4図は本発明による一実施
例と従来例の試作による点欠陥の比較図、第5図は従来
の開口部形成工程断面図である。 1・・・第一の透明導電層、2・・・第一の金属層(走
査信号線)、3・・・非晶質シリコンを主成分とする島
状半導体層、4・・・開口部、5・・・第二の金属層(
映像信号線)、6・・・第二の金属層(ドレイン電極)
、7・・・ガラス基板、8・・・第一の透明絶縁層、9
・・・第二の透明絶縁層、10・・・ガラス基板、11
・・・第二の透明導電層、12・・・液晶層、13・・
・偏向板、14・・・MIS)ランジスタ、15・・・
液晶セル。 代理人の氏名 弁理士 中尾敏男 ほか1名第2図 4聞り椰 第3図 第4図
Claims (3)
- (1)絶縁性基板上に透明導電層を選択的に形成し、前
記透明導電層上に第一の透明絶縁層を形成し、前記第一
の透明絶縁層上にトランジスタのゲート電極となる第一
の金属層を選択的に形成し、前記第一の金属層上に、第
二の透明絶縁層を介して島状半導体層を選択的に形成し
、前記透明導電層上に形成された第一及び第二の透明絶
縁層に開口部を形成し、前記島状半導体層上で前記第一
の金属層と一部重なり合うように選択的に形成された一
対の第二の金属層の一方が前記開口部を介して電気的に
接触する構造を形成する方法において、前記開口部は、
前記第一及び第二の透明絶縁層を少なくとも弗化炭素ま
たは弗化炭素の弗素の一部が水素に置換された構造のガ
スを含む反応性ガスを用いたリアクティブイオンエッチ
ングによってエッチングすることにより形成することを
特徴とする薄膜トランジスタアレーの製造方法。 - (2)第一の透明絶縁層が酸化シリコン、前記第二の透
明絶縁層は窒化シリコンであることを特徴とする特許請
求の範囲第1項に記載の薄膜トランジスタアレーの製造
方法。 - (3)反応性ガスが少なくともCF_4とO_2を含む
ことを特徴とする特許請求の範囲第2項に記載の薄膜ト
ランジスタアレーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62119439A JPS63284523A (ja) | 1987-05-15 | 1987-05-15 | 薄膜トランジスタアレ−の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62119439A JPS63284523A (ja) | 1987-05-15 | 1987-05-15 | 薄膜トランジスタアレ−の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63284523A true JPS63284523A (ja) | 1988-11-21 |
Family
ID=14761444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62119439A Pending JPS63284523A (ja) | 1987-05-15 | 1987-05-15 | 薄膜トランジスタアレ−の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63284523A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260632A (ja) * | 1989-03-31 | 1990-10-23 | Tokyo Electron Ltd | プラズマ処理装置 |
US6054392A (en) * | 1997-05-27 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and method of forming a contact hole in the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS599962A (ja) * | 1982-07-08 | 1984-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPS60111474A (ja) * | 1983-11-22 | 1985-06-17 | Nec Corp | 半導体装置の製造方法 |
JPS61140184A (ja) * | 1984-12-12 | 1986-06-27 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
JPS61222264A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 電界効果トランジスタの製造方法 |
JPS63161429A (ja) * | 1986-12-24 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレ−の製造方法 |
-
1987
- 1987-05-15 JP JP62119439A patent/JPS63284523A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS599962A (ja) * | 1982-07-08 | 1984-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPS60111474A (ja) * | 1983-11-22 | 1985-06-17 | Nec Corp | 半導体装置の製造方法 |
JPS61140184A (ja) * | 1984-12-12 | 1986-06-27 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
JPS61222264A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 電界効果トランジスタの製造方法 |
JPS63161429A (ja) * | 1986-12-24 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレ−の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260632A (ja) * | 1989-03-31 | 1990-10-23 | Tokyo Electron Ltd | プラズマ処理装置 |
US6054392A (en) * | 1997-05-27 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and method of forming a contact hole in the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900004732B1 (ko) | 박막 트랜지스터 배열기판의 제조방법 | |
JPH10270710A (ja) | 液晶表示装置及びその製造方法 | |
JP3288615B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
JPH0580650B2 (ja) | ||
JPS63284523A (ja) | 薄膜トランジスタアレ−の製造方法 | |
JP2001332740A (ja) | アレイ基板の製造方法 | |
JPS61185783A (ja) | 薄膜トランジスタの製造方法 | |
JPH01101668A (ja) | 薄膜トランジスタアレーの製造方法 | |
JPS63161429A (ja) | 薄膜トランジスタアレ−の製造方法 | |
JPS63284524A (ja) | 薄膜トランジスタアレ−の製造方法 | |
JP2781383B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
JP3283919B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS62299035A (ja) | 半導体装置の製造方法 | |
JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
JPH05188397A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
JPH04308818A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
KR20010004020A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
JPS62169125A (ja) | 液晶表示パネルの製造方法 | |
KR20010004024A (ko) | 액정표시소자의 제조방법 |