JPS63161429A - 薄膜トランジスタアレ−の製造方法 - Google Patents

薄膜トランジスタアレ−の製造方法

Info

Publication number
JPS63161429A
JPS63161429A JP61313961A JP31396186A JPS63161429A JP S63161429 A JPS63161429 A JP S63161429A JP 61313961 A JP61313961 A JP 61313961A JP 31396186 A JP31396186 A JP 31396186A JP S63161429 A JPS63161429 A JP S63161429A
Authority
JP
Japan
Prior art keywords
layer
thin film
film transistor
transistor array
transparent insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61313961A
Other languages
English (en)
Other versions
JPH0830824B2 (ja
Inventor
Hiroshi Tsutsu
博司 筒
Yutaka Miyata
豊 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61313961A priority Critical patent/JPH0830824B2/ja
Publication of JPS63161429A publication Critical patent/JPS63161429A/ja
Publication of JPH0830824B2 publication Critical patent/JPH0830824B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶等と組み合わせることによって画像表示装
置を構成する薄膜トランジスタアレーの製造方法に関す
るものである。
従来の技術 近年、画像表示装置の平面化への期待が高まっており、
この分野の研究開発も非常に活発に行われている。その
中でも液晶を用いたフラットディスプレイは商品化も進
められ有望視されている。
液晶をもちいたフラットディスプレイの一つに半導体ス
イッチング素子と液晶光学素子より成る単位絵素を二次
元のマトリクス状に配列する方法がある。第5図はその
等価回路を示し、17はMI S (Metal−1n
sulator−Sem1conductor) トラ
ンジスタ、18は液晶セル、2は走査信号線、5は映像
信号線である。走査信号線2にMISトランジスタがO
Nするように順次ゲート信号を印加し、映像信号線5よ
りゲート1ラインに対応した映像信号を液晶セル18に
書き込ませる線順次走査によってCRTと同等の機能が
賦与される。
MISトランジスタ17は単結晶シリコン、多結晶シリ
コン、非晶質シリコンまたは化合物半導体等を半導体層
として用いて作製される。ここでは低価格化と大面積化
が比較的容易と言われている非晶質シリコンを半導体層
として用いる場合の液晶ディスプレイの製造方法につい
て、特開昭59−9962号公報に示されているものを
例として説明する。第3図はこの従来例の平面図を示し
、第4図は第3図に示された平面図のA−A’綿線上断
面図を示している。
まず、ガラス板7上に第一の透明導電層1を選択的に被
着形成し、その後全面に第一の透明絶縁層8として例え
ば酸化シリコン層を被着する。次いでゲート電極と走査
信号線を兼ねる第一の金属層2を例えばMoで選択的に
被着形成する。その後、第二の透明絶縁層9として例え
ば窒化シリコン層と、ドナーまたはアクセプターとなる
不純物をほとんど含まない島状の非晶質シリコン半導体
層3Bと例えば窒化シリコン層よりなる半導体保護層1
0をプラズマCVD法により選択的に被着形成する。そ
の後、通常のフォトリソグラフィー法により開口部4の
レジストパターンを形成し、例えば弗酸系のエツチング
液を用いて窒化シリコン層9と酸化シリコン層8を選択
的に除去して開口部4を形成し、第一の透明導電層1の
一部を露出する。このとき図示はしないが、この薄膜ト
ランジスタアレーの端部では走査信号線2上の窒化シリ
コン層9にも開口部が形成される。そして映像信号線と
MISトランジスタのソースを兼ねる第二の金属層5及
びMISトランジスタのドレインと開口部4を介して透
明導電層1とを接続する第二の金属層6を例えばAIに
より選択的に被着形成して薄膜トランジスタアレーを得
る。
上述の薄膜トランジスタアレーと一生面上に第二の透明
導電層14を被着したガラス基板13の両方にポリイミ
ド樹脂を塗布し硬化させた後、配向処理を行い、液晶1
5として例えばツイスト・ネマチック液晶を開基板間に
封入し、さらに上下に偏光板16を配置すれば良い。
発明が解決しようとする問題点 しかしながら上記のような構成では、まず、島状の非晶
質シリコン半導体層を形成するには通常全面に非晶質シ
リコン半導体層を堆積後フォトリソグラフィー法により
島状のレジストパターンを形成しレジストパターンをマ
スクとしてエツチングにより半導体層を選択的に除去す
ることにより形成していたためマスク枚数が一枚増加す
る。
従って製造工程が複雑になり不良が増加し、製造コスト
が高くなるという問題点を有していた。
また、開口部4形成するために第二の透明絶縁層9とし
ての窒化シリコン層と第一の透明絶縁層8としての酸化
シリコン層を弗酸系のエツチング液例えば、NHiF:
HF=6:1でウェットエツチングしようとすると、被
着条件にもよるが窒化シリコンより酸化シリコンのエツ
チング速度が4〜5倍以上も速いため下層の酸化シリコ
ン層がオーバーハングを受ける。このオーバーハングの
ため第二の金属層5及び6のステップカバレージが悪(
なったり、オーバーハング部分に薬液が残留し腐食の原
因にもなり、MISトランジスタのドレインを兼ねる第
二の金属層6と透明導電層1との電気的接続及び図示は
していないが走査信号線2の取り出し電極を兼ねる第二
の金属層と走査信号線2との電気的接続に不良が生じ、
画素の欠陥(点欠陥)や−走査信号線全線にわたる画素
の欠陥(線欠陥)が生じるという問題点を有していた。
これらの欠陥は画像表示装置としては致命的である。
本発明はかかる点に鑑み、マスク枚数を一枚減少させて
簡単な製造工程を有し、かつ良好な開口部を得て、電気
的接続不良が少な(、歩留まりの高い薄膜トランジスタ
アレーの製造方法を提供することを目的とする。
問題点を解決するための手段 本発明は、前述の問題点を解決するため、半導体層を全
面に被着後、開口部のレジストパターンを形成し、この
レジストパターンをマスクとして半導体層、第一の透明
絶縁層及び第二の透明絶縁層を少なくとも弗化炭素また
は弗化炭素の弗素の一部が水素に置換された構造のガス
を含む反応性ガスを用いたリアクティブイオンエッチン
グして第一の透明導電層の一部を露出する。そして、半
導体層のエツチングレートが第一の透明絶縁層ま・たは
第二の透明絶縁層より小さい場合には、リアクティブイ
オンエツチングによって第一の透明絶縁層及び第二の透
明絶縁層をエツチング後、レジストの除去前に半導体層
のエツチング液に浸積する。そして、第二の金属層を選
択的に被着形成後、第二の金属層と半導体保護層をマス
クとしてエツチングにより半導体層を選択的に除去する
作用 本発明は前記した構成により製造すると、マスク枚数を
一枚減少させることができ、かつ、窒化シリコンよりも
酸化シリコンのエツチングレートの方が小さいため開口
部にオーバーハングが生ぜず、良好なコンタクトが形成
され、MIS)ランジスタのドレインを兼ねる第二の金
属層6と第一の透明導電層1との電気的接続及び図示は
していないが走査信号線2の取り出し電極を兼ねる第二
の金属層と走査信号線2との電気的接続の不良が低減さ
れるので、製造工程が簡単で、コストが安(、歩留まり
の高い薄膜トランジスタアレーが製造できる。
実施例 第1図は本発明の一実施例における薄膜トランジスタア
レーの断面図を示し、第2図は開口部形成以降のプロセ
スの各プロセスごとの断面図を示すものであり、この二
つの図面を用いて説明する。
まず、ガラス板7上に透明導電層1として例えばI T
 O(lndiug*−Tin−Oxide )を選択
的に被着形成し、その後全面に第一の透明絶縁層8とし
て例えば酸化シリコンを被着する。次いでゲート電極と
走査信号線を兼ねる第一の金属層2を例えばCrで選択
的に被着形成する。その後例えばプラズマCVD法によ
り全面に第二の透明絶縁層9として例えば窒化シリコン
層と、ドナーまたはアクセプタとなる不純物をほとんど
含まない非晶質シリコン半導体層3Aを全面に被着形成
し、引き続し)で半導体保護層10として例えば、窒化
シリコン層を選択的に被着形成する。そして、非晶質シ
リコン半導体層3A、窒化シリコン層9及び酸化シリコ
ン層8上に通常のフォトリソグラフィー法で開口部4の
レジストパターン12Aを形成し、例えば平行平板型の
リアクティブイオンエッチング装置にて、例えばCFt
を27SCCM、02を3 SCCMの流量で400a
+Torrに保って、350Wのパワーでエツチングし
て、第一の透明導電層1を一部露出する。このエツチン
グ条件では窒化シリコンより非晶質シリコンのエツチン
グレートが4〜5倍遅いために第2図Bのように下層の
窒化シリコン層がオーバーハングを受けるので非晶質シ
リコンのエツチング液例えば、弗酸:硝酸=1 : 1
00におよそ30秒間浸浸積るとオーバーハングした部
分の非晶質シリコン3Aの一部は弗硝酸にてエツチング
されてしまうためオーバーハングは生ぜず第2図Cのよ
うになる。そしてレジストパターン12Aを除去すれば
第2図りのようにオーバーハングのない良好な開口部4
が形成される。この時、図示はしないが、この薄膜トラ
ンジスタアレーの端部では走査信号線2上の窒化シリコ
ン層9にも開口部が形成される。そして、映像信号線と
MISトランジスタのソースを兼ねる第二の金属層5お
よびMISトランジスタのドレインと開口部4を介して
第一の透明導電層1とを接続する第二の金属層6の材料
として例えばAIを全面に被着後、ソース・ドレインの
レジストパターン12Bを形成して第2図Eを得る。そ
してソース・ドレインのレジストパターンをマスクとし
てAIをエツチングにより選択的に除去した後、レジス
トパターン12B(即ち、第二の金属層5および6)と
半導体保護層10をマスクとして、非晶質シリコン層3
Aを例えば、弗硝酸系のエツチング液によって選択的に
除去すれば第2図Fが得られる。最後にレジストを除去
すれば第2図Gのような薄膜トランジスタアレーが完成
される。この時、同時に前述した薄膜トランジスタアレ
一端部の開口部を介して走査信号、$112の取り出し
電極も形成される。
この後、本発明による薄膜トランジスタアレーを用いて
液晶ディスプレイが構成される。
以上のように、開口部4を形成する際に、例えば平行平
板型リアクティブイオンエツチング装置を用いて例えば
CF4を27SCCM、02を3 SCCMの流量で圧
力を400mTorrに保ち、350Wのパワーでリア
クティブイオンエツチングして第一の透明導電層1を一
部露出する。続いて非晶質シリコンのエツチング液例え
ば、弗酸:硝酸=1 : 100におよそ30秒間浸接
種た後、レジスト除去を行うとオーバーハングが生ぜず
、良好なコンタクトが形成され、AIにて第二の金属層
5及び6を形成後レジストパターン12B(即ち、第二
の金属層5及び6)と半導体保護層10をマスクとして
、非晶質シリコン層3Aを例えば弗硝酸系のエツチング
液によって選択的に除去すれば、マスク枚数が一枚減少
し簡単な製造工程を有し、歩留まりが高く、製造コスト
の安価な薄膜トランジスタアレーが製造できる。
尚、上記実施例では、ソース・ドレインのレジストパタ
ーン12Bを最後に除去したが、A1をエツチング後た
だちにソース・ドレインのレジストパターン12Bを除
去した後に、直接、第二の金属層5及び6と半導体保護
層10をマスクとして、非晶質シリコン層3Aを例えば
、弗硝酸系のエツチング液によって選択的に除去しても
良い。
また、上記実施例では補助容量を設けなかったが、画質
を向上させるために補助容量となる電極の一方を例えば
第一の金属層と同レベルに設け、第一の透明絶縁層を介
して第一の透明導電層をもう一方の補助容量電極とする
ことにより補助容量を付加することもできる。また、半
導体層と第二の金属層との電気的接続のオーミック性を
改善するために非晶質シリコン半導体層3と第二の金属
層5および6との間にPまたはAs等の不純物を高濃度
含む非晶質シリコン半導体層を介在させても良い。
発明の詳細 な説明したように、本発明によればマスク枚数を一枚減
少させることができ、かつ、良好な開口部を得て電気的
接続不良が少ないので、製造工程が簡単でコストが安(
歩留まりの高い薄膜トランジスタアレーが製造できて、
その実用上の効果は大きい。
【図面の簡単な説明】
第1図は本発明による薄膜トランジスタアレーの一実施
例の断面図、第2図は開口部形成以降のプロセスの各プ
ロセスごとの断面図、第3図は従来の薄膜トランジスタ
アレーで構成された液晶ディスプレイの概略平面図、第
4図は同装置の概略断面図、第5図は同装置の等価回路
図である。 1・・・第一の透明導電層、2・・・第一の金属層(走
査信号線)、3A・・・非晶質シリコンを主成分とする
半導体層、3B・・・非晶質シリコンを主成分とする島
状の半導体層、4・・・開口部、5・・・第二の金属層
(映像信号線)、6・・・第二の金属層(ドレイン電極
)、7・・・ガラス基板、8・・・第一の透明絶縁層、
9・・・第二の透明絶縁層、10・・・半導体保護層、
11・・・第二の金属層、12A・・・開口部のレジス
トパターン、12B・・・ソース・ドレインのレジスト
パターン、13・・・ガラス基板、14・・・第二の透
明導電層、15・・・液晶層、16・・・偏向板、17
・・・MISトランジスタ、18・・・液晶セル。 代理人の氏名 弁理士 中尾敏男 ほか1名塚 山        LL        ψ第3図 第4図 ど          4

Claims (4)

    【特許請求の範囲】
  1. (1)絶縁性基板上に透明導電層が選択的に形成され、
    前記透明導電層上には第一の透明絶縁層が形成され、前
    記第一の透明絶縁層上には第一の金属層が選択的に形成
    され、前記第一の金属層上には、第二の透明絶縁層を介
    して全面に半導体層を被着し、前記第二の透明絶縁層と
    前記半導体層を介して前記第一の金属層上の一部に第三
    の絶縁層を選択的に形成し、前記透明導電層上に形成さ
    れた前記第一、第二の透明絶縁層及び半導体層には開口
    部が形成され、前記半導体層上で前記第一の金属層と一
    部重なり合うように選択的に形成された一対の第二の金
    属層の一方が前記開口部を介して電気的に接触し、前記
    半導体層を前記第三の絶縁層及び前記第二の金属層をマ
    スクとしてエッチングにより選択的に除去し、前記開口
    部は、前記第一及び第二の透明絶縁層と前記半導体層上
    に形成されたレジストパターンをマスクとして少なくと
    も弗化炭素または弗化炭素の弗素の一部が水素に置換さ
    れた構造のガスを含む反応性ガスを用いたリアクティブ
    イオンエッチングすることにより得ることを特徴とする
    薄膜トランジスタアレーの製造方法。
  2. (2)前記開口部を形成後、レジストの除去前に前記半
    導体層のエッチング液に浸積することを特徴とする特許
    請求の範囲第一項に記載の薄膜トランジスタアレーの製
    造方法。
  3. (3)前記第一の透明絶縁層は酸化シリコン、前記第二
    の透明絶縁層は窒化シリコン、前記半導体層はシリコン
    を主成分とする非晶質半導体であることを特徴とする特
    許請求の範囲第二項に記載の薄膜トランジスタアレーの
    製造方法。
  4. (4)反応性ガスが少なくともCF_4とO_2を含む
    ことを特徴とする特許請求の範囲第三項に記載の薄膜ト
    ランジスタアレーの製造方法。
JP61313961A 1986-12-24 1986-12-24 薄膜トランジスタアレ−の製造方法 Expired - Lifetime JPH0830824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61313961A JPH0830824B2 (ja) 1986-12-24 1986-12-24 薄膜トランジスタアレ−の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61313961A JPH0830824B2 (ja) 1986-12-24 1986-12-24 薄膜トランジスタアレ−の製造方法

Publications (2)

Publication Number Publication Date
JPS63161429A true JPS63161429A (ja) 1988-07-05
JPH0830824B2 JPH0830824B2 (ja) 1996-03-27

Family

ID=18047569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61313961A Expired - Lifetime JPH0830824B2 (ja) 1986-12-24 1986-12-24 薄膜トランジスタアレ−の製造方法

Country Status (1)

Country Link
JP (1) JPH0830824B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284524A (ja) * 1987-05-15 1988-11-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレ−の製造方法
JPS63284523A (ja) * 1987-05-15 1988-11-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレ−の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599962A (ja) * 1982-07-08 1984-01-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS61134786A (ja) * 1984-12-06 1986-06-21 キヤノン株式会社 表示装置
JPS61140018A (ja) * 1984-12-13 1986-06-27 オスカ−・ビラ・マソツト 配線用遮断器のための表示装置
JPS61222264A (ja) * 1985-03-28 1986-10-02 Toshiba Corp 電界効果トランジスタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599962A (ja) * 1982-07-08 1984-01-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS61134786A (ja) * 1984-12-06 1986-06-21 キヤノン株式会社 表示装置
JPS61140018A (ja) * 1984-12-13 1986-06-27 オスカ−・ビラ・マソツト 配線用遮断器のための表示装置
JPS61222264A (ja) * 1985-03-28 1986-10-02 Toshiba Corp 電界効果トランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284524A (ja) * 1987-05-15 1988-11-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレ−の製造方法
JPS63284523A (ja) * 1987-05-15 1988-11-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレ−の製造方法

Also Published As

Publication number Publication date
JPH0830824B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
JPH0580650B2 (ja)
US7125756B2 (en) Method for fabricating liquid crystal display device
JPH05304171A (ja) 薄膜トランジスタ
JPH01101668A (ja) 薄膜トランジスタアレーの製造方法
JPH02310932A (ja) 逆スタガー型薄膜トランジスタの製造方法
JPS63161429A (ja) 薄膜トランジスタアレ−の製造方法
JPH01259565A (ja) 薄膜トランジスタおよびその製造方法
JPH05323380A (ja) 薄膜トランジスタパネルの製造方法
JPS63284523A (ja) 薄膜トランジスタアレ−の製造方法
JPS63284524A (ja) 薄膜トランジスタアレ−の製造方法
JP2003172949A (ja) 表示装置用アレイ基板の製造方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JP2781383B2 (ja) 薄膜トランジスタアレーの製造方法
JPH0830822B2 (ja) アクテイブマトリクス液晶表示装置の製造方法
JPH029135A (ja) 非晶質シリコンの選択エッチング方法及び薄膜トランジスタアレーの製造方法
JP3283919B2 (ja) 薄膜トランジスタの製造方法
JPS63283134A (ja) 窒化シリコン膜の製造方法及び半導体素子の製造方法
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
JPS61145870A (ja) 薄膜電界効果トランジスタおよびその製造方法
KR970005952B1 (ko) 박막트랜지스터의 제조방법
JPH02196470A (ja) 薄膜トランジスタとその製造方法
KR970010688B1 (ko) 박막트랜지스터 및 그 제조방법
JPS63119256A (ja) アクテイブマトリクス基板の製造方法
JPS62299035A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term