JPS63284524A - 薄膜トランジスタアレ−の製造方法 - Google Patents
薄膜トランジスタアレ−の製造方法Info
- Publication number
- JPS63284524A JPS63284524A JP62119440A JP11944087A JPS63284524A JP S63284524 A JPS63284524 A JP S63284524A JP 62119440 A JP62119440 A JP 62119440A JP 11944087 A JP11944087 A JP 11944087A JP S63284524 A JPS63284524 A JP S63284524A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor array
- thin film
- film transistor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000005530 etching Methods 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 91
- 239000011241 protective layer Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000001354 calcination Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 230000007547 defect Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は液晶等と組み合わせることによって画像表示装
置を構成する薄膜トランジスタアレーの製造方法に関す
るものである。
置を構成する薄膜トランジスタアレーの製造方法に関す
るものである。
従来の技術
近年、画像表示装置の平面化への期待が高まっており、
この分野の研究開発も非常に活発に行われている。その
中でも液晶を用いたフラットディスプレイは商品化も進
められ有望視されている。
この分野の研究開発も非常に活発に行われている。その
中でも液晶を用いたフラットディスプレイは商品化も進
められ有望視されている。
液晶をもちいたフラットディスプレイの一つに半導体ス
イッチング素子と液晶光学素子より成る単位絵素を二次
元のマトリクス状に配列する方法がある。第5図はその
等価回路を示し、16はMI S (Metal−In
sulator−Sem1conductor ) ト
ランジスタ、17は液晶セル、2は走査信号線、5は映
像信号線である。走査信号線2にMTSトランジスタが
ONするように順次ゲート信号を印加し、映像信号線5
よりゲート1ラインに対応した映像信号を液晶セル17
に書き込ませる線順次走査によってCRTと同等の機能
が賦与される。
イッチング素子と液晶光学素子より成る単位絵素を二次
元のマトリクス状に配列する方法がある。第5図はその
等価回路を示し、16はMI S (Metal−In
sulator−Sem1conductor ) ト
ランジスタ、17は液晶セル、2は走査信号線、5は映
像信号線である。走査信号線2にMTSトランジスタが
ONするように順次ゲート信号を印加し、映像信号線5
よりゲート1ラインに対応した映像信号を液晶セル17
に書き込ませる線順次走査によってCRTと同等の機能
が賦与される。
MISトランジスタ16は単結晶シリコン、多結晶シリ
コン、非晶質シリコンまたは化合物半導体等を半導体層
として用いて作製される。ここでは低価格化と大面積化
が比較的容易と言われている非晶質シリコンを半導体層
として用いる場合の液晶ディスプレイの製造方法につい
て、特開昭59−9962号公報に示されているものを
例として説明する。第3図はこの従来のディスプレイに
おける薄膜トランジスタアレー基板の平面図を示し、第
4図(a)は第3図のアレー基板を用いた液晶ディスプ
レイの断面を示し、第3図に示された平面図のA−A’
標線上断面部における図を示している。
コン、非晶質シリコンまたは化合物半導体等を半導体層
として用いて作製される。ここでは低価格化と大面積化
が比較的容易と言われている非晶質シリコンを半導体層
として用いる場合の液晶ディスプレイの製造方法につい
て、特開昭59−9962号公報に示されているものを
例として説明する。第3図はこの従来のディスプレイに
おける薄膜トランジスタアレー基板の平面図を示し、第
4図(a)は第3図のアレー基板を用いた液晶ディスプ
レイの断面を示し、第3図に示された平面図のA−A’
標線上断面部における図を示している。
まず、ガラス板7上に第一の透明導電層1を選択的に被
着形成し、その後全面に第一の透明絶縁層8として例え
ば酸化シリコン層を被着する。次いでゲート電極と走査
信号線を兼ねる第一の金属層2を例えばMoで選択的に
被着形成する。その後、第二の透明絶縁層9として例え
ば窒化シリコン層と、ドナーまたはアクセプターとなる
不純物をは七んど含まない島状の非晶質シリコン半導体
層3Bと半導体保護層10として例えば窒化シリコン層
をプラズマCVD法により選択的に被着形成する。その
後、通常のフォトリソグラフィー法により開口部4のレ
ジストパターンを形成し、例えば弗酸系のエツチング液
を用いて窒化シリコン層9と酸化シリコン層8を選択的
に除去して開口部4を形成し、第一の透明導電層1の一
部を露出する。このとき図示はしないが、この薄膜トラ
ンジスタアレーの端部では走査信号線2上の窒化シリコ
ン層9にも開口部が形成される。そして映像信号線とM
TS)ランジスタのソースを兼ねる第二の金属層5及び
MISトランジスタのドレインと開口部4を介して透明
導電層1とを接続する第二の金属層6を例えばAIによ
り選択的に被着形成して薄膜トランジスタアレーを得る
。
着形成し、その後全面に第一の透明絶縁層8として例え
ば酸化シリコン層を被着する。次いでゲート電極と走査
信号線を兼ねる第一の金属層2を例えばMoで選択的に
被着形成する。その後、第二の透明絶縁層9として例え
ば窒化シリコン層と、ドナーまたはアクセプターとなる
不純物をは七んど含まない島状の非晶質シリコン半導体
層3Bと半導体保護層10として例えば窒化シリコン層
をプラズマCVD法により選択的に被着形成する。その
後、通常のフォトリソグラフィー法により開口部4のレ
ジストパターンを形成し、例えば弗酸系のエツチング液
を用いて窒化シリコン層9と酸化シリコン層8を選択的
に除去して開口部4を形成し、第一の透明導電層1の一
部を露出する。このとき図示はしないが、この薄膜トラ
ンジスタアレーの端部では走査信号線2上の窒化シリコ
ン層9にも開口部が形成される。そして映像信号線とM
TS)ランジスタのソースを兼ねる第二の金属層5及び
MISトランジスタのドレインと開口部4を介して透明
導電層1とを接続する第二の金属層6を例えばAIによ
り選択的に被着形成して薄膜トランジスタアレーを得る
。
上述の薄膜トランジスタアレーと一生面上に第二の透明
導電層13を被着したガラス板12の両方にポリイミド
樹脂を塗布し硬化させた後、配向処理を行い、液晶14
として例えばツイスト・ネマチック液晶を両基板間に封
入し、さらに上下に偏光板15を配置すれば良い。
導電層13を被着したガラス板12の両方にポリイミド
樹脂を塗布し硬化させた後、配向処理を行い、液晶14
として例えばツイスト・ネマチック液晶を両基板間に封
入し、さらに上下に偏光板15を配置すれば良い。
発明が解決しようとする問題点
しかしながら上記のような方法では、まず、島状の非晶
質シリコン半導体層3Bを形成するには通常全面に非晶
質シリコン半導体層を堆積後フォトリソグラフィー法に
より島状のレジストパターンを形成しレジストパターン
をマスクとしてエツチングにより選択的に非晶質シリコ
ンを除去することにより形成していたためマスク枚数が
一枚増加する。従って製造工程が複雑になり、不良が増
加し、製造コストが高(なるという問題点を有していた
。
質シリコン半導体層3Bを形成するには通常全面に非晶
質シリコン半導体層を堆積後フォトリソグラフィー法に
より島状のレジストパターンを形成しレジストパターン
をマスクとしてエツチングにより選択的に非晶質シリコ
ンを除去することにより形成していたためマスク枚数が
一枚増加する。従って製造工程が複雑になり、不良が増
加し、製造コストが高(なるという問題点を有していた
。
また、開口部4を形成するために第二の透明絶縁層9と
しての窒化シリコン層と第一の透明絶縁層8としての酸
化シリコン層を弗酸系のエツチング液例えば、NH4F
: HF=6 : 1でウェットエツチングしようと
すると、被着条件にもよるが窒化シリコンより酸化シリ
コンのエツチング速度が4〜5倍以上も速いため下層の
酸化シリコン層がオーバーエツチングされて、第4図(
b)に示すごと(オーバーハングの形成された開口部4
が形成される。このオーバーハングのため開口部4に形
成される第二の金属層6のステップカバレージが悪くな
ったり、オーバーハング部分に薬液が残留し腐食の原因
にもなり、MISトランジスタのドレインを兼ねる第二
の金属層6と透明導電層との電気的接続及び図示はして
いないが走査信号線2の取り出し電極を兼ねる第二の金
属層と走査信号線2との電気的接続に不良が生じ、画素
の欠陥(点欠陥)や−走査信号線全線にわたる画素の欠
陥(線欠陥)が生じるという問題点を有していた。これ
らの欠陥は画像表示装置としては致命的である。
しての窒化シリコン層と第一の透明絶縁層8としての酸
化シリコン層を弗酸系のエツチング液例えば、NH4F
: HF=6 : 1でウェットエツチングしようと
すると、被着条件にもよるが窒化シリコンより酸化シリ
コンのエツチング速度が4〜5倍以上も速いため下層の
酸化シリコン層がオーバーエツチングされて、第4図(
b)に示すごと(オーバーハングの形成された開口部4
が形成される。このオーバーハングのため開口部4に形
成される第二の金属層6のステップカバレージが悪くな
ったり、オーバーハング部分に薬液が残留し腐食の原因
にもなり、MISトランジスタのドレインを兼ねる第二
の金属層6と透明導電層との電気的接続及び図示はして
いないが走査信号線2の取り出し電極を兼ねる第二の金
属層と走査信号線2との電気的接続に不良が生じ、画素
の欠陥(点欠陥)や−走査信号線全線にわたる画素の欠
陥(線欠陥)が生じるという問題点を有していた。これ
らの欠陥は画像表示装置としては致命的である。
本発明はかかる点に鑑み、マスク枚数を一枚減少させて
簡単な製造工程を有し、かつ良好な開口部を得て、電気
的接続不良が少な(、歩留まりの高い薄膜トランジスタ
アレーの製造方法を提供することを目的とする。
簡単な製造工程を有し、かつ良好な開口部を得て、電気
的接続不良が少な(、歩留まりの高い薄膜トランジスタ
アレーの製造方法を提供することを目的とする。
問題点を解決するための手段
本発明は、前述の問題点を解決するため、絶縁性基板上
に、第一の金属層、絶縁層半導体層を全面に被着後、開
口部のレジストパターンを形成し、このレジストパター
ンをマスクとして半導体層を第1エツチングにより選択
的に除去した後に、第一の透明絶縁層及び第二の透明絶
縁層を第2のエツチングで除去する。このエツチングと
してはたとえば、弗化炭素または弗化炭素の弗素の一部
が水素に置換された構造のガスを含む反応性ガスを用い
たリアクティブイオンエッチングして透明導電層の一部
を露出する方法を用いるのである。
に、第一の金属層、絶縁層半導体層を全面に被着後、開
口部のレジストパターンを形成し、このレジストパター
ンをマスクとして半導体層を第1エツチングにより選択
的に除去した後に、第一の透明絶縁層及び第二の透明絶
縁層を第2のエツチングで除去する。このエツチングと
してはたとえば、弗化炭素または弗化炭素の弗素の一部
が水素に置換された構造のガスを含む反応性ガスを用い
たリアクティブイオンエッチングして透明導電層の一部
を露出する方法を用いるのである。
作用
本発明は前記した構成により製造すると、マスク枚数を
一枚減少させることができ、かつ、窒化シリコンよりも
酸化シリコンのエツチングレートの方が小さいため開口
部にオーバーハングが生ぜず、良好なコンタクトが形成
され、MIS)ランジスタのドレインを兼ねる第二の金
属層と第一の透明導電層との電気的接続及び走査信号線
の取り出し電極を兼ねる第二の金属層と走査信号線との
電気的接続の不良が低減されるので、製造工程が簡単で
、コストが安く、歩留まりの高い薄膜トランジスダアレ
ーが製造できる。
一枚減少させることができ、かつ、窒化シリコンよりも
酸化シリコンのエツチングレートの方が小さいため開口
部にオーバーハングが生ぜず、良好なコンタクトが形成
され、MIS)ランジスタのドレインを兼ねる第二の金
属層と第一の透明導電層との電気的接続及び走査信号線
の取り出し電極を兼ねる第二の金属層と走査信号線との
電気的接続の不良が低減されるので、製造工程が簡単で
、コストが安く、歩留まりの高い薄膜トランジスダアレ
ーが製造できる。
−9=
実施例
第1図は本発明の一実施例における薄膜トランジスタア
レーの断面図を示し、第2図は開口部を形成するプロセ
スごとの開口部形成部の断面図を示すものであり、この
二つの図面を用いて説明する。
レーの断面図を示し、第2図は開口部を形成するプロセ
スごとの開口部形成部の断面図を示すものであり、この
二つの図面を用いて説明する。
まず、ガラス板7上に透明導電層1として例えばI T
O(Indium−Tin−Oxide )を選択的
に被着形成し、その後全面に第一の透明絶縁層8として
例えば酸化シリコンを被着する。次いでゲート電極と走
査信号線を兼ねる第一の金属層2を例えばCrで選択的
に被着形成する。その後例えばプラズマCVD法により
全面に第二の透明絶縁層9として例えば窒化シリコン層
と、トナーまたはアクセプタとなる不純物をほとんど含
まない非晶質シリコン半導体層3Aを全面に100OA
被着形成し、引き続いて半導体保護層10として例えば
、窒化シリコン層を選択的に被着形成する。この保護層
10は第1図に示されており、第2図Aはコンタクト部
分を示すもので層10は示されていない。そして、非晶
質シリコン半導体層3A、窒化シリコン層9及び酸化シ
リコン層8上に通常のフォトリソグラフィー法で第2図
Aのように開口部形成用のレジストパターン11を形成
し、例えば弗化水素酸:硝酸−1:30なるエツチング
液に60秒程度浸積して非晶質シリコン半導体層3Aを
選択的に除去する。このときのエツチングレートは非晶
質シリコンの被着方法にもよるが約10000A/分で
あるために非晶質シリコン3Aはレジスト11に対して
約1μm程度サイドエッチされるので第2図Bのように
なる。このサイドエッチは後に窒化シリコン層と酸化シ
リコン層をリアクティブイオンエツチングする際にオー
バーハングが生ずるのを防止する。そして水洗乾燥後1
60℃程度で約20分間ベータしてレジストと基板との
密着性、特にサイドエッチ部の密着性を向上させて第2
図Cのようにする。その後、例えば平行平板型のリアク
ティブイオンエッチング装置にて、例えばCF4を27
5CCM、02を3 SCCMの流量で400mTor
rに保って、350Wのパワーでエツチングして窒化シ
リコン9および酸化シリコン8をエツチングする。こう
して第一の透明導電層1を一部露出させる。このエツチ
ング条件では酸化シリコンより窒化シリコンの方が数倍
エツチングレートが大きいので二層エッチではあるがオ
ーバーハングは生じず、かつ、非晶質シリコンはレジス
トエツジより1μm程度入り込んでいるのでこれもオー
バーハングを生じさせないので第2図りのようになる。
O(Indium−Tin−Oxide )を選択的
に被着形成し、その後全面に第一の透明絶縁層8として
例えば酸化シリコンを被着する。次いでゲート電極と走
査信号線を兼ねる第一の金属層2を例えばCrで選択的
に被着形成する。その後例えばプラズマCVD法により
全面に第二の透明絶縁層9として例えば窒化シリコン層
と、トナーまたはアクセプタとなる不純物をほとんど含
まない非晶質シリコン半導体層3Aを全面に100OA
被着形成し、引き続いて半導体保護層10として例えば
、窒化シリコン層を選択的に被着形成する。この保護層
10は第1図に示されており、第2図Aはコンタクト部
分を示すもので層10は示されていない。そして、非晶
質シリコン半導体層3A、窒化シリコン層9及び酸化シ
リコン層8上に通常のフォトリソグラフィー法で第2図
Aのように開口部形成用のレジストパターン11を形成
し、例えば弗化水素酸:硝酸−1:30なるエツチング
液に60秒程度浸積して非晶質シリコン半導体層3Aを
選択的に除去する。このときのエツチングレートは非晶
質シリコンの被着方法にもよるが約10000A/分で
あるために非晶質シリコン3Aはレジスト11に対して
約1μm程度サイドエッチされるので第2図Bのように
なる。このサイドエッチは後に窒化シリコン層と酸化シ
リコン層をリアクティブイオンエツチングする際にオー
バーハングが生ずるのを防止する。そして水洗乾燥後1
60℃程度で約20分間ベータしてレジストと基板との
密着性、特にサイドエッチ部の密着性を向上させて第2
図Cのようにする。その後、例えば平行平板型のリアク
ティブイオンエッチング装置にて、例えばCF4を27
5CCM、02を3 SCCMの流量で400mTor
rに保って、350Wのパワーでエツチングして窒化シ
リコン9および酸化シリコン8をエツチングする。こう
して第一の透明導電層1を一部露出させる。このエツチ
ング条件では酸化シリコンより窒化シリコンの方が数倍
エツチングレートが大きいので二層エッチではあるがオ
ーバーハングは生じず、かつ、非晶質シリコンはレジス
トエツジより1μm程度入り込んでいるのでこれもオー
バーハングを生じさせないので第2図りのようになる。
そして、レジストパターン11を除去すれば第2図Eの
ようなオーバーハングのない良好な開口部4が得られる
。この時、図示はしないが、この薄膜トランジスタアレ
ーの端部では走査信号線2上の窒化シリコン層9にも開
口部が形成される。そして、映像信号線とMISトラン
ジスタのソースを兼ねる第二の金属層5およびMISト
ランジスタのドレインと開口部4を介して第一の透明導
電層1とを接続する第二の金属層6が例えばAIにて選
択的に被着形成され、同時に前述した薄膜トランジスタ
アレ一端部の開口部を介して走査信号線2の取り出し電
極も形成される。最後に、第二の金属層5および6と半
導体保護層10をマスクとして、トランジスタ部以外の
不要な非晶質シリコン層を例えば、弗硝酸系のエツチン
グ液によって選択的に除去すれば薄膜トランジスタアレ
ーが完成される。
ようなオーバーハングのない良好な開口部4が得られる
。この時、図示はしないが、この薄膜トランジスタアレ
ーの端部では走査信号線2上の窒化シリコン層9にも開
口部が形成される。そして、映像信号線とMISトラン
ジスタのソースを兼ねる第二の金属層5およびMISト
ランジスタのドレインと開口部4を介して第一の透明導
電層1とを接続する第二の金属層6が例えばAIにて選
択的に被着形成され、同時に前述した薄膜トランジスタ
アレ一端部の開口部を介して走査信号線2の取り出し電
極も形成される。最後に、第二の金属層5および6と半
導体保護層10をマスクとして、トランジスタ部以外の
不要な非晶質シリコン層を例えば、弗硝酸系のエツチン
グ液によって選択的に除去すれば薄膜トランジスタアレ
ーが完成される。
この後、本発明による薄膜トランジスタアレーを用いて
液晶ディスプレイが構成される。
液晶ディスプレイが構成される。
以上のように、開口部4を形成する際に、通常のフォト
リソグラフィー法で開口部4のレジストパターン11を
形成し、例えば、弗化水素酸:硝酸=1:30というエ
ツチング液に60秒程度浸積して非晶質シリコン半導体
層を選択的に除去し水洗乾燥後160℃程度で約20分
間ベークしてレジストと基板との密着性を向上させる。
リソグラフィー法で開口部4のレジストパターン11を
形成し、例えば、弗化水素酸:硝酸=1:30というエ
ツチング液に60秒程度浸積して非晶質シリコン半導体
層を選択的に除去し水洗乾燥後160℃程度で約20分
間ベークしてレジストと基板との密着性を向上させる。
その後、例えば平行平板型のリアクティブイオンエッチ
ング装置ニテ、例えばCF 4 ヲ273CCM、02
を3 SCCMの流量で40 ClmTorrに保って
、350Wのパワーで窒化シリコンおよび酸化シリコン
をエツチングして、第一の透明導電層1を一部露出させ
て、開口部4を形成し、レジスト除去を行う七オーバー
ハングがまったく生ぜず、良好なコンタクトが形成され
、第二の金属層5及び6と半導体保護層10をマスクと
して、非晶質シリコン層を例えば、弗硝酸系のエツチン
グ液によって選択的に除去すれば、マスク枚数が一枚減
少し簡単な製造工程を有し、歩留まりが高(、製造コス
トの安価な薄膜トランジスタアレーが製造できる。
ング装置ニテ、例えばCF 4 ヲ273CCM、02
を3 SCCMの流量で40 ClmTorrに保って
、350Wのパワーで窒化シリコンおよび酸化シリコン
をエツチングして、第一の透明導電層1を一部露出させ
て、開口部4を形成し、レジスト除去を行う七オーバー
ハングがまったく生ぜず、良好なコンタクトが形成され
、第二の金属層5及び6と半導体保護層10をマスクと
して、非晶質シリコン層を例えば、弗硝酸系のエツチン
グ液によって選択的に除去すれば、マスク枚数が一枚減
少し簡単な製造工程を有し、歩留まりが高(、製造コス
トの安価な薄膜トランジスタアレーが製造できる。
尚、上記実施例では、補助容量を設けなかったが、画質
を向上させるために補助容量となる電極の一方を例えば
第一の金属層と同レベルに設け、第一の透明絶縁層を介
して第一の透明導電層をもう一方の補助容量電極とする
ことにより補助容量を付加することもできる。また、半
導体層と第二の金属層との電気的接続のオーミック性を
改善するために非晶質シリコン半導体層3と第二の金属
層5および6との間にPまたはAs等の不純物を高濃度
含む非晶質シリコン半導体層を介在させても良い。
を向上させるために補助容量となる電極の一方を例えば
第一の金属層と同レベルに設け、第一の透明絶縁層を介
して第一の透明導電層をもう一方の補助容量電極とする
ことにより補助容量を付加することもできる。また、半
導体層と第二の金属層との電気的接続のオーミック性を
改善するために非晶質シリコン半導体層3と第二の金属
層5および6との間にPまたはAs等の不純物を高濃度
含む非晶質シリコン半導体層を介在させても良い。
発明の詳細
な説明したように、本発明によれば、良好な開口部を得
て電気的接続不良が少ないので、マスク枚数を一枚減少
させることも可能で、製造工程が簡単でコストが安く歩
留まりの高い薄膜トランジスタアレーが製造できて、そ
の実用上の効果は大きい。
て電気的接続不良が少ないので、マスク枚数を一枚減少
させることも可能で、製造工程が簡単でコストが安く歩
留まりの高い薄膜トランジスタアレーが製造できて、そ
の実用上の効果は大きい。
第1図は本発明の方法により形成された薄膜トランジス
タアレーの断面図、第2図(A)〜(E)は開口部を形
成するプロセスごとの断面図、第3図は従来の薄膜トラ
ンジスタアレーの概略平面図、第4図(A)は従来の液
晶ディスプレイの概略断面図、同(B)は同(A)の部
分断面図、第5図は液晶ディスプレイ装置の等価回路図
である。 1・・・第一の透明導電層、2・・・第一の金属層(走
査信号線)、3A・・・非晶質シリコンを主成分とする
半導体層、3B・・・非晶質シリコンを主成分とする島
状の半導体層、4・・・開口部、5・・・第二の金属層
(映像信号線)、6・・・第二の金属層(ドレイン電極
)、7・・・ガラス基板、8・・・第一の透明絶縁層、
9・・・第二の透明絶縁層、10・・・半導体保護層、
11・・・レジスト、12・・・ガラス基板、13・・
・第二の透明導電層、14・・・液晶層、15・・・偏
向板、16・・・MXSトランジスタ、17・・・液晶
セル。 代理人の氏名 弁理士 中尾敏男 ほか1名第2図 第4図 第3図 第5図
タアレーの断面図、第2図(A)〜(E)は開口部を形
成するプロセスごとの断面図、第3図は従来の薄膜トラ
ンジスタアレーの概略平面図、第4図(A)は従来の液
晶ディスプレイの概略断面図、同(B)は同(A)の部
分断面図、第5図は液晶ディスプレイ装置の等価回路図
である。 1・・・第一の透明導電層、2・・・第一の金属層(走
査信号線)、3A・・・非晶質シリコンを主成分とする
半導体層、3B・・・非晶質シリコンを主成分とする島
状の半導体層、4・・・開口部、5・・・第二の金属層
(映像信号線)、6・・・第二の金属層(ドレイン電極
)、7・・・ガラス基板、8・・・第一の透明絶縁層、
9・・・第二の透明絶縁層、10・・・半導体保護層、
11・・・レジスト、12・・・ガラス基板、13・・
・第二の透明導電層、14・・・液晶層、15・・・偏
向板、16・・・MXSトランジスタ、17・・・液晶
セル。 代理人の氏名 弁理士 中尾敏男 ほか1名第2図 第4図 第3図 第5図
Claims (6)
- (1)絶縁性基板上に、第一の金属層、絶縁層、半導体
層、及び第二の金属層を選択的に被着形成してなる薄膜
トランジスタアレーの製造において、前記絶縁層と前記
半導体層上に開口部を有するレジストパターンを形成し
、前記レジストパターンをマスクとして第一のエッチン
グ方法と第二のエッチング方法とを組合せたエッチング
により前記開口部部分の前記半導体層および絶縁層を選
択的に除去することを特徴とする薄膜トランジスタアレ
ーの製造方法。 - (2)第一のエッチング方法がウェットエッチングであ
り、第二のエッチング方法がリアクティブイオンエッチ
ングであることを特徴とする特許請求の範囲第1項に記
載の薄膜トランジスタアレーの製造方法。 - (3)絶縁性基板上に透明導電層を選択的に形成し、前
記透明導電層上に第一の透明絶縁層を形成し、前記第一
の透明絶縁層上にはトランジスタのゲートとなる第一の
金属層を選択的に形成し、前記第一の金属層上に、第二
の透明絶縁層を介して全面に半導体層を形成し、前記第
二の透明絶縁層と前記半導体層を介して前記第一の金属
層上の一部に第三の絶縁層を選択的に形成し、前記透明
導電層上に形成された前記第一、第二の透明絶縁層及び
半導体層に開口部を形成し、前記半導体層上で前記第一
の金属層と一部重なり合うように選択的に形成された一
対の第二の金属層の一方が前記開口部を介して電気的に
接触し、前記半導体層を前記第三の絶縁層及び前記第二
の金属層をマスクとしてエッチングにより選択的に除去
する方法において、前記開口部は、前記第一及び第二の
透明絶縁層と前記半導体層上に形成された開口部のレジ
ストパターンをマスクとして前記半導体層をウェットエ
ッチングにより選択的に除去した後に少なくとも弗化炭
素または弗化炭素の弗素の一部が水素に置換された構造
のガスを含む反応性ガスを用いたリアクティブイオンエ
ッチングすることにより得ることを特徴とする薄膜トラ
ンジスタアレーの製造方法。 - (4)第一の透明絶縁層は酸化シリコン、第二の透明絶
縁層は窒化シリコン、半導体層はシリコンを主成分とす
る非晶質半導体であることを特徴とする特許請求の範囲
第3項に記載の薄膜トランジスタアレーの製造方法。 - (5)反応性ガスがCF_4とO_2を含むことを特徴
とする特許請求の範囲第4項に記載の薄膜トランジスタ
アレーの製造方法。 - (6)半導体層は弗化水素酸と硝酸を含むエッチング液
にてエッチングすることを特徴とする特許請求の範囲第
5項に記載の薄膜トランジスタアレーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11944087A JPH0833551B2 (ja) | 1987-05-15 | 1987-05-15 | 薄膜トランジスタアレ−の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11944087A JPH0833551B2 (ja) | 1987-05-15 | 1987-05-15 | 薄膜トランジスタアレ−の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63284524A true JPS63284524A (ja) | 1988-11-21 |
JPH0833551B2 JPH0833551B2 (ja) | 1996-03-29 |
Family
ID=14761467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11944087A Expired - Fee Related JPH0833551B2 (ja) | 1987-05-15 | 1987-05-15 | 薄膜トランジスタアレ−の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0833551B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02213821A (ja) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置 |
US6054392A (en) * | 1997-05-27 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and method of forming a contact hole in the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61134786A (ja) * | 1984-12-06 | 1986-06-21 | キヤノン株式会社 | 表示装置 |
JPS61171151A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 多層配線の製造方法 |
JPS63161429A (ja) * | 1986-12-24 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレ−の製造方法 |
-
1987
- 1987-05-15 JP JP11944087A patent/JPH0833551B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61134786A (ja) * | 1984-12-06 | 1986-06-21 | キヤノン株式会社 | 表示装置 |
JPS61171151A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 多層配線の製造方法 |
JPS63161429A (ja) * | 1986-12-24 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレ−の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02213821A (ja) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置 |
US6054392A (en) * | 1997-05-27 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and method of forming a contact hole in the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0833551B2 (ja) | 1996-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
JP3238020B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
US4684435A (en) | Method of manufacturing thin film transistor | |
JP3288615B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
JPH0580650B2 (ja) | ||
JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
JPH02206132A (ja) | 薄膜トランジスタ | |
JPS63284524A (ja) | 薄膜トランジスタアレ−の製造方法 | |
JPH02177563A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH01101668A (ja) | 薄膜トランジスタアレーの製造方法 | |
JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
JPS63284523A (ja) | 薄膜トランジスタアレ−の製造方法 | |
JPS63161429A (ja) | 薄膜トランジスタアレ−の製造方法 | |
JPS62299035A (ja) | 半導体装置の製造方法 | |
KR100259610B1 (ko) | 액정표시장치 및 그 제조방법 | |
JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
JP2781383B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
US5523187A (en) | Method for the fabrication of liquid crystal display device | |
JPH05315329A (ja) | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 | |
JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |