JP2594114B2 - 液晶表示パネル用電極基板の製造方法 - Google Patents
液晶表示パネル用電極基板の製造方法Info
- Publication number
- JP2594114B2 JP2594114B2 JP13360288A JP13360288A JP2594114B2 JP 2594114 B2 JP2594114 B2 JP 2594114B2 JP 13360288 A JP13360288 A JP 13360288A JP 13360288 A JP13360288 A JP 13360288A JP 2594114 B2 JP2594114 B2 JP 2594114B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- metal film
- insulating
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は液晶表示パネル用電極基板の製造方法に関す
る。
る。
（ロ） 従来の技術 近年非晶質半導体材料、特にアモルフアス、シリコン
（以下ａ−siと略記する）膜等の非晶質材料は、その物
性上の特徴及びプラズマCVD法という形成法の利点をい
かしてこれまでの単結晶シリコン（ｃ−si）では実現不
可能であつた分野への応用を開拓している。特にａ−si
膜はプラズマ反応という形成法で成膜できるため、太陽
電池や大面積液晶TV用のスイッチング素子などに応用さ
れている。
（以下ａ−siと略記する）膜等の非晶質材料は、その物
性上の特徴及びプラズマCVD法という形成法の利点をい
かしてこれまでの単結晶シリコン（ｃ−si）では実現不
可能であつた分野への応用を開拓している。特にａ−si
膜はプラズマ反応という形成法で成膜できるため、太陽
電池や大面積液晶TV用のスイッチング素子などに応用さ
れている。
アクテイブマトリクス型の液晶テレビへのａ−SiTFT
スイッチング素子の応用は、プラズマ反応の大面積化の
容易さといつたメリットをいかしたものであるが、同時
に同反応法によつてTFTを構成するゲート絶縁膜やパッ
シベーション膜となる窒化シリコン（以下SiN）膜や酸
化シリコン（以下Si02）膜を反応ガスを変えるだけで形
成できるという長所も利用している。
スイッチング素子の応用は、プラズマ反応の大面積化の
容易さといつたメリットをいかしたものであるが、同時
に同反応法によつてTFTを構成するゲート絶縁膜やパッ
シベーション膜となる窒化シリコン（以下SiN）膜や酸
化シリコン（以下Si02）膜を反応ガスを変えるだけで形
成できるという長所も利用している。
しかしながら、数ミクロン以下の薄膜は、膜厚および
その形成条件によつて膜内に内部応力を潜在しやすい。
この内部応力を無視した場合、多層構造の薄膜を形成す
る際に膜剥がれや膜割れが発生するなどの問題が生じ
る。さらにこの内部応力は、TFTなどのアクテイブデバ
イスの駆動特性にも影響を与える。また、膜剥がれなど
は膜中の応力のほかに下層薄膜の材料にも依存する。そ
のため多層構造の薄膜デバイスは、その内部応力を素子
設計の際に十分考慮に入れなければならない。
その形成条件によつて膜内に内部応力を潜在しやすい。
この内部応力を無視した場合、多層構造の薄膜を形成す
る際に膜剥がれや膜割れが発生するなどの問題が生じ
る。さらにこの内部応力は、TFTなどのアクテイブデバ
イスの駆動特性にも影響を与える。また、膜剥がれなど
は膜中の応力のほかに下層薄膜の材料にも依存する。そ
のため多層構造の薄膜デバイスは、その内部応力を素子
設計の際に十分考慮に入れなければならない。
したがつて、例えば液晶テレビに表示電極に用いられ
る導電性のITO膜のような多孔質の膜上に薄膜を形成す
る際応力を比較的制御しやすい膜をあらかじめバッフア
層として形成した後に所望の薄膜を順次形成している。
しかしながらバッファ層として簡便に用いられる膜は少
なく、良好な絶縁性でかつ膜内応力を緩和しやすいもの
としては酸化シリコン（SiO2）膜に限られてしまう。ま
たSi3N4膜とSiO2膜の２層構造では、膜エッジにおいて
応力が緩和されLSI製造プロセスにおいても膜下地材料
の転位発生抑制に使用されている。この事はSiO2膜の粘
性に起因する応力緩和があるためである。
る導電性のITO膜のような多孔質の膜上に薄膜を形成す
る際応力を比較的制御しやすい膜をあらかじめバッフア
層として形成した後に所望の薄膜を順次形成している。
しかしながらバッファ層として簡便に用いられる膜は少
なく、良好な絶縁性でかつ膜内応力を緩和しやすいもの
としては酸化シリコン（SiO2）膜に限られてしまう。ま
たSi3N4膜とSiO2膜の２層構造では、膜エッジにおいて
応力が緩和されLSI製造プロセスにおいても膜下地材料
の転位発生抑制に使用されている。この事はSiO2膜の粘
性に起因する応力緩和があるためである。
上述の如きSi3N4/SiO22層構造を有する従来の液晶パ
ネル用電極基板の画素電極と薄膜トランジスタ（TFT）
の素子断面図を第３図に示す。同図の素子形成はガラス
などの透光絶縁性基板（１）上にクロム（Cr）膜などの
ゲート電極用金属膜（10）を形成した後ITO膜やSnO2膜
などの透明導電膜（２）を形成、パターニングし次にSi
O2膜（４）を被着形成した後少なくとも前記透明導電膜
（２）をおおうようにSiO2膜（４）をパターニングし、
次にゲートSiN（５）膜、ａ−Si膜（６）、パッシベー
シヨン用SiN膜（７）を順次積層形成する。パッシベー
シヨン用SiN膜（７）をパターニングし、この後n+型ａ
−Si膜（８）を全面に形成した後n+型ａ−Si膜（８）、
ａ−Si膜（６）を同一のレジストパターンでエッチング
する。次にゲートSiN膜（５）を所望の位置にコンタク
トホール用にエッチングを行う。この際従来の素子構造
ではSiN膜（５）とSiO2膜（４）とが直接接触している
ためSiN膜のエッチングの際にSiO2膜が弗素（Ｆ）系の
エッチヤントによつてエッチングされてしまう。これは
一般にSiO2膜（４）はSiN膜（５）よりもエッチングレ
ートが大きいためでありこのため図中Ρのコンタクトホ
ール位置のホールサイド部分がオーバーエッチングされ
空洞ができてしまう。
ネル用電極基板の画素電極と薄膜トランジスタ（TFT）
の素子断面図を第３図に示す。同図の素子形成はガラス
などの透光絶縁性基板（１）上にクロム（Cr）膜などの
ゲート電極用金属膜（10）を形成した後ITO膜やSnO2膜
などの透明導電膜（２）を形成、パターニングし次にSi
O2膜（４）を被着形成した後少なくとも前記透明導電膜
（２）をおおうようにSiO2膜（４）をパターニングし、
次にゲートSiN（５）膜、ａ−Si膜（６）、パッシベー
シヨン用SiN膜（７）を順次積層形成する。パッシベー
シヨン用SiN膜（７）をパターニングし、この後n+型ａ
−Si膜（８）を全面に形成した後n+型ａ−Si膜（８）、
ａ−Si膜（６）を同一のレジストパターンでエッチング
する。次にゲートSiN膜（５）を所望の位置にコンタク
トホール用にエッチングを行う。この際従来の素子構造
ではSiN膜（５）とSiO2膜（４）とが直接接触している
ためSiN膜のエッチングの際にSiO2膜が弗素（Ｆ）系の
エッチヤントによつてエッチングされてしまう。これは
一般にSiO2膜（４）はSiN膜（５）よりもエッチングレ
ートが大きいためでありこのため図中Ρのコンタクトホ
ール位置のホールサイド部分がオーバーエッチングされ
空洞ができてしまう。
尚、SiN膜のエッチヤントとしては上述の弗素系以外
に熱リン酸なども使用可能であるが条件制御が困難であ
ることが多い。さらにSiN膜は形成条件によつて膜質が
微妙に変化しそのエッチングレートにも変化が生じる。
そのためSiO2膜とSiN膜との２層構造の薄膜デバイスで
は一般にSiO2膜形成後にその上層と下層とを電気的につ
なぐSiO2のコンタクトホールを形成し、次にSiN膜を形
成し同じようにその後SiN膜のコンタクトホールを形成
する必要があつた。このため工程数が多くなりホールの
形状が変形してコンタクトの信頼性の低下を招く惧れが
あつた。
に熱リン酸なども使用可能であるが条件制御が困難であ
ることが多い。さらにSiN膜は形成条件によつて膜質が
微妙に変化しそのエッチングレートにも変化が生じる。
そのためSiO2膜とSiN膜との２層構造の薄膜デバイスで
は一般にSiO2膜形成後にその上層と下層とを電気的につ
なぐSiO2のコンタクトホールを形成し、次にSiN膜を形
成し同じようにその後SiN膜のコンタクトホールを形成
する必要があつた。このため工程数が多くなりホールの
形状が変形してコンタクトの信頼性の低下を招く惧れが
あつた。
（ハ） 解決しようとする課題 本発明は上述のような事情に鑑み、同系列のエッチヤ
ントに対してエッチングレートの異なる複数の物質を積
層しても、夫々のパターニングが簡単に精度よく実現で
きる液晶表示パネル用電極基板の製造方法を提供するも
のである。
ントに対してエッチングレートの異なる複数の物質を積
層しても、夫々のパターニングが簡単に精度よく実現で
きる液晶表示パネル用電極基板の製造方法を提供するも
のである。
（ニ） 課題を解決するための手段 本発明の第１の液晶表示パネル用電極基板の製造方法
は、「絶縁性基板上に導電膜をパターン形成する工程
と、 前記導電膜上に金属膜を被着する工程と、 前記金属膜上にレジストパターンを形成した後、該パ
ターンをマスクとして金属膜をエッチングし、レジスト
パターン仕上に金属膜パッドを得る工程と、 前記金属膜パッド上に前記レジストパターンを積層し
た状態で、レジストパターン上並びに露出した導電膜上
の全面に第１の絶縁膜を被着する工程と、 前記レジストパターンを剥離して、前記金属膜パッド
を露出せしめる工程と、 前記金属膜パッド並びに前記第の絶縁膜上の全面に第
２の絶縁膜を形成した後、金属膜パッド上の第２の絶縁
膜にコンタクトホールをパターン形成する工程と、 前記第２の絶縁膜に形成したコンタクトホールから露
出した金属膜パッドに配線用金属を接続する工程」から
なるものである。
は、「絶縁性基板上に導電膜をパターン形成する工程
と、 前記導電膜上に金属膜を被着する工程と、 前記金属膜上にレジストパターンを形成した後、該パ
ターンをマスクとして金属膜をエッチングし、レジスト
パターン仕上に金属膜パッドを得る工程と、 前記金属膜パッド上に前記レジストパターンを積層し
た状態で、レジストパターン上並びに露出した導電膜上
の全面に第１の絶縁膜を被着する工程と、 前記レジストパターンを剥離して、前記金属膜パッド
を露出せしめる工程と、 前記金属膜パッド並びに前記第の絶縁膜上の全面に第
２の絶縁膜を形成した後、金属膜パッド上の第２の絶縁
膜にコンタクトホールをパターン形成する工程と、 前記第２の絶縁膜に形成したコンタクトホールから露
出した金属膜パッドに配線用金属を接続する工程」から
なるものである。
本発明の第２の液晶表示パネル用電極基板の製造方法
は 「絶縁性基板上に画素電極となる導電膜をパターン形
成する工程と、 前記導電膜上並びに露出した絶縁性基板上の全面に金
属膜を被着する工程と、 画素電極位置並びにトランジスタ位置の前記金属膜上
にレジストパターンを形成した後、該パターンをマスク
として金属膜をエッチングし、レジストパターン下に画
素電極位置の金属膜パッド並びにトランジスタ位置のゲ
ート電極を得る工程と 前記金属膜パッド上並びにゲート電極上に前記レジス
トパターンを積層した状態で、レジストパターン上、露
出した導電膜上並びに露出した絶縁性基板上の全面に第
１の絶縁膜を被着する工程と、 前記レジストパターンを剥離して、前記金属膜パッド
並びにゲート電極を露出せしめる工程と、 前記金属膜パッド上ゲート電極上並びに前記第１の絶
縁膜上の全面に第２の絶縁膜を形成する工程とを設け、 その後、前記ゲート電極上の第２の絶縁膜をゲート絶
縁膜としてトランジスタを構成すると共に前記金属膜パ
ッド上の第２の絶縁膜にコンタクトホールを設け、該コ
ンタクトホールを介して金属膜パッドとトランジスタと
を接続するものである。
は 「絶縁性基板上に画素電極となる導電膜をパターン形
成する工程と、 前記導電膜上並びに露出した絶縁性基板上の全面に金
属膜を被着する工程と、 画素電極位置並びにトランジスタ位置の前記金属膜上
にレジストパターンを形成した後、該パターンをマスク
として金属膜をエッチングし、レジストパターン下に画
素電極位置の金属膜パッド並びにトランジスタ位置のゲ
ート電極を得る工程と 前記金属膜パッド上並びにゲート電極上に前記レジス
トパターンを積層した状態で、レジストパターン上、露
出した導電膜上並びに露出した絶縁性基板上の全面に第
１の絶縁膜を被着する工程と、 前記レジストパターンを剥離して、前記金属膜パッド
並びにゲート電極を露出せしめる工程と、 前記金属膜パッド上ゲート電極上並びに前記第１の絶
縁膜上の全面に第２の絶縁膜を形成する工程とを設け、 その後、前記ゲート電極上の第２の絶縁膜をゲート絶
縁膜としてトランジスタを構成すると共に前記金属膜パ
ッド上の第２の絶縁膜にコンタクトホールを設け、該コ
ンタクトホールを介して金属膜パッドとトランジスタと
を接続するものである。
（ホ） 作用 本発明の液晶表示用電極基板の第１の製造方法は第１
の絶縁膜に設けられる導電膜の露出部をリフト・オフ法
により金属パッドで完全に覆う事ができる。従つて、そ
の後前記金属膜パッド上に設けた第２の絶縁膜をエッチ
ングする際、エッチヤントは前記金属膜パッドに妨げら
れ第１の絶縁膜及び透明導電膜に浸透することはない。
の絶縁膜に設けられる導電膜の露出部をリフト・オフ法
により金属パッドで完全に覆う事ができる。従つて、そ
の後前記金属膜パッド上に設けた第２の絶縁膜をエッチ
ングする際、エッチヤントは前記金属膜パッドに妨げら
れ第１の絶縁膜及び透明導電膜に浸透することはない。
さらに、本発明の第２の方法によれば、コンタクト用
の上記金属パッドとTFTのゲート電極が同時に形成でき
る。
の上記金属パッドとTFTのゲート電極が同時に形成でき
る。
（ヘ） 実施例 本発明の液晶表示パネル用電極基板の製造方法を、薄
膜トランジスタ（TFT）に画素電極が結合したアクテイ
ブマトリクス型の液晶表示パネルに採用した場合の一実
施例について第１図並びに第２図に示す。
膜トランジスタ（TFT）に画素電極が結合したアクテイ
ブマトリクス型の液晶表示パネルに採用した場合の一実
施例について第１図並びに第２図に示す。
第１図（ｂ）は一対のTFTと画素電極とからなる一画
素単位を示した電極基板平面図、同図（ａ）は同図
（ｂ）のＡ−Ａ′線断面図、第２図（ａ）乃至（ｇ）は
本発明方法を示す工程断面図である。
素単位を示した電極基板平面図、同図（ａ）は同図
（ｂ）のＡ−Ａ′線断面図、第２図（ａ）乃至（ｇ）は
本発明方法を示す工程断面図である。
以下、第２図に基づき本発明方法を詳述する。
まず、ガラス等の透光絶縁性基板（１）上に酸化スズ
（SnO2）、酸化インジウムスズ（ITO）等の透明導電膜
（２）を例えば400Å〜1500Åの膜厚に被着形成しパタ
ーニングし、画素電極を得る〔同図（ａ）〕。
（SnO2）、酸化インジウムスズ（ITO）等の透明導電膜
（２）を例えば400Å〜1500Åの膜厚に被着形成しパタ
ーニングし、画素電極を得る〔同図（ａ）〕。
次に後工程において必要な上部と画素電極とのコンタ
クトホール部およびTFTのゲート用の500Å〜2000Å膜厚
の金属膜（３）を基板全面に形成した後、所望のレジス
トＲをパターニングする。その後、前記金属膜（３）を
エッチングする〔同図（ｃ）〕。次に、例えば4000Å〜
15000Åを膜厚を有するこのレジストＲを除去すること
なく、続けてその上部に応力緩和用SiO2膜（４）を500
Å〜7000Åで基板全面に形成する〔同図（ｄ）〕。次に
前記レジストＲを所定の剥離液に浸せきすることによ
り、SiO2膜（４）のリフト・オフパターニングを行い、
ゲート電極（3G）とコンタクトホール用金属膜パッド
（3P）を得る。
クトホール部およびTFTのゲート用の500Å〜2000Å膜厚
の金属膜（３）を基板全面に形成した後、所望のレジス
トＲをパターニングする。その後、前記金属膜（３）を
エッチングする〔同図（ｃ）〕。次に、例えば4000Å〜
15000Åを膜厚を有するこのレジストＲを除去すること
なく、続けてその上部に応力緩和用SiO2膜（４）を500
Å〜7000Åで基板全面に形成する〔同図（ｄ）〕。次に
前記レジストＲを所定の剥離液に浸せきすることによ
り、SiO2膜（４）のリフト・オフパターニングを行い、
ゲート電極（3G）とコンタクトホール用金属膜パッド
（3P）を得る。
さらに、窒化シリコン（SiN）等からなる第２の絶縁
膜（５）、アモルフアスシリコン（ａ−Si）膜（６）を
それぞれ例えば2000Å〜5000Å、100Å〜2000Åの膜厚
に順次積層した後、SiN膜等よりなるパッシペーシヨン
膜（７）を200Å〜3000Åの膜厚にパターン形成する
〔同図（ｅ）〕。
膜（５）、アモルフアスシリコン（ａ−Si）膜（６）を
それぞれ例えば2000Å〜5000Å、100Å〜2000Åの膜厚
に順次積層した後、SiN膜等よりなるパッシペーシヨン
膜（７）を200Å〜3000Åの膜厚にパターン形成する
〔同図（ｅ）〕。
次に燐ドープされたアモルフアスシリコン（n+a−S
i）膜（８）を100Å〜2000Åの膜厚に形成した後、n+a
−Si膜（８）、ａ−Si膜（６）、第２の絶縁膜（５）を
順次パターニングする。尚、前記第２の絶縁膜（５）の
エッチングに於ては前記金属膜パッド（3P）上にコンタ
クトホール（Ｐ）をパターニングする〔同図（ｆ）〕。
i）膜（８）を100Å〜2000Åの膜厚に形成した後、n+a
−Si膜（８）、ａ−Si膜（６）、第２の絶縁膜（５）を
順次パターニングする。尚、前記第２の絶縁膜（５）の
エッチングに於ては前記金属膜パッド（3P）上にコンタ
クトホール（Ｐ）をパターニングする〔同図（ｆ）〕。
その後配線用金属膜（９）をパターン形成してコンタ
クトホール（Ｐ）から露出した金属膜パッド（3P）と前
記配線用金属膜（９）を接続する〔同図（ｇ）〕。
クトホール（Ｐ）から露出した金属膜パッド（3P）と前
記配線用金属膜（９）を接続する〔同図（ｇ）〕。
上述の如き本発明実施例では第２図（ｄ）の工程に於
て、第１の絶縁膜（４）をリフト・オフ法によりエッチ
ングをするので、エッチング部を精密に形成でき、これ
によつて第１の絶縁膜（４）と金属膜パッド（3P）とが
面一に平坦形成でき穴、段差などの欠陥の発生を抑制し
ている。従つて、同図（ｆ）の工程に於て、該金属膜パ
ッド（3P）上の第２の絶縁膜（５）を、第１の絶縁膜
（４）にも作用するエッチヤントで、エッチングしても
該エッチヤントにより、第１の絶縁膜（４）や透明電極
膜（２）が影響されることはない。
て、第１の絶縁膜（４）をリフト・オフ法によりエッチ
ングをするので、エッチング部を精密に形成でき、これ
によつて第１の絶縁膜（４）と金属膜パッド（3P）とが
面一に平坦形成でき穴、段差などの欠陥の発生を抑制し
ている。従つて、同図（ｆ）の工程に於て、該金属膜パ
ッド（3P）上の第２の絶縁膜（５）を、第１の絶縁膜
（４）にも作用するエッチヤントで、エッチングしても
該エッチヤントにより、第１の絶縁膜（４）や透明電極
膜（２）が影響されることはない。
即ち、本発明方法によれば、第２図（ｂ）の工程で従
来第１の絶縁膜（４）をエッチャントによりエッチング
するとエッチング部に段差、不整等のエッチング不良が
発生し、その後同図（ｃ）の工程で形成される金属膜
（３）に段差、穴等の欠陥が生じ、同図（ｆ）の工程に
於て第２の絶縁膜（５）をエッチングした時にエッチャ
ントが前記第１の絶縁膜（４）を浸食したり、透明電極
膜（２）に浸透したりして悪影響をおよぼすと云う従来
の不都合を解消できる事となる。
来第１の絶縁膜（４）をエッチャントによりエッチング
するとエッチング部に段差、不整等のエッチング不良が
発生し、その後同図（ｃ）の工程で形成される金属膜
（３）に段差、穴等の欠陥が生じ、同図（ｆ）の工程に
於て第２の絶縁膜（５）をエッチングした時にエッチャ
ントが前記第１の絶縁膜（４）を浸食したり、透明電極
膜（２）に浸透したりして悪影響をおよぼすと云う従来
の不都合を解消できる事となる。
尚、上記実施例に置いて、第の絶縁膜（４）としてSi
O2膜を使用する場合にはレジストとしてシュプレー社の
商品名「AZ1350」、剥離液には同社の商品名〔Ｊ−10
0〕を用いる事ができる。
O2膜を使用する場合にはレジストとしてシュプレー社の
商品名「AZ1350」、剥離液には同社の商品名〔Ｊ−10
0〕を用いる事ができる。
（ト） 発明の効果 本発明の液晶表示パネル用電極基板の第１の製造方法
によれば第１の絶縁膜をリフト・オフ法によりエッチン
グするので、第１の絶縁膜がコンタクト用の金属膜パッ
ドと精度よく整合でき後工程で形成される各種薄膜にピ
ンホールを発生させることがない。そして、画素電極の
コンタクト部を金属膜で完全に被覆できるので、その後
前記金属膜パッド上を各種エッチヤントによりエッチン
グしても、このエッチヤントが他の部分に悪影響を与え
ることがなく、このコンタクト部の信頼性が向上する。
によれば第１の絶縁膜をリフト・オフ法によりエッチン
グするので、第１の絶縁膜がコンタクト用の金属膜パッ
ドと精度よく整合でき後工程で形成される各種薄膜にピ
ンホールを発生させることがない。そして、画素電極の
コンタクト部を金属膜で完全に被覆できるので、その後
前記金属膜パッド上を各種エッチヤントによりエッチン
グしても、このエッチヤントが他の部分に悪影響を与え
ることがなく、このコンタクト部の信頼性が向上する。
又、さらに本発明の第２の製造方法に依れば、TFTの
ゲート用金属膜のエッジ部と第１の絶縁膜とを面一に接
続することが可能となるためゲート電圧印加時における
エッジ効果によるゲート絶縁膜の絶縁破壊が軽減でき
る。また本発明ではゲート金属膜とバッフア用金属膜と
を同材料により同時にパターン化するためリフト・オフ
が一度でよく工程の短縮化がはかれる。TFTの信頼性向
上に寄与する。
ゲート用金属膜のエッジ部と第１の絶縁膜とを面一に接
続することが可能となるためゲート電圧印加時における
エッジ効果によるゲート絶縁膜の絶縁破壊が軽減でき
る。また本発明ではゲート金属膜とバッフア用金属膜と
を同材料により同時にパターン化するためリフト・オフ
が一度でよく工程の短縮化がはかれる。TFTの信頼性向
上に寄与する。
第１図（ａ）及び（ｂ）は本発明に係る液晶表示パネル
用電極基板の１画素分の断面図及び平面図、第２図
（ａ）乃至（ｇ）は第１図の製造工程断面図、第３図は
従来の液晶表示パネル用電極基板の１画素分の構造断面
図である。 （１）……絶縁性基板、（２）……透明導電膜、（３）
……金属膜、（４）……第１の絶縁膜、（５）……第２
の絶縁膜、（９）……配線用金属膜、（Ｒ）……レジス
ト、（Ｐ）……コンタクトホール。
用電極基板の１画素分の断面図及び平面図、第２図
（ａ）乃至（ｇ）は第１図の製造工程断面図、第３図は
従来の液晶表示パネル用電極基板の１画素分の構造断面
図である。 （１）……絶縁性基板、（２）……透明導電膜、（３）
……金属膜、（４）……第１の絶縁膜、（５）……第２
の絶縁膜、（９）……配線用金属膜、（Ｒ）……レジス
ト、（Ｐ）……コンタクトホール。
Claims (2)
- 【請求項１】絶縁性基板上に導電膜をパターン形成する
工程と、 前記導電膜上に金属膜を被着する工程と、 前記金属膜上にレジストパターンを形成した後該パター
ンをマスクとして金属膜をエッチングし、レジストパタ
ーン下に金属膜パッドを得る工程と、 前記金属膜パッド上に前記レジストパターンを積層した
状態で、レジストパターン上並びに露出した導電膜上の
全面に第１の絶縁膜を被着する工程と、 前記レジストパターンを剥離して、前記金属膜パッドを
露出せしめる工程と、 前記金属膜パッド並びに前記第１の絶縁膜上の全面に第
２の絶縁膜を形成した後、金属膜パッド上の第２の絶縁
膜にコンタクトホールをパターン形成する工程と、 前記第２の絶縁膜に形成したコンタクトホールから露出
した金属膜パッドに配線用金属を接続する工程よりなる
液晶表示パネル用電極基板の製造方法。 - 【請求項２】絶縁性基板上に画素電極となる導電膜をパ
ターン形成する工程と、 前記導電膜上並びに露出した絶縁性基板上の全面に金属
膜を被着する工程と、 画素電極位置並びにトランジスタ位置の前記金属膜上に
レジストパターンを形成した後、該パターンをマスクと
して金属膜をエッチングし、レジストパターン下に画素
電極位置の金属膜パッド並びにトランジスタ位置のゲー
ト電極を得る工程と、 前記金属膜パッド上並びにゲート電極上に前記レジスト
パターンを積層した状態で、レジストパターン上、露出
した導電膜上、並びに露出した絶縁性基板上の全面に第
１の絶縁膜を被着する工程と、 前記レジストパターンを剥離して、前記金属膜パッド並
びにゲート電極を露出せしめる工程と、 前記金属膜パッド上、ゲート電極上、並びに前記第１の
絶縁膜上の全面に第２の絶縁膜を形成する工程とを設
け、 その後、前記ゲート電極上の第２の絶縁膜をゲート絶前
膜としてトランジスタを構成すると共に前記金属膜パッ
ド上の第２の絶縁膜にコンタクトホールを設け、該コン
タクトホールを介して金属膜パッドとトランジスタとを
接続する事を特徴とした液晶表示パネル用電極基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13360288A JP2594114B2 (ja) | 1988-05-31 | 1988-05-31 | 液晶表示パネル用電極基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13360288A JP2594114B2 (ja) | 1988-05-31 | 1988-05-31 | 液晶表示パネル用電極基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302323A JPH01302323A (ja) | 1989-12-06 |
| JP2594114B2 true JP2594114B2 (ja) | 1997-03-26 |
Family
ID=15108639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13360288A Expired - Lifetime JP2594114B2 (ja) | 1988-05-31 | 1988-05-31 | 液晶表示パネル用電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594114B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
-
1988
- 1988-05-31 JP JP13360288A patent/JP2594114B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01302323A (ja) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6001539A (en) | Method for manufacturing liquid crystal display | |
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| US6376288B1 (en) | Method of forming thin film transistors for use in a liquid crystal display | |
| JP4023866B2 (ja) | 液晶表示装置の製造方法 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JPH1020342A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH03249735A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0638429B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH0727144B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH07120790A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JP2752617B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0685255A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3151209B2 (ja) | マトリクス型表示装置の製造方法 | |
| JPS61145867A (ja) | マトリクス型薄膜トランジスタ基板 |