JPH0727144B2 - 液晶表示パネル用電極基板の製造方法 - Google Patents
液晶表示パネル用電極基板の製造方法Info
- Publication number
- JPH0727144B2 JPH0727144B2 JP29495187A JP29495187A JPH0727144B2 JP H0727144 B2 JPH0727144 B2 JP H0727144B2 JP 29495187 A JP29495187 A JP 29495187A JP 29495187 A JP29495187 A JP 29495187A JP H0727144 B2 JPH0727144 B2 JP H0727144B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- insulating
- liquid crystal
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 液晶表示パネル用電極基板の製造方法に関する。
（ロ）従来の技術 近年非晶質半導体材料、特にアモルフアス・シリコン
（以下ａ−Siと略記する）膜等の非晶質材料は、その物
件上の特徴及びプラズマCVD法という形成法の利点をい
かしてこれまでの単結晶シリコン（ｃ−Si）では実現不
可能であつた分野への応用を開拓している。特にａ−Si
膜はプラズマ反応という形成法で成膜できるため、太陽
電池や大面積液晶TV用のスイッチング素子などに応用さ
れている。
（以下ａ−Siと略記する）膜等の非晶質材料は、その物
件上の特徴及びプラズマCVD法という形成法の利点をい
かしてこれまでの単結晶シリコン（ｃ−Si）では実現不
可能であつた分野への応用を開拓している。特にａ−Si
膜はプラズマ反応という形成法で成膜できるため、太陽
電池や大面積液晶TV用のスイッチング素子などに応用さ
れている。
アクテイブマトリクス型の液晶テレビへのａ−SiTFTス
イッチング素子の応用は、プラズマ反応の大面積化の容
易さといつたメリットをいかしたものであるが、同時に
同反応法によつてTFTを構成するゲート絶縁膜やパッシ
ベーシヨン膜となる窒化シリコン（以下SiN）膜や酸化
シリコン（以下SiO2）膜を反応ガスを変えるだけで形成
できるという長所も利用している。
イッチング素子の応用は、プラズマ反応の大面積化の容
易さといつたメリットをいかしたものであるが、同時に
同反応法によつてTFTを構成するゲート絶縁膜やパッシ
ベーシヨン膜となる窒化シリコン（以下SiN）膜や酸化
シリコン（以下SiO2）膜を反応ガスを変えるだけで形成
できるという長所も利用している。
しかしながら、数ミクロン以下の薄膜は、膜厚およびそ
の形成条件によつて膜内に内部応力を潜在しやすい。こ
の内部応力を無視した場合、多層構造の薄膜を形成する
際に膜剥がれや膜割れが発生するなどの問題が生じる。
さらにこの内部応力は、TFTなどのアクテイブデバイス
の駆動特性にも影響を与える。また、膜剥がれなどは膜
中の応力のほかに下層薄膜の材料にも依存する。そのた
め多層構造の薄膜デイバイスでは、その内部応力を素子
設計の際に十分考慮に入れなければならない。
の形成条件によつて膜内に内部応力を潜在しやすい。こ
の内部応力を無視した場合、多層構造の薄膜を形成する
際に膜剥がれや膜割れが発生するなどの問題が生じる。
さらにこの内部応力は、TFTなどのアクテイブデバイス
の駆動特性にも影響を与える。また、膜剥がれなどは膜
中の応力のほかに下層薄膜の材料にも依存する。そのた
め多層構造の薄膜デイバイスでは、その内部応力を素子
設計の際に十分考慮に入れなければならない。
したがつて、例えば液晶テレビの表示電極に用いられる
導電性のITO膜のような多孔質の膜上に薄膜を形成する
際応力を比較的制御しやすい膜をあらかじめバッフア層
として形成した後に所望の薄膜を順次形成している。し
かしながらバッフア層として簡便に用いられる膜は少な
く、良好な絶縁性でかつ膜内応力を緩和しやすいものと
しては酸化シリコン（SiO2）膜に限られてしまう。また
Si3N4膜とSiO2膜の２層構造では、膜エッジにおいて応
力が緩和されLSI製造プロセスにおいても膜下地材料の
転位発生抑制に使用されている。この事はSiO2膜の粘性
に起因する応力緩和があるためである。
導電性のITO膜のような多孔質の膜上に薄膜を形成する
際応力を比較的制御しやすい膜をあらかじめバッフア層
として形成した後に所望の薄膜を順次形成している。し
かしながらバッフア層として簡便に用いられる膜は少な
く、良好な絶縁性でかつ膜内応力を緩和しやすいものと
しては酸化シリコン（SiO2）膜に限られてしまう。また
Si3N4膜とSiO2膜の２層構造では、膜エッジにおいて応
力が緩和されLSI製造プロセスにおいても膜下地材料の
転位発生抑制に使用されている。この事はSiO2膜の粘性
に起因する応力緩和があるためである。
従来の液晶パネル用電極基板に形成される画素電極と薄
膜トランジスタ（TFT）の素子断面図を第３図に示す。
同図に於いて素子形成はガラスなどの透光絶縁性基板
（１）上にクロム（Cr）膜などのゲート電極用金属膜
（10）を形成した後ITO膜やSnO2膜などの透明導電膜
（２）を形成、パターニングし次にSiO2膜（３）を被着
形成した後少なくとも前記透明伝導膜（２）をおおうよ
うにSiO2膜（３）をパターニングし、次にゲートSiN
（５）膜、ａ−Si膜（６）、パッシベーシヨン用SiN膜
（７）を順次積層形成する。パッシベーシヨン用SiN膜
（７）をパターニングし、その後n+a-Si膜（８）を全面
に形成した後n+a-Si膜（８）ａ−Si膜（６）を同一のレ
ジストパターンでエッチングする。次にゲートSiN膜
（５）を所望の位置にコンタクトホール用にエッチング
を行う。この際従来の素子構造ではSiN膜（５）とSiO2
膜（３）とが直接接触しているためSiN膜のエッチング
の際にSiO2膜が弗素（Ｆ）のエッチヤントによつてエッ
チングされてしまう。これは一般にSiO2膜（３）はSiN
膜（５）よりもエッチングレートが大きいためでありこ
のため図中Ｏのコンタクトホール位置のホールサイド部
分がオーバーエッチングされ空洞ができてしまう。即ち
SiN膜のエッチヤントとしては熱リン酸なども用いられ
るが条件制御が困難であることが多い。さらにSiN膜は
形成条件によつて膜質が微妙に変化しそのエッチンググ
レートにも変化が生じる。そのためSiO2膜とSiN膜との
２層構造の薄膜デバイスでは前述したようにSiO2膜形成
後に上層と下層とを電気的につなぐコンタクトホールを
形成するためにSiC2膜の形成後にコンタクトホールをパ
ターニングし次にSiN膜を形成し同じようにその後コン
タクトホールを形成していた。このため工程数が多くな
りホールの形状が変形してコンタクトの信頼性の低下を
招く惧れがあつた。
膜トランジスタ（TFT）の素子断面図を第３図に示す。
同図に於いて素子形成はガラスなどの透光絶縁性基板
（１）上にクロム（Cr）膜などのゲート電極用金属膜
（10）を形成した後ITO膜やSnO2膜などの透明導電膜
（２）を形成、パターニングし次にSiO2膜（３）を被着
形成した後少なくとも前記透明伝導膜（２）をおおうよ
うにSiO2膜（３）をパターニングし、次にゲートSiN
（５）膜、ａ−Si膜（６）、パッシベーシヨン用SiN膜
（７）を順次積層形成する。パッシベーシヨン用SiN膜
（７）をパターニングし、その後n+a-Si膜（８）を全面
に形成した後n+a-Si膜（８）ａ−Si膜（６）を同一のレ
ジストパターンでエッチングする。次にゲートSiN膜
（５）を所望の位置にコンタクトホール用にエッチング
を行う。この際従来の素子構造ではSiN膜（５）とSiO2
膜（３）とが直接接触しているためSiN膜のエッチング
の際にSiO2膜が弗素（Ｆ）のエッチヤントによつてエッ
チングされてしまう。これは一般にSiO2膜（３）はSiN
膜（５）よりもエッチングレートが大きいためでありこ
のため図中Ｏのコンタクトホール位置のホールサイド部
分がオーバーエッチングされ空洞ができてしまう。即ち
SiN膜のエッチヤントとしては熱リン酸なども用いられ
るが条件制御が困難であることが多い。さらにSiN膜は
形成条件によつて膜質が微妙に変化しそのエッチンググ
レートにも変化が生じる。そのためSiO2膜とSiN膜との
２層構造の薄膜デバイスでは前述したようにSiO2膜形成
後に上層と下層とを電気的につなぐコンタクトホールを
形成するためにSiC2膜の形成後にコンタクトホールをパ
ターニングし次にSiN膜を形成し同じようにその後コン
タクトホールを形成していた。このため工程数が多くな
りホールの形状が変形してコンタクトの信頼性の低下を
招く惧れがあつた。
（ハ）解決しようとする問題点 本発明は上述のような事情に鑑み、同系列のエッチヤン
トに対してエッチングレートの異なる複数の物質を積層
しても、夫々のパターニングが簡単に精度よく実現でき
る液晶表示パネル用電極基板の製造方法を提供するもの
である。
トに対してエッチングレートの異なる複数の物質を積層
しても、夫々のパターニングが簡単に精度よく実現でき
る液晶表示パネル用電極基板の製造方法を提供するもの
である。
（ニ）問題を解決するための手段 本発明の液晶表示パネル用電極基板の製造方法は、絶縁
性基板上に導電膜をパターン形成する第１工程と、前記
導電膜上にレジストを塗布した後パターニングして導電
膜上の特定位置にレジストを残存せしめる第２工程と、
前記導電膜上並びに前記レジスト上に第１の絶縁膜を形
成した後、該レジストを剥離することに因り、前記特定
位置の導電膜が露出する露出部を形成する第３工程と、
露出した該導電膜を覆うと共に、前記露出部周辺の前記
第１の絶縁膜の表面にまで延出するように、金属膜パッ
ドをパターン形成する第４工程と、前記金属膜パッド並
びに前記第１の絶縁膜の、表面を覆うように第２の絶縁
膜を形成した後、金属膜パッド上の第２の絶縁膜に、コ
ンタクトホールをパターン形成する第５工程と、前記第
２の絶縁膜に形成したコンタクトホールから露出した金
属膜パッドに配線用金属を接続する第６工程よりなるも
のであって、前記第１の絶縁膜は前記第２の絶縁膜と同
種のエッチヤントによってエッチングされる材料からな
ることを特徴とする。
性基板上に導電膜をパターン形成する第１工程と、前記
導電膜上にレジストを塗布した後パターニングして導電
膜上の特定位置にレジストを残存せしめる第２工程と、
前記導電膜上並びに前記レジスト上に第１の絶縁膜を形
成した後、該レジストを剥離することに因り、前記特定
位置の導電膜が露出する露出部を形成する第３工程と、
露出した該導電膜を覆うと共に、前記露出部周辺の前記
第１の絶縁膜の表面にまで延出するように、金属膜パッ
ドをパターン形成する第４工程と、前記金属膜パッド並
びに前記第１の絶縁膜の、表面を覆うように第２の絶縁
膜を形成した後、金属膜パッド上の第２の絶縁膜に、コ
ンタクトホールをパターン形成する第５工程と、前記第
２の絶縁膜に形成したコンタクトホールから露出した金
属膜パッドに配線用金属を接続する第６工程よりなるも
のであって、前記第１の絶縁膜は前記第２の絶縁膜と同
種のエッチヤントによってエッチングされる材料からな
ることを特徴とする。
（ホ）作用 本発明の液晶表示用電極基板の製造方法は、第１の絶縁
膜から導電膜を露出せしめるべく、レジストによるリフ
ト・オフ法により上記第１の絶縁膜に上記導電膜のため
の露出部を設けるものであることから、斯る導電膜の露
出部を精度良く形成することが可能になり、またその露
出部の導電膜を覆うと共に、該露出部周辺の第１絶縁膜
にまで延出するように、金属膜パッドをパターン形成す
ることに因り、後で形成する第２の絶縁膜にコンタクト
ホールを設けるためのエッチヤントとして、たとえ上記
第１の絶縁膜にも作用し得るエッチヤントを使用して
も、上記金属膜パッドにより上記エッチヤントが上記第
１の絶縁膜及び透明導電膜に浸透することがなく、第２
の絶縁膜に良好なコンタクトホールを形成することがで
き、然るに、コンタクトホールから露出した金属膜パッ
ドに良好な状態で配線用金属を接続することができるこ
ととなる。
膜から導電膜を露出せしめるべく、レジストによるリフ
ト・オフ法により上記第１の絶縁膜に上記導電膜のため
の露出部を設けるものであることから、斯る導電膜の露
出部を精度良く形成することが可能になり、またその露
出部の導電膜を覆うと共に、該露出部周辺の第１絶縁膜
にまで延出するように、金属膜パッドをパターン形成す
ることに因り、後で形成する第２の絶縁膜にコンタクト
ホールを設けるためのエッチヤントとして、たとえ上記
第１の絶縁膜にも作用し得るエッチヤントを使用して
も、上記金属膜パッドにより上記エッチヤントが上記第
１の絶縁膜及び透明導電膜に浸透することがなく、第２
の絶縁膜に良好なコンタクトホールを形成することがで
き、然るに、コンタクトホールから露出した金属膜パッ
ドに良好な状態で配線用金属を接続することができるこ
ととなる。
（ヘ）実施例 本発明の液晶表示ピネル用電極基板の製造方法を、薄膜
トランジスタ（TFT）に画素電極が結合したアクアイブ
マトリクス型の液晶表示パネルに採用した場合の一実施
例について第１図並びに第２図に示す。
トランジスタ（TFT）に画素電極が結合したアクアイブ
マトリクス型の液晶表示パネルに採用した場合の一実施
例について第１図並びに第２図に示す。
第１図（ｂ）は一対のTFTと画素電極とからなる一画素
単位を示した電極基板平面図、同図（ａ）は同図（ｂ）
のＡ−Ａ′線断面図、第２図（ａ）乃至（ｇ）は本発明
方法を示す工程断面図である。
単位を示した電極基板平面図、同図（ａ）は同図（ｂ）
のＡ−Ａ′線断面図、第２図（ａ）乃至（ｇ）は本発明
方法を示す工程断面図である。
以下、第２図に基づき本発明方法を詳述する。
まず、ガラス等の透光絶縁性基板（１）上に酸化スズ
（SnO2）、酸化インジウムスズ（ITO）等の透明導電膜
（２）を例えば400Å〜1500Åの膜厚に被着形成しパタ
ーニングする〔同図（ａ）〕。
（SnO2）、酸化インジウムスズ（ITO）等の透明導電膜
（２）を例えば400Å〜1500Åの膜厚に被着形成しパタ
ーニングする〔同図（ａ）〕。
次にこの透明導電膜（２）と後工程〔同図（ｇ）〕で設
けられる配線用金属（９）との接続位置にレジスト
（Ｂ）を例えば4000Å〜15000Åの膜厚にパターン形成
し、その後酸化シリコン（SiO2）等からなる応力緩和用
の第１の絶縁膜（３）を例えば150Å〜3000Åの膜厚に
形成する〔同図（ｂ）〕。
けられる配線用金属（９）との接続位置にレジスト
（Ｂ）を例えば4000Å〜15000Åの膜厚にパターン形成
し、その後酸化シリコン（SiO2）等からなる応力緩和用
の第１の絶縁膜（３）を例えば150Å〜3000Åの膜厚に
形成する〔同図（ｂ）〕。
次にレジスト（Ｂ）を所定の剥離液に浸せきすることに
より、前記接続位置の透明導電膜（２）を露出させ露出
部を形成する。そして、この露出部より露出した透明導
電膜（２）を覆うと共に、この露出部周辺の第１の絶縁
膜（３）にまで延出するように、クロム（Cr）、モリブ
デン（Mo）、チタン（Ti）、タングステン（Ｗ）膜等か
らなる金属膜パッド（４）をパターン形成する［同図
（ｃ）］。
より、前記接続位置の透明導電膜（２）を露出させ露出
部を形成する。そして、この露出部より露出した透明導
電膜（２）を覆うと共に、この露出部周辺の第１の絶縁
膜（３）にまで延出するように、クロム（Cr）、モリブ
デン（Mo）、チタン（Ti）、タングステン（Ｗ）膜等か
らなる金属膜パッド（４）をパターン形成する［同図
（ｃ）］。
その後Cr、Ti、金（Au）膜等からなるゲート電極用金属
膜（10）をパターン形成し〔同図（ｄ）〕、さらに、窒
化シリコン（SiN）等からなる第２の絶縁膜（５）、ア
モルフアスシリコン（ａ−Si）膜（６）、SiN膜等より
なるパンシベーション膜（７）をそれぞれ例えば2000Å
〜5000Å、100Å〜2000Å、200Å〜3000Åの膜厚に順次
積層した後、前記パンシベーション膜（７）をTFT箇所
の所定位置にパターン形成する〔同図（ｅ）〕。
膜（10）をパターン形成し〔同図（ｄ）〕、さらに、窒
化シリコン（SiN）等からなる第２の絶縁膜（５）、ア
モルフアスシリコン（ａ−Si）膜（６）、SiN膜等より
なるパンシベーション膜（７）をそれぞれ例えば2000Å
〜5000Å、100Å〜2000Å、200Å〜3000Åの膜厚に順次
積層した後、前記パンシベーション膜（７）をTFT箇所
の所定位置にパターン形成する〔同図（ｅ）〕。
次に燐ドープされたアモルフアスシリコン（n+a-Si）膜
（８）を100Å〜2000Åの膜厚に形成した後、n+a−Si膜
（８）、ａ−Si膜（６）、第２の絶縁膜（５）を順次パ
ターニングする。尚、前記第２の絶縁膜（５）は金属膜
パッド（４）並びに第１の絶縁膜（３）の表面を覆うよ
うに形成されており、またこの第２の絶縁膜（５）のエ
ッチングに於ては、前記金属膜パッド（４）上にコンタ
クトホール（Ｐ）をパターン形成する［同図（ｆ）］。
（８）を100Å〜2000Åの膜厚に形成した後、n+a−Si膜
（８）、ａ−Si膜（６）、第２の絶縁膜（５）を順次パ
ターニングする。尚、前記第２の絶縁膜（５）は金属膜
パッド（４）並びに第１の絶縁膜（３）の表面を覆うよ
うに形成されており、またこの第２の絶縁膜（５）のエ
ッチングに於ては、前記金属膜パッド（４）上にコンタ
クトホール（Ｐ）をパターン形成する［同図（ｆ）］。
その後配線用金属膜（９）をパターン形成してコンタク
トホール（Ｐ）から露出した金属膜パッド（４）と前記
配線用金属膜（９）を接続する〔同図（ｇ）〕。
トホール（Ｐ）から露出した金属膜パッド（４）と前記
配線用金属膜（９）を接続する〔同図（ｇ）〕。
上述の如き本発明実施例では第２図（ｂ）の工程に於
て、第１の絶縁膜（３）をリフト・オフ法によりエッチ
ングをするので、エッチング部を精密に形成でき、これ
によつてその後の同図（ｄ）の工程に於て該エッチング
部に形成する金属膜パッド（４）に穴、段差などの欠陥
の発生を抑制している。従つて、同図（ｆ）の工程に於
て、該金属膜パッド（４）上の第２の絶縁膜（５）を第
１の絶縁膜（３）にも作用するエッチヤントで第２の絶
縁膜（５）をエッチングしても該エッチヤントにより、
第１の絶縁膜（３）や透明導電膜（２）が影響されるこ
とはない。
て、第１の絶縁膜（３）をリフト・オフ法によりエッチ
ングをするので、エッチング部を精密に形成でき、これ
によつてその後の同図（ｄ）の工程に於て該エッチング
部に形成する金属膜パッド（４）に穴、段差などの欠陥
の発生を抑制している。従つて、同図（ｆ）の工程に於
て、該金属膜パッド（４）上の第２の絶縁膜（５）を第
１の絶縁膜（３）にも作用するエッチヤントで第２の絶
縁膜（５）をエッチングしても該エッチヤントにより、
第１の絶縁膜（３）や透明導電膜（２）が影響されるこ
とはない。
即ち、本発明方法によれば、第２図（ｂ）の工程で従来
第１の絶縁膜（３）をエッチヤントによりエッチングす
るとエッチング部に段差、不整等のエッチング不良が発
生し、その後同図（ｃ）の工程で形成される金属膜
（４）に段差、穴等の欠陥が生じ、同図（ｆ）の工程に
於て第２の絶縁膜（５）をエッチングした時にエッチヤ
ントが前記第１の絶縁膜（３）を浸食したり、透明導電
膜（２）に浸透したりして悪影響をおよぼすと云う従来
の不都合を解消できる事となる。
第１の絶縁膜（３）をエッチヤントによりエッチングす
るとエッチング部に段差、不整等のエッチング不良が発
生し、その後同図（ｃ）の工程で形成される金属膜
（４）に段差、穴等の欠陥が生じ、同図（ｆ）の工程に
於て第２の絶縁膜（５）をエッチングした時にエッチヤ
ントが前記第１の絶縁膜（３）を浸食したり、透明導電
膜（２）に浸透したりして悪影響をおよぼすと云う従来
の不都合を解消できる事となる。
尚、上記実施例に於いて、第１の絶縁膜（３）としてSi
O2膜を使用する場合にはレジストとしてシイプレ社の商
品名「AZ1350」を使用し、剥離液には同社の商品名〔Ｊ
−100〕を使用するとよい。
O2膜を使用する場合にはレジストとしてシイプレ社の商
品名「AZ1350」を使用し、剥離液には同社の商品名〔Ｊ
−100〕を使用するとよい。
（ト）発明の効果 本発明の液晶表示用電極基板の製造方法は、第１の絶縁
膜から導電膜を露出せしめるべく、レジストによるリフ
ト・オフ法により上記第１の絶縁膜に上記導電膜を露出
せしめるための露出部を設けるものであることから、斯
る導電膜に露出部を精度良く形成することが可能にな
り、またその露出部の導電膜を覆うと共に、該露出部周
辺の第１絶縁膜にまで延出するように、金属膜パッドを
パターン形成することに因り、後で形成する第２の絶縁
膜にコンタクトホールを設けるためのエッチヤントとし
て、たとえ上記第１の絶縁膜にも作用し得るエッチヤン
トを使用しても、上記金属膜パッドにより上記エッチヤ
ントが上記第１の絶縁膜及び透明導電膜に浸透すること
がなく、第２の絶縁膜に良好なコンタクトホールを形成
することができ、然るに、コンタクトホールから露出し
た金属膜パッドに良好な状態で配線用金属を接続するこ
とができることとなる。
膜から導電膜を露出せしめるべく、レジストによるリフ
ト・オフ法により上記第１の絶縁膜に上記導電膜を露出
せしめるための露出部を設けるものであることから、斯
る導電膜に露出部を精度良く形成することが可能にな
り、またその露出部の導電膜を覆うと共に、該露出部周
辺の第１絶縁膜にまで延出するように、金属膜パッドを
パターン形成することに因り、後で形成する第２の絶縁
膜にコンタクトホールを設けるためのエッチヤントとし
て、たとえ上記第１の絶縁膜にも作用し得るエッチヤン
トを使用しても、上記金属膜パッドにより上記エッチヤ
ントが上記第１の絶縁膜及び透明導電膜に浸透すること
がなく、第２の絶縁膜に良好なコンタクトホールを形成
することができ、然るに、コンタクトホールから露出し
た金属膜パッドに良好な状態で配線用金属を接続するこ
とができることとなる。
従って、本発明製造方法によれば、第１の絶縁膜と第２
の絶縁膜とが、同種のエッチヤントによってエッチング
される材料であっても、良好なパターンを形成すること
ができることとなり、エッチヤントの選択の自由度を増
すことができる。
の絶縁膜とが、同種のエッチヤントによってエッチング
される材料であっても、良好なパターンを形成すること
ができることとなり、エッチヤントの選択の自由度を増
すことができる。
第１図（ａ）及び（ｂ）は本発明に係る液晶表示パネル
用電極基板の１画素分の断面図及び平面図、第２図
（ａ）乃至（ｇ）は第１図の製造工程断面図、第３図は
従来の液晶表示パネル用電極基板の１画素分の構造断面
図である。 （１）……絶縁性基板、（２）……透明導電膜、（３）
……第１の絶縁膜、（４）……金属膜パッド、（５）…
…第２の絶縁膜、（９）……配線用金属膜、（Ｂ）……
レジスト、（Ｐ）……コンタクトホール。
用電極基板の１画素分の断面図及び平面図、第２図
（ａ）乃至（ｇ）は第１図の製造工程断面図、第３図は
従来の液晶表示パネル用電極基板の１画素分の構造断面
図である。 （１）……絶縁性基板、（２）……透明導電膜、（３）
……第１の絶縁膜、（４）……金属膜パッド、（５）…
…第２の絶縁膜、（９）……配線用金属膜、（Ｂ）……
レジスト、（Ｐ）……コンタクトホール。
Claims (1)
- 【請求項１】絶縁性基板上に導電膜をパターン形成する
第１工程と、 前記導電膜上にレジストを塗布した後パターニングして
導電膜上の特定位置にレジストを残存せしめる第２工程
と、 前記導電膜上並びに前記レジスト上に第１の絶縁膜を形
成した後、該レジストを剥離することに因り、前記特定
位置の導電膜が露出する露出部を形成する第３工程と、 露出した該導電膜を覆うと共に、前記露出部周辺の前記
第１の絶縁膜の表面にまで延出するように、金属膜パッ
ドをパターン形成する第４工程と、 前記金属膜パッド並びに前記第１の絶縁膜の、表面を覆
うように第２の絶縁膜を形成した後、金属膜パッド上の
第２の絶縁膜に、コンタクトホールをパターン形成する
第５工程と、 前記第２の絶縁膜に形成したコンタクトホールから露出
した金属膜パッドに配線用金属を接続する第６工程より
なる液晶表示パネル用電極基板の製造方法であって、前
記第１の絶縁膜は前記第２の絶縁膜と同種のエッチヤン
トによってエッチングされる材料からなることを特徴と
する液晶表示パネル用電極基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29495187A JPH0727144B2 (ja) | 1987-11-20 | 1987-11-20 | 液晶表示パネル用電極基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29495187A JPH0727144B2 (ja) | 1987-11-20 | 1987-11-20 | 液晶表示パネル用電極基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01136124A JPH01136124A (ja) | 1989-05-29 |
| JPH0727144B2 true JPH0727144B2 (ja) | 1995-03-29 |
Family
ID=17814401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29495187A Expired - Lifetime JPH0727144B2 (ja) | 1987-11-20 | 1987-11-20 | 液晶表示パネル用電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727144B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2620240B2 (ja) | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| KR100560401B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
-
1987
- 1987-11-20 JP JP29495187A patent/JPH0727144B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01136124A (ja) | 1989-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055898A (ja) | 薄膜素子形成パネル | |
| KR19990023185A (ko) | 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조 | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| JP3239504B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0580650B2 (ja) | ||
| JPH0727144B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JP2990815B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH07120790A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH06332008A (ja) | アクティブマトリクス基板とその製造方法 | |
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JPH0651350A (ja) | 表示装置 | |
| JP3151209B2 (ja) | マトリクス型表示装置の製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP2770807B2 (ja) | 端子構造 | |
| JPH069220B2 (ja) | 多層配線 | |
| JPH0685255A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04313266A (ja) | 薄膜半導体装置 | |
| JPH05136411A (ja) | 多層配線板 |