JPS61185783A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、アクティブ・マトリックス型液晶表示装置等
に利用することのできる薄膜トランジスタ（ＴＦＴ）の
製造方法に関するものである。

〈発明の概要〉 本発明は、ＴＦＴの製作プロセスにおいてマスクアライ
メント操作を簡素化して歩留りを向上させるために、Ｔ
ＦＴの製造工程に独特の技術的手段を駆使したものであ
り、パターンエツチングとリフトオフ法をＴＰＴのパタ
ーン化プロセスに組み込むことにより少ないマスクアラ
イメント操作でＴＰＴを製作することのできる製造技術
を提供することを目的とする。

〈従来の技術〉 ＴＰＴを付加したアクティブマトリックス型液晶表示装
置は、高品位の大容量表示を可能とした表示装置であり
、テレビジョン等への応用が活発に行なわれている。以
下、従来の液晶テレビに用いられるＴＦＴアレイ基板の
製造方法について第８図（Ａ）ＣＢ）を参照しながら説
明する。第８図（３）（１３）はマスク３層を用いて製
作するＴＦＴアレイの１絵素分の模式平面図及びｘ−ｘ
’断面図である。透明絶縁性基板（８０）上に、金属膜
を堆積してホトエツチング法にてパターン化を行いＡλ
等のゲート電極バー（８１）を形成する。次に酸化膜又
は窒化膜から成るゲート絶縁膜（８２）、Ｓ　ｉ等から
成る半導体膜（８３）と連続して積層する。その後、半
導体膜（８３）のエツチングパターン化を行い、この上
に透明導電膜を堆積する。透明導電膜をエツチングして
ソース電極バー（８６）及びドレイン電極兼表示電植８
７）をパターン形成する。以上により１絵素分のＴＦＴ
が作製される。

〈発明が解決しようとする問題点〉 このように従来のＴＰＴアレー基板では、少なくともエ
ツチング時のマスクを３層使用するのでマスクアライメ
ント操作が最低２度必要である。

このため製作工程が煩雑となり、製造コストの増大や歩
留りの低下等の問題を招来する。

く問題点を解決するための手段〉 本発明は上述の問題点に鑑み、マスクを２層使用するの
みでマスクアライメント操作を１回とすることにより製
作工程を簡素化し生産性の向上を達成したことを特徴と
する。

〈実施例〉 第１１Ｎ（Ａ）（Ｂ）は、本発明により製作されたＴＦ
Ｔアレイ基板ｌ絵素分の模式平面図及びｘ−ｘ’断面図
である。使用するマスクは、ゲート電極バー（１１）、
ゲート絶縁膜（１２）、半導体膜（１３）及び半導体膜
（＋３）とオーミックコンタクトを形成する電極膜θ４
）をパターン化するための第１のマスク並びにソース電
極バー（＋５）、ドレイン電極兼表示電極（１６）及び
半導体膜（＋３）とオーミックコンタクトを形成する電
極膜θ４）をパターン化するための第２のマスクの計２
層のみである。以下、第２図（Ａ）ＣＢ）乃至第７図（
Ａ）０３）に示す各製作プロセスにおける平面図及びｘ
−ｘ’断面図を参照しながらＴＦＴアレイの製作プロセ
ス及び具体的な構造について詳細に説明する。

・工程■〔第２図（５）（Ｂ）参照〕 まず、ガラス基板（１０）上に、ゲート電極バーとなる
Ａｎ膜（Ｉ　＋’　）をスパッタ法にて膜厚２０００Ａ
堆積する。次に、プラズマＣＶＤ法にて、ゲート絶縁膜
としてＳ　ｉ　３Ｎ４　（１２’）、半導体膜として無
定形水素化シリコン（ａ−５ｉ　：　Ｈ）　（１３’）
、ａ−５ｉ：Ｈ膜とオーミックコンタクトを形成する電
極膜としてリンドープのａ−５ｉ　：Ｈ（ｎ”ａ−ｓｉ
　：Ｈ）（１４’）を連続して積層する。膜厚は、それ
ぞれれら４層膜形成後、ホトレジス）（１８）を塗布し
、第１のマスクを用いて露光・現像する。

０工程■〔第３図（Ａ）の）参照〕 上記工程■で得られた４層膜をエツチングしてパターン
化する。この際、ｎ”ａ　−５ｉ　：Ｈ（＋４’）及び
ａ　−３ｉ　：Ｈ（１３’）のエッチャントはＨＦとＨ
ＮＯ３の混合液を用い、５ｉ３Ｎ４（１２つのエッチャ
ントは５％ＨＦ水溶液を用いる。またへ２膜（１１つの
エッチャントはＨ３ＰＯ４系水溶液とする。

上述した各層の順序で基板（ｌＯ）とともに各層を各エ
ッチャントに浸漬して４層を同一パターンでエツチング
する。

・工程■〔第４図（８）のン参照〕 この工程では、ホトレジスト（１８）を残したままＳｉ
３Ｎ４から成る第２の絶縁膜０６）を堆積して、ゲート
電極バー（川を絶縁膜で被覆する。本工程の目的は、次
工程■でパターン化されるソース電極バー及びドレイン
電極兼表示電極とゲート電極バー（１１）間の電気的導
通を防止するためである。上記第２の絶縁膜（＋６）は
、プラズマＣＶＤ法にてＳ　ｉ　３Ｎ４膜を膜厚５００
０Ａ基板温度＋　００”Ｃにて堆積することにより得ら
れる。これにより、ゲート電極バー（１１）をＳｉ３Ｎ
４膜で完全に被覆することとなる。

０工程■〔第５図（Ａ）０３）参照） 本工程では、ホトレジス）（＋８）上に堆積されたＳｉ
３Ｎ４絶縁膜（１５）をレジスト剥離液に浸漬すること
によりホトレジスト（１８）とともに除去するいわゆる
ソフトオフ法にてパターン化する。ホトレジスト（１８
）を除去することによってｎ”ａ−５ｉ：Ｈ（１４つが
露呈される。

０工程Ｖ〔第６図（Ａ）ＣＢ）参照〕 次に、ソース電極バー及びドレイン電極兼表示電極を形
成するために透明導電膜（１７りを真空蒸着法にてｎ”
ａ−３ｉ　：Ｈ（１４つ表面を含む全面に厚さ３０００
Ａ程堆積する。その後、ホトレジスト（＋９）を塗布し
、第２のマスクを用いてソース電極バー、ドレイン電極
及び表示電極の形状に対応した露光・現像を行なう。マ
スクアライメント操作は、本工程において１回のみであ
り、従って操作が簡単で製品の低コスト化に大きく寄与
する。

０工程■〔第７図（Ａ）Ｑ３）参照〕 この工程では、透明導電膜（１７つをホトレジス）（１
８）に即してエツチング成形し、ソース電極バー（＋６
）とドレイン電極兼表示電極（１７）のパターン化を行
なうとともにオーミックコンタクトを形成するｎ”ａ−
５ｉ　：Ｈ（１４つのエツチングを行なう。

尚、上記透明導電膜（１７りのエッチャントはＨＣ２水
溶液、ｎ十ａ−ＳドＨ（１４’）のエッチャントはＨＦ
とＨＮＯ３の混合液を用いた。上述した各層の順で、基
板（１０）とともに各層を各エッチャントに浸漬し、透
明導電膜（＋７’）よりソース電極バー（１６）とドレ
イン電極兼表示電極θ乃のパターン化及びソース・ドレ
インギャップを形成する。またｎ”ａ−３ｉ　：Ｈ（１
４’）よりａ−ｓｉ＋）（半導体層（！３）とソース電
極バー（１６）及びドレイン電極０４間のオーミックコ
ンタクト用電極膜（１４）を成形加工する。

０工程■ ホトレジスト（＋９）を除去して第１図（Ａ）ＣＢ）に
示すようなＴＰＴが作製される。

上記ＴＰＴを基板（＋０１上にマトリックス配置し、ゲ
ート電極バー（ＩＩ）とソース電極バー（１ψを行列方
向に延展して同一行・同一列にある各ＴＰＴのゲート電
極とソース電極を共通接続することによりＴＦＴアレイ
基板が構成される。このＴＦＴアレイ基板を液晶表示装
置等の一方のセル基板として利用すれば、大容量の表示
情報を鮮明な画像で表示画面に生起させることができる
。

〈発明の効果〉 以上詳説した如く本発明では、マスク２層のみでＴＰＴ
を作製することができ、ＴＦＴアレイ基板を製作する上
で最も煩わしいマスクアライメント操作を１回に減少さ
せることができる。このため、ＴＦＴアレイ基板の低コ
スト化、高歩留化に多大な効果がある。

【図面の簡単な説明】

第１１Ｎ（Ａ）ＣＢ）は本発明の１実施例の説明に供す
るＴＰＴの平面図及びｘ　−ｘ’断面図である。第２図
（Ａ）（Ｂ）乃至第７　［Ｊ（Ａ）ＣＢ）　ハ第１図ニ
示Ｔ　Ｔ　Ｆ　Ｔ　ノ製作工程を説明する平面図及びｘ
−ｘ’断面図である。 第８図（Ａ）（Ｂ）は従来のＴＦＴアレイ基板を説明す
る平面図及びｘ−ｘ’断面図である。 １０・ガラス基板　＋　１　用ゲート電極パー１２・・
ゲート絶縁膜　１３・半導体層　１４・・・電極膜　１
５・・・絶縁膜　１６・・・ソース電極バー１７・・・
ドレイン電極兼絵素電極 代理人　弁理士　福　士　愛　彦（他２名）（Ａ） （Ｂ） 第１図 （Ａ’） （Ａ） −１ｒ−−−一−−−−−−−−−−−−−Ｉ ＋１ 第４図 （Ａ） 第５し・

Claims (1)

1. 【特許請求の範囲】 １、絶縁基板上にゲート電極となる金属膜、ゲート絶縁
   膜となる第１の絶縁膜、半導体膜及び該半導体膜にオー
   ミック接触する電極膜を順次連続して積層し、４層膜と
   する工程と、 ホトレジストを前記４層膜上に塗布パターン化した後、
   露光・現像して前記４層膜を同一パターンにエッチング
   成形する工程と、 前記ホトレジストを残したまま第２の絶縁膜を堆積する
   工程と、 残存する前記ホトレジストを用いてリフトオフ法により
   前記第２の絶縁膜をパターン化する工程と、 ソース・ドレイン電極及び表示電極となる導電膜を堆積
   する工程と、 前記導電膜及び前記電極膜の順に連続してエッチングパ
   ターン化する工程と、 を具備して成ることを特徴とする薄膜トランジスタの製
   造方法。