JP3169591B2 - アクティブマトリックス回路基板及びシリコン系絶縁薄膜のドライエッチング方法 - Google Patents
アクティブマトリックス回路基板及びシリコン系絶縁薄膜のドライエッチング方法Info
- Publication number
- JP3169591B2 JP3169591B2 JP5192289A JP5192289A JP3169591B2 JP 3169591 B2 JP3169591 B2 JP 3169591B2 JP 5192289 A JP5192289 A JP 5192289A JP 5192289 A JP5192289 A JP 5192289A JP 3169591 B2 JP3169591 B2 JP 3169591B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- etching
- silicon film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリクス回路基板及びシリコン
系絶縁膜のドライエッチング方法に係り、特に、シリコ
ン系絶縁膜上に非晶質シリコン膜あるいは多結晶シリコ
ン膜が積層されている場合のシリコン系絶縁薄膜の傾斜
エッチングに好適なシリコン系絶縁薄膜のドライエッチ
ング方法に関する。
系絶縁膜のドライエッチング方法に係り、特に、シリコ
ン系絶縁膜上に非晶質シリコン膜あるいは多結晶シリコ
ン膜が積層されている場合のシリコン系絶縁薄膜の傾斜
エッチングに好適なシリコン系絶縁薄膜のドライエッチ
ング方法に関する。
非晶質シリコン膜や多結晶シリコン膜は、アクティブ
マトリクス駆動型画像表示用スイッチング素子に用いら
れる薄膜トランジスタの半導体層として注目されてい
る。
マトリクス駆動型画像表示用スイッチング素子に用いら
れる薄膜トランジスタの半導体層として注目されてい
る。
第６図に、現在、最も多く用いられている非晶質シリ
コン薄膜トランジスタを用いたアクティブマトリクス回
路基板の構造と製造プロセスを示す。左側に薄膜トラン
ジスタ部を、右側に信号線（データ線、ドレイン線）の
端子部を示す。以下、（Ａ）〜（Ｅ）に従って説明す
る。
コン薄膜トランジスタを用いたアクティブマトリクス回
路基板の構造と製造プロセスを示す。左側に薄膜トラン
ジスタ部を、右側に信号線（データ線、ドレイン線）の
端子部を示す。以下、（Ａ）〜（Ｅ）に従って説明す
る。
（Ａ） ガラス板等の絶縁性基板１上に、クロム等の金
属膜からなるゲート電極パターン２および走査線（ゲー
ト線、図示せず）、信号線の端子部５′を形成する。次
いで、プラズマCVD（Chemical Vapor Deposition）法等
により、シリコン窒化膜等の絶縁薄膜3,非晶質シリコン
膜とリンをドープした非晶質シリコン膜よりなる半導体
膜４を順次成膜する。
属膜からなるゲート電極パターン２および走査線（ゲー
ト線、図示せず）、信号線の端子部５′を形成する。次
いで、プラズマCVD（Chemical Vapor Deposition）法等
により、シリコン窒化膜等の絶縁薄膜3,非晶質シリコン
膜とリンをドープした非晶質シリコン膜よりなる半導体
膜４を順次成膜する。
（Ｂ） 通常のホトレジスト工程とドライエッチングに
より、半導体膜の島状パターン４を形成する。
より、半導体膜の島状パターン４を形成する。
（Ｃ） 通常のホトレジスト工程により、図に示すよう
にホトレジストパターン100を形成する。次いで、ドラ
イエッチングによりシリコン窒化膜よりなる絶縁膜３を
エッチングし、信号線端部５′を露出させる。
にホトレジストパターン100を形成する。次いで、ドラ
イエッチングによりシリコン窒化膜よりなる絶縁膜３を
エッチングし、信号線端部５′を露出させる。
（Ｄ） クロム52,62とアルミニウム53,63等の金属膜を
スパッタリング法等により、順次成膜し、通常のホトエ
ッチング工程を用いて、ドレイン電極５、ソース電極
６、信号線50を形成する。
スパッタリング法等により、順次成膜し、通常のホトエ
ッチング工程を用いて、ドレイン電極５、ソース電極
６、信号線50を形成する。
（Ｅ） 表示画素電極を構成する透明導電膜もスパッタ
リング法等により成膜し、通常のホトエッチング工程に
より、表示画素電極７を形成するとともに、信号線50や
端子部５′の上に透明導電膜71を積層する。
リング法等により成膜し、通常のホトエッチング工程に
より、表示画素電極７を形成するとともに、信号線50や
端子部５′の上に透明導電膜71を積層する。
以上が、従来より用いられている非晶質シリコン薄膜
トランジスタマトリクス回路基板の製造工程の概略であ
る。
トランジスタマトリクス回路基板の製造工程の概略であ
る。
上記方法で作製したアクティブマトリクス回路基板で
は、接続端子部において、信号線50はシリコン窒化膜等
の絶縁薄膜３のエッチングによって生じた段差を乗り越
える必要がある。そのため、前記絶縁薄膜３の段差が急
峻であると、信号線50が断線したり、抵抗が増加してし
まう。そこで、絶縁膜３のエッチングを等方性となる条
件で行うことになるが、、アクティブマトリクス回路基
板等の大型基板では、エッチング分布の劣化等もありオ
ーバーエッチング時間を長くする必要がある。それ故、
絶縁膜３の段差は急峻になり、信号線50は配線抵抗が上
昇することが多く、断線することもある。このようすを
第７図に示す。（ａ）は測定した配線の断面構造を示
し、１はガラス基板、３はシリコン窒化膜、52はクロム
膜よりなる配線、53はアルミニウム膜からなる配線を表
わす。（ｂ）は、絶縁膜３のエッチング時間と配線抵抗
の関係を示したものである。配線抵抗は絶縁膜３の段差
がない場合を１、エッチング時間はジャストエッチ時間
を１とした。エッチング時間を長くしていくと、配線抵
抗が増大していくことがわかる。特に、何らかの原因で
エッチング残りが生じ、エッチング時間を長くした場合
には、この問題が大きく発生する。
は、接続端子部において、信号線50はシリコン窒化膜等
の絶縁薄膜３のエッチングによって生じた段差を乗り越
える必要がある。そのため、前記絶縁薄膜３の段差が急
峻であると、信号線50が断線したり、抵抗が増加してし
まう。そこで、絶縁膜３のエッチングを等方性となる条
件で行うことになるが、、アクティブマトリクス回路基
板等の大型基板では、エッチング分布の劣化等もありオ
ーバーエッチング時間を長くする必要がある。それ故、
絶縁膜３の段差は急峻になり、信号線50は配線抵抗が上
昇することが多く、断線することもある。このようすを
第７図に示す。（ａ）は測定した配線の断面構造を示
し、１はガラス基板、３はシリコン窒化膜、52はクロム
膜よりなる配線、53はアルミニウム膜からなる配線を表
わす。（ｂ）は、絶縁膜３のエッチング時間と配線抵抗
の関係を示したものである。配線抵抗は絶縁膜３の段差
がない場合を１、エッチング時間はジャストエッチ時間
を１とした。エッチング時間を長くしていくと、配線抵
抗が増大していくことがわかる。特に、何らかの原因で
エッチング残りが生じ、エッチング時間を長くした場合
には、この問題が大きく発生する。
本発明の目的は、配線が絶縁膜の段差を乗り越える際
に抵抗が増加したり、断線しやすいという従来技術の欠
点をなくしたアクティブマトリクス回路基板及びシリコ
ン系絶縁薄膜のドライエッチング方法を提供するもので
ある。
に抵抗が増加したり、断線しやすいという従来技術の欠
点をなくしたアクティブマトリクス回路基板及びシリコ
ン系絶縁薄膜のドライエッチング方法を提供するもので
ある。
本発明は、上記目的を達成するために、シリコン系絶
縁薄膜のドライエッチングを行う場合に、シリコン系絶
縁薄膜上に非晶質シリコン膜あるいは多結晶シリコン膜
を存在させ、同じホトレジストパターンを用いて、同じ
条件でエッチングしたものである。
縁薄膜のドライエッチングを行う場合に、シリコン系絶
縁薄膜上に非晶質シリコン膜あるいは多結晶シリコン膜
を存在させ、同じホトレジストパターンを用いて、同じ
条件でエッチングしたものである。
より具体的には、絶縁性ガラス基板の上に絶縁膜及び
信号線を成膜してなるアクティブマトリクス回路基板に
おいて、上記絶縁膜上に上記絶縁膜のエッチング速度よ
りも大きなエッチング速度となる材料により構成した非
晶質シリコン膜あるいは多結晶シリコン膜からなる部材
を設け、上記絶縁膜の端部に上記絶縁膜と上記非晶質シ
リコン膜あるいは多結晶シリコン膜とをドライエッチン
グすることにより形成した傾斜部を設け、上記信号線は
上記絶縁膜の上面、上記部材及び上記傾斜部を連ねて成
膜してなるものである。
信号線を成膜してなるアクティブマトリクス回路基板に
おいて、上記絶縁膜上に上記絶縁膜のエッチング速度よ
りも大きなエッチング速度となる材料により構成した非
晶質シリコン膜あるいは多結晶シリコン膜からなる部材
を設け、上記絶縁膜の端部に上記絶縁膜と上記非晶質シ
リコン膜あるいは多結晶シリコン膜とをドライエッチン
グすることにより形成した傾斜部を設け、上記信号線は
上記絶縁膜の上面、上記部材及び上記傾斜部を連ねて成
膜してなるものである。
また、シリコン系絶縁膜上に形成したレジストを用い
て該シリコン系絶縁膜をドライエッチングするドライエ
ッチング方法において、シリコン系絶縁膜とレジストと
の間に非晶質シリコン膜あるいは多結晶シリコン膜を介
在させるとともに該介在させた非晶質シリコン膜あるい
は多結晶シリコン膜を該レジストが存在する領域と存在
しない領域の境界をまたがるように配置して該シリコン
系絶縁膜と該非晶質シリコン膜あるいは多結晶シリコン
膜とを同一のエッチング条件でドライエッチングするも
のである。
て該シリコン系絶縁膜をドライエッチングするドライエ
ッチング方法において、シリコン系絶縁膜とレジストと
の間に非晶質シリコン膜あるいは多結晶シリコン膜を介
在させるとともに該介在させた非晶質シリコン膜あるい
は多結晶シリコン膜を該レジストが存在する領域と存在
しない領域の境界をまたがるように配置して該シリコン
系絶縁膜と該非晶質シリコン膜あるいは多結晶シリコン
膜とを同一のエッチング条件でドライエッチングするも
のである。
また、前記非晶質シリコン膜あるいは多結晶シリコン
膜を前記シリコン系絶縁膜上に残存させて前記非晶質シ
リコン膜のドライエッチングされた面を前記シリコン系
絶縁膜が形成された基板面に対して傾斜するようにドラ
イエッチングしたものである。
膜を前記シリコン系絶縁膜上に残存させて前記非晶質シ
リコン膜のドライエッチングされた面を前記シリコン系
絶縁膜が形成された基板面に対して傾斜するようにドラ
イエッチングしたものである。
また、前記非晶質シリコン膜あるいは多結晶シリコン
膜のエッチング速度を前記シリコン系絶縁膜のエッチン
グ速度よりも大きく設定したことものである。
膜のエッチング速度を前記シリコン系絶縁膜のエッチン
グ速度よりも大きく設定したことものである。
また、シリコン系絶縁膜とレジストとの間に非晶質シ
リコン膜あるいは多結晶シリコン膜を介在させるととも
に該介在させた非晶質シリコン膜あるいは多結晶シリコ
ン膜を該レジストが存在する領域と存在しない領域の境
界をまたがるように配置して該シリコン系絶縁膜と該非
晶質シリコン膜あるいは多結晶シリコン膜とをドライエ
ッチングするドライエッチング方法であって、該非晶質
シリコン膜あるいは多結晶シリコン膜のエッチング速度
が該シリコン系絶縁膜のエッチング速度を大きくするこ
とで該シリコン系絶縁膜のエッチングされた面を該シリ
コン系絶縁膜が形成された基板面に対して傾斜するよう
にドライエッチングするものである。
リコン膜あるいは多結晶シリコン膜を介在させるととも
に該介在させた非晶質シリコン膜あるいは多結晶シリコ
ン膜を該レジストが存在する領域と存在しない領域の境
界をまたがるように配置して該シリコン系絶縁膜と該非
晶質シリコン膜あるいは多結晶シリコン膜とをドライエ
ッチングするドライエッチング方法であって、該非晶質
シリコン膜あるいは多結晶シリコン膜のエッチング速度
が該シリコン系絶縁膜のエッチング速度を大きくするこ
とで該シリコン系絶縁膜のエッチングされた面を該シリ
コン系絶縁膜が形成された基板面に対して傾斜するよう
にドライエッチングするものである。
また、前記非晶質シリコン膜あるいは多結晶シリコン
膜を前記シリコン系絶縁膜上に残存させるようにドライ
エッチングするものである。
膜を前記シリコン系絶縁膜上に残存させるようにドライ
エッチングするものである。
また、少なくとも表面が絶縁性材料からなる基板と、
該基板上に設けたゲート電極と、該ゲート電極上に設け
たゲート絶縁膜と、該ゲート絶縁膜上に設けた非晶質シ
リコン膜あるいは多結晶シリコン膜からなる半導体層
と、少なくとも該半導体層の一部を覆うように配置した
ソース電極及びドレイン電極とを有する薄膜トランジス
タを複数個配置し、各々のゲート電極と接続する第一の
バスラインと、各々のドレイン電極と接続する第二のバ
スラインと、ソース電極と接続する表示画素電極とを備
えたアクティブマトリクス回路基板において該ゲート絶
縁膜の端部に傾斜部を形成して該第二のバスラインを該
ゲート絶縁膜上面及び該傾斜部を連ねて成膜して形成す
るアクティブマトリクス回路基板の製造方法であって、
該傾斜部を形成する位置に該半導体層を構成する非晶質
シリコン膜あるいは多結晶シリコン膜からなる部材が配
置されるように形成する工程と、レジストの端部と該ゲ
ート絶縁膜との間に該部材が配置されるように該レジス
トを形成する工程と、該レジストを用いて該ゲート絶縁
膜と該部材とをエッチングする工程と、該レジストを除
去する工程とを備えることで、該ゲート絶縁膜の端部に
傾斜部を形成するものである。
該基板上に設けたゲート電極と、該ゲート電極上に設け
たゲート絶縁膜と、該ゲート絶縁膜上に設けた非晶質シ
リコン膜あるいは多結晶シリコン膜からなる半導体層
と、少なくとも該半導体層の一部を覆うように配置した
ソース電極及びドレイン電極とを有する薄膜トランジス
タを複数個配置し、各々のゲート電極と接続する第一の
バスラインと、各々のドレイン電極と接続する第二のバ
スラインと、ソース電極と接続する表示画素電極とを備
えたアクティブマトリクス回路基板において該ゲート絶
縁膜の端部に傾斜部を形成して該第二のバスラインを該
ゲート絶縁膜上面及び該傾斜部を連ねて成膜して形成す
るアクティブマトリクス回路基板の製造方法であって、
該傾斜部を形成する位置に該半導体層を構成する非晶質
シリコン膜あるいは多結晶シリコン膜からなる部材が配
置されるように形成する工程と、レジストの端部と該ゲ
ート絶縁膜との間に該部材が配置されるように該レジス
トを形成する工程と、該レジストを用いて該ゲート絶縁
膜と該部材とをエッチングする工程と、該レジストを除
去する工程とを備えることで、該ゲート絶縁膜の端部に
傾斜部を形成するものである。
また、前記部材を前記ゲート絶縁膜上に残存させて前
記非晶質シリコン膜のエッチングされた面を前記基板面
に対して傾斜するようにエッチングしたものである。
記非晶質シリコン膜のエッチングされた面を前記基板面
に対して傾斜するようにエッチングしたものである。
また、前記非晶質シリコン膜あるいは多結晶シリコン
膜のエッチング速度を前記ゲート絶縁膜のエッチング速
度よりも大きく設定したものである。
膜のエッチング速度を前記ゲート絶縁膜のエッチング速
度よりも大きく設定したものである。
また、前記非晶質シリコン膜あるいは多結晶シリコン
膜からなる部材を前記薄膜トランジスタの有する半導体
層を形成する工程において形成するものである。
膜からなる部材を前記薄膜トランジスタの有する半導体
層を形成する工程において形成するものである。
また、少なくとも表面が絶縁性材料からなる基板と、
該基板上に設けたゲート電極と、該ゲート電極上に設け
たゲート絶縁膜と、該ゲート絶縁膜上に設けた非晶質シ
リコン膜あるいは多結晶シリコン膜からなる半導体層
と、少なくとも該半導体層の一部を覆うように配置した
ソース電極及びドレイン電極とを有する薄膜トランジス
タを複数個配置し、各々のゲート電極と接続する第一の
バスラインと、各々のドレイン電極と接続する第二のバ
スラインと、ソース電極と接続する表示画素電極とを備
え、該ゲート絶縁膜の端部に傾斜部を形成して該第二の
バスラインを該ゲート絶縁膜上面及び該傾斜部を連ねて
成膜して形成したアクティブマトリクス回路基板であっ
て、該ゲート絶縁膜の端部に該半導体層を構成する非晶
質シリコン膜あるいは多結晶シリコン膜により構成され
た凸状の部材を設け、該非晶質シリコン膜あるいは多結
晶シリコン膜を該ゲート絶縁膜のエッチング速度よりも
大きなエッチング速度となる材料により構成したもので
ある。
該基板上に設けたゲート電極と、該ゲート電極上に設け
たゲート絶縁膜と、該ゲート絶縁膜上に設けた非晶質シ
リコン膜あるいは多結晶シリコン膜からなる半導体層
と、少なくとも該半導体層の一部を覆うように配置した
ソース電極及びドレイン電極とを有する薄膜トランジス
タを複数個配置し、各々のゲート電極と接続する第一の
バスラインと、各々のドレイン電極と接続する第二のバ
スラインと、ソース電極と接続する表示画素電極とを備
え、該ゲート絶縁膜の端部に傾斜部を形成して該第二の
バスラインを該ゲート絶縁膜上面及び該傾斜部を連ねて
成膜して形成したアクティブマトリクス回路基板であっ
て、該ゲート絶縁膜の端部に該半導体層を構成する非晶
質シリコン膜あるいは多結晶シリコン膜により構成され
た凸状の部材を設け、該非晶質シリコン膜あるいは多結
晶シリコン膜を該ゲート絶縁膜のエッチング速度よりも
大きなエッチング速度となる材料により構成したもので
ある。
また、絶縁性ガラス基板の上に絶縁膜及び信号線を成
膜してなるアクティブマトリクス回路基板の製造方法で
あって、絶縁膜上に上記絶縁膜のエッチング速度よりも
大きなエッチング速度となる材料により構成した非晶質
シリコン膜あるいは多結晶シリコン膜からなる部材を設
け、該部材の一部を覆うように形成したレジストを用い
て絶縁膜と部材とをドライエッチングして絶縁膜の端部
に傾斜部を形成し、薄膜トランジスタと接続する信号線
を上記絶縁膜の上面、上記部材及び上記傾斜部を連ねて
成膜して形成したものである。
膜してなるアクティブマトリクス回路基板の製造方法で
あって、絶縁膜上に上記絶縁膜のエッチング速度よりも
大きなエッチング速度となる材料により構成した非晶質
シリコン膜あるいは多結晶シリコン膜からなる部材を設
け、該部材の一部を覆うように形成したレジストを用い
て絶縁膜と部材とをドライエッチングして絶縁膜の端部
に傾斜部を形成し、薄膜トランジスタと接続する信号線
を上記絶縁膜の上面、上記部材及び上記傾斜部を連ねて
成膜して形成したものである。
ドライエッチングガスとして、フロン系ガスやSF6,NF
3を用いると、SiNxOyよりなるシリコン系絶縁膜より非
晶質シリコン膜や多結晶シリコン膜のエッチング速度を
大きくできる。特に、等方性のエッチング条件にした場
合に、この状況にできる。従って、シリコン系絶縁薄膜
をドライエッチングする際に、シリコン系絶縁薄膜上に
非晶質シリコン膜や多結晶シリコン膜が存在すると、シ
リコン系絶縁膜のエッチングが進むにつれて、表面上に
存在している非晶質シリコン膜や多結晶シリコン膜がレ
ジストの下層の方へ後退していき、絶縁膜３のエッチン
グの端面の上部が下部よりレジストの内側に入りこみ、
絶縁膜３の端面に傾斜がつく。この結果、薄膜配線が絶
縁膜のエッチング段差を乗り越える際に、段差の被覆が
良好なものとなり、配線の抵抗上昇や断線を防止できる
ようになる。
3を用いると、SiNxOyよりなるシリコン系絶縁膜より非
晶質シリコン膜や多結晶シリコン膜のエッチング速度を
大きくできる。特に、等方性のエッチング条件にした場
合に、この状況にできる。従って、シリコン系絶縁薄膜
をドライエッチングする際に、シリコン系絶縁薄膜上に
非晶質シリコン膜や多結晶シリコン膜が存在すると、シ
リコン系絶縁膜のエッチングが進むにつれて、表面上に
存在している非晶質シリコン膜や多結晶シリコン膜がレ
ジストの下層の方へ後退していき、絶縁膜３のエッチン
グの端面の上部が下部よりレジストの内側に入りこみ、
絶縁膜３の端面に傾斜がつく。この結果、薄膜配線が絶
縁膜のエッチング段差を乗り越える際に、段差の被覆が
良好なものとなり、配線の抵抗上昇や断線を防止できる
ようになる。
実施例１ 以下、本発明の一実施例を第１図と第２図により説明
する。
する。
第１図は、ガラス基板上のシリコン窒化膜のエッチン
グに対する適用例を断面図で示したものである。１はガ
ラス基板、３はシリコン窒化膜、４は非晶質シリコン
膜、100はレジストを示す。
グに対する適用例を断面図で示したものである。１はガ
ラス基板、３はシリコン窒化膜、４は非晶質シリコン
膜、100はレジストを示す。
以下、（Ａ）、（Ｂ）、（Ｃ）に従って説明する。
（Ａ） シリコン窒化膜３のエッチングパターンをホト
レジスト100により形成する。この時、エッチングされ
る領域とエッチングされない領域の境界には、非晶質シ
リコン膜を存在させる。この点が本発明を適用したとこ
ろである。
レジスト100により形成する。この時、エッチングされ
る領域とエッチングされない領域の境界には、非晶質シ
リコン膜を存在させる。この点が本発明を適用したとこ
ろである。
（Ｂ） 試料をドライエッチング装置にセットし、エッ
チングガスとしてSF6を用い、エッチングガス圧をたと
えば30Pa、エッチング電力を200Wとして、シリコン窒化
膜３をエッチングする。この場合、（Ａ）で存在させる
非晶質シリコン膜の領域４の大きさによって、非晶質シ
リコン膜４が残存したりする。この例を右側に示した。
チングガスとしてSF6を用い、エッチングガス圧をたと
えば30Pa、エッチング電力を200Wとして、シリコン窒化
膜３をエッチングする。この場合、（Ａ）で存在させる
非晶質シリコン膜の領域４の大きさによって、非晶質シ
リコン膜４が残存したりする。この例を右側に示した。
（Ｃ） シリコン窒化膜３のエッチングに用いたホトレ
ジスト100を除去する。これにより、傾斜のついたエッ
チング段差が得られる。右側の図では非晶質シリコン膜
４が残っている。
ジスト100を除去する。これにより、傾斜のついたエッ
チング段差が得られる。右側の図では非晶質シリコン膜
４が残っている。
第２図に本発明の効果を示す。（ａ）は本発明の効果
を調べるために作製した試料の平面図を、（ｂ）はその
断面図を示す。１はガラス基板、３はシリコン窒化膜、
53はアルミニウム膜より構成された配線を示す。（ｃ）
は本発明の効果を示すグラフであり、前記配線の配線幅
と配線抵抗の関係を示したものである。○はシリコン窒
化膜３に段差がない場合に対するデータを、△はシリコ
ン窒化膜３に段差があった場合に対するデータを示す。
配線抵抗は配線幅の逆数に比例しており、シリコン膜３
の段差の存在による抵抗増加が極めて少ないことがわか
る。
を調べるために作製した試料の平面図を、（ｂ）はその
断面図を示す。１はガラス基板、３はシリコン窒化膜、
53はアルミニウム膜より構成された配線を示す。（ｃ）
は本発明の効果を示すグラフであり、前記配線の配線幅
と配線抵抗の関係を示したものである。○はシリコン窒
化膜３に段差がない場合に対するデータを、△はシリコ
ン窒化膜３に段差があった場合に対するデータを示す。
配線抵抗は配線幅の逆数に比例しており、シリコン膜３
の段差の存在による抵抗増加が極めて少ないことがわか
る。
本実施例では、ガラス板上のシリコン窒化膜をSF6ガ
スプラズマでエッチングする場合を示しているが、シリ
コン窒化膜の他シリコン酸化膜、窒素を含むシリコン酸
化膜のエッチングに対しても同様の効果があり、これら
のシリコン系絶縁膜上に存在させる膜を多結晶シリコン
としたり、エッチングガスとしてNF3やフロン系ガスあ
るいはそれらにO2やArを添加したものを用いても良い。
また、前記シリコン系絶縁膜の下層に導体膜等からなる
配線パターンが存在しても良い。
スプラズマでエッチングする場合を示しているが、シリ
コン窒化膜の他シリコン酸化膜、窒素を含むシリコン酸
化膜のエッチングに対しても同様の効果があり、これら
のシリコン系絶縁膜上に存在させる膜を多結晶シリコン
としたり、エッチングガスとしてNF3やフロン系ガスあ
るいはそれらにO2やArを添加したものを用いても良い。
また、前記シリコン系絶縁膜の下層に導体膜等からなる
配線パターンが存在しても良い。
実施例２ 第２の実施例を第３図に示す。１はガラス板等の絶縁
性基板、３はシリコン窒化膜等のシリコン系絶縁薄膜、
４は非晶質シリコン膜または多結晶シリコン膜、100は
前記シリコン窒化膜をエッチングするためのホトレジス
トである。この例は、シリコン系絶縁膜の上に非晶質シ
リコンあるいは多結晶シリコンが積層されている場合
に、まず、シリコン窒化膜３のエッチング行うことによ
り、本発明の効果を出したものである。すなわち、
（Ｂ）のエッチングの段階において、たとえば非晶質シ
リコン膜がシリコン系絶縁薄膜に比べて速く、ホトレジ
スト100の下方方向に後退して行くため、シリコン系絶
縁薄膜の傾斜エッチングが可能となる。本発明の効果も
第一の実施例と同じである。
性基板、３はシリコン窒化膜等のシリコン系絶縁薄膜、
４は非晶質シリコン膜または多結晶シリコン膜、100は
前記シリコン窒化膜をエッチングするためのホトレジス
トである。この例は、シリコン系絶縁膜の上に非晶質シ
リコンあるいは多結晶シリコンが積層されている場合
に、まず、シリコン窒化膜３のエッチング行うことによ
り、本発明の効果を出したものである。すなわち、
（Ｂ）のエッチングの段階において、たとえば非晶質シ
リコン膜がシリコン系絶縁薄膜に比べて速く、ホトレジ
スト100の下方方向に後退して行くため、シリコン系絶
縁薄膜の傾斜エッチングが可能となる。本発明の効果も
第一の実施例と同じである。
実施例３ 第４図に非晶質シリコン薄膜トランジスタマトリクス
回路基板の製造プロセスに本発明を適用した例を示す。
左側に薄膜トランジスタ部を、右側に信号線の端子部を
断面図で示す。以下、（Ａ）〜（Ｅ）に従って説明す
る。
回路基板の製造プロセスに本発明を適用した例を示す。
左側に薄膜トランジスタ部を、右側に信号線の端子部を
断面図で示す。以下、（Ａ）〜（Ｅ）に従って説明す
る。
（Ａ） ガラス板等の絶縁性基板１上にクロム膜等の金
属膜によるゲート電極パターン２と信号線の端子パター
ン200を形成する。次いで、プラズマCVD法により、ゲー
ト絶縁膜３として用いるシリコン窒化膜と、半導体層４
として用いる非晶質シリコン膜、電極の接触部に用いる
リン（Ｐ）ドープの非晶質シリコン膜（図示せず）を順
次成膜する。
属膜によるゲート電極パターン２と信号線の端子パター
ン200を形成する。次いで、プラズマCVD法により、ゲー
ト絶縁膜３として用いるシリコン窒化膜と、半導体層４
として用いる非晶質シリコン膜、電極の接触部に用いる
リン（Ｐ）ドープの非晶質シリコン膜（図示せず）を順
次成膜する。
（Ｂ） 周知のホトレジスト工程により、シリコン窒化
膜４のホトレジスト100によるエッチングパターンを形
成し、SF6ガスやCF4ガスを用いてエッチングする。この
工程に、本発明を適用しており、シリコン窒化膜３は傾
斜エッチングされる。
膜４のホトレジスト100によるエッチングパターンを形
成し、SF6ガスやCF4ガスを用いてエッチングする。この
工程に、本発明を適用しており、シリコン窒化膜３は傾
斜エッチングされる。
（Ｃ） シリコン窒化膜をエッチングしたホトレジスト
を除去し、通常のホトエッチング工程とドライエッチン
グにより非晶質シリコン膜よりなる島状パターン４を形
成する。
を除去し、通常のホトエッチング工程とドライエッチン
グにより非晶質シリコン膜よりなる島状パターン４を形
成する。
（Ｄ） クロム膜52,62,とアルミニウム53,63よりなる
ドレイン電極５、ソース電極６を形成し、同時に同じ材
料で信号線50を形成する。信号線50は、端子部でシリコ
ン窒化膜のエッチング段差を乗り越えるが、シリコン窒
化膜が傾斜エッチングされているために、段切れ等がな
く、配線拒状の増加もほとんどない。
ドレイン電極５、ソース電極６を形成し、同時に同じ材
料で信号線50を形成する。信号線50は、端子部でシリコ
ン窒化膜のエッチング段差を乗り越えるが、シリコン窒
化膜が傾斜エッチングされているために、段切れ等がな
く、配線拒状の増加もほとんどない。
（Ｅ） 酸化インジウムと酸化スズよりなる透明導電膜
から構成された表示画素電極７を形成する。この時、透
明導電膜による配線71が信号線50に重置され、端子部も
透明導電膜／クロム膜の多層構造となる。
から構成された表示画素電極７を形成する。この時、透
明導電膜による配線71が信号線50に重置され、端子部も
透明導電膜／クロム膜の多層構造となる。
以上の工程後に、保護膜形成工程があって非晶質シリ
コン膜を用いたアクティブマトリクス回路基板が完成す
る。
コン膜を用いたアクティブマトリクス回路基板が完成す
る。
以上、述べたように、本実施例ではゲート絶縁膜３と
するシリコン窒化膜のエッチングに本発明を適用してお
り、信号線の断線をなくし、段差越えによる抵抗増加を
ほとんどなくしている。本実施例では、端子部でのシリ
コン窒化膜のエッチングに本発明を適用しているが、端
子部だけに限るものではなく、その他、いずれの場所に
おけるシリコン窒化膜のエッチングに適用できる。
するシリコン窒化膜のエッチングに本発明を適用してお
り、信号線の断線をなくし、段差越えによる抵抗増加を
ほとんどなくしている。本実施例では、端子部でのシリ
コン窒化膜のエッチングに本発明を適用しているが、端
子部だけに限るものではなく、その他、いずれの場所に
おけるシリコン窒化膜のエッチングに適用できる。
実施例４ 第５図は、第４図で説明したアクティブマトリクス回
路基板を用いた液晶表示装置からなる本発明の画像表示
装置を形成した実施例の要部を示したものである。第５
図（ａ）はその平面図を、第５図（ｂ）はその断面図を
示したものである。
路基板を用いた液晶表示装置からなる本発明の画像表示
装置を形成した実施例の要部を示したものである。第５
図（ａ）はその平面図を、第５図（ｂ）はその断面図を
示したものである。
図において、70は実施例３の第４図で説明したアクテ
ィブマトリクス回路基板、20は偏光板、21はカラーフィ
ルタ、23は透明導電膜からなる表示画素電極７の対向電
極であり、同じく透明導電膜から構成されている。22と
26はそれぞれ保護膜、24は配向膜、そして25は空隙に充
てんされた液晶を示す。
ィブマトリクス回路基板、20は偏光板、21はカラーフィ
ルタ、23は透明導電膜からなる表示画素電極７の対向電
極であり、同じく透明導電膜から構成されている。22と
26はそれぞれ保護膜、24は配向膜、そして25は空隙に充
てんされた液晶を示す。
この画像表示装置の例は、上記のような構成でカラー
表示用のものを示している。また、この表示装置は、周
知のカラー液晶表示装置の製造工程と同様にして容易に
製造することができる。
表示用のものを示している。また、この表示装置は、周
知のカラー液晶表示装置の製造工程と同様にして容易に
製造することができる。
なお、実際の表示装置においては、第５図の構成の他
に、周知の画像表示駆動手段として、各種電気回路制御
系および背面からの照明手段などが設けられているが、
これらについては省略した。
に、周知の画像表示駆動手段として、各種電気回路制御
系および背面からの照明手段などが設けられているが、
これらについては省略した。
本発明によれば、シリコン系絶縁薄膜の傾斜エッチン
グができるので、前記シリコン系薄膜上に設けられた配
線の段切れや段差越えによる抵抗増大を防止できる効果
がある。
グができるので、前記シリコン系薄膜上に設けられた配
線の段切れや段差越えによる抵抗増大を防止できる効果
がある。
従って、上記した効果により、本発明によるマトリク
ス回路基板と画像表示装置は、製造歩留りを高くでき、
製造コスト低減の効果がある。
ス回路基板と画像表示装置は、製造歩留りを高くでき、
製造コスト低減の効果がある。
第１図は本発明の一実施例を断面図で示した工程図、第
２図は本発明の効果を調べた試料の断面図とグラフ、第
３図は本発明の第２の実施例を断面図で示した工程図、
第４図は本発明を非晶質シリコン薄膜トランジスタマト
リクス回路基板の製造工程に適用した例を断面図で示し
た工程図、第５図は本発明による画像表示装置の一実施
例を示す平面図と断面図、第６図は従来技術による非晶
質シリコン薄膜トランジスタマトリクス回路基板製造工
程を断面図で示した工程図、第７図は従来技術の課題を
示す説明図とグラフである。 １……絶縁性基板,2……ゲート電極,3……シリコン系絶
縁薄膜,4……非晶質シリコン膜あるいは多結晶シリコン
膜,5……ドレイン電極,5′……ゲート電極材料で構成し
た接続端子,6……ソース電極,7……表示画素電極,52,62
……金属膜,53,63……52,62とは異なる金属膜,71……表
示画素電極と同一材料で構成された配線,100……ホトレ
ジスト,20……偏光板,21……カラーフィルタ,22,26……
保護膜,23……対向電極,24……配向膜,25……液晶,70…
…アクティブマトリクス回路基板。
２図は本発明の効果を調べた試料の断面図とグラフ、第
３図は本発明の第２の実施例を断面図で示した工程図、
第４図は本発明を非晶質シリコン薄膜トランジスタマト
リクス回路基板の製造工程に適用した例を断面図で示し
た工程図、第５図は本発明による画像表示装置の一実施
例を示す平面図と断面図、第６図は従来技術による非晶
質シリコン薄膜トランジスタマトリクス回路基板製造工
程を断面図で示した工程図、第７図は従来技術の課題を
示す説明図とグラフである。 １……絶縁性基板,2……ゲート電極,3……シリコン系絶
縁薄膜,4……非晶質シリコン膜あるいは多結晶シリコン
膜,5……ドレイン電極,5′……ゲート電極材料で構成し
た接続端子,6……ソース電極,7……表示画素電極,52,62
……金属膜,53,63……52,62とは異なる金属膜,71……表
示画素電極と同一材料で構成された配線,100……ホトレ
ジスト,20……偏光板,21……カラーフィルタ,22,26……
保護膜,23……対向電極,24……配向膜,25……液晶,70…
…アクティブマトリクス回路基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 頼富 美文 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 釼持 秋宏 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 中谷 光雄 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭63−236365（ＪＰ，Ａ) 特開 昭63−114263（ＪＰ，Ａ) 特開 昭63−211723（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 G03F 1/08
Claims (10)
- 【請求項１】シリコン系絶縁膜上に形成したレジストを
用いて該シリコン系絶縁膜をドライエッチングするドラ
イエッチング方法において、シリコン系絶縁膜とレジス
トとの間に非晶質シリコン膜あるいは多結晶シリコン膜
を介在させるとともに、該介在させた非晶質シリコン膜
あるいは多結晶シリコン膜を該レジストが存在する領域
と存在しない領域の境界をまたがるように配置して該シ
リコン系絶縁膜と該非晶質シリコン膜あるいは多結晶シ
リコン膜とを同一のエッチング条件でドライエッチング
することを特徴とするドライエッチング方法。 - 【請求項２】前記非晶質シリコン膜あるいは多結晶シリ
コン膜を前記シリコン系絶縁膜上に残存させて前記非晶
質シリコン膜のドライエッチングされた面を前記シリコ
ン系絶縁膜が形成された基板面に対して傾斜するように
ドライエッチングしたことを特徴とする請求項１記載の
ドライエッチング方法。 - 【請求項３】前記非晶質シリコン膜あるいは多結晶シリ
コン膜のエッチング速度を前記シリコン系絶縁膜のエッ
チング速度よりも大きく設定したことを特徴とする請求
項１または２記載のドライエッチング方法。 - 【請求項４】シリコン系絶縁膜とレジストとの間に非晶
質シリコン膜あるいは多結晶シリコン膜を介在させると
ともに該介在させた非晶質シリコン膜あるいは多結晶シ
リコン膜を該レジストが存在する領域と存在しない領域
の境界をまたがるように配置して該シリコン系絶縁膜と
該非晶質シリコン膜あるいは多結晶シリコン膜とをドラ
イエッチングするドライエッチング方法であって、該非
晶質シリコン膜あるいは多結晶シリコン膜のエッチング
速度が該シリコン系絶縁膜のエッチング速度より大きく
することで該シリコン系絶縁膜のエッチングされた面を
該シリコン系絶縁膜が形成された基板面に対して傾斜す
るようにドライエッチングすることを特徴とするドライ
エッチング方法。 - 【請求項５】前記非晶質シリコン膜あるいは多結晶シリ
コン膜を前記シリコン系絶縁膜上に残存させるようにド
ライエッチングすることを特徴とする請求項４記載のド
ライエッチング方法。 - 【請求項６】少なくとも表面が絶縁性材料からなる基板
と、該基板上に設けたゲート電極と、該ゲート電極上に
設けたゲート絶縁膜と、該ゲート絶縁膜上に設けた非晶
質シリコン膜あるいは多結晶シリコン膜からなる半導体
層と、少なくとも該半導体層の一部を覆うように配置し
たソース電極及びドレイン電極とを有する薄膜トランジ
スタを複数個配置し、各々のゲート電極と接続する第一
のバスラインと、各々のドレイン電極と接続する第二の
バスラインと、ソース電極と接続する表示画素電極とを
備えたアクティブマトリクス回路基板において該ゲート
絶縁膜の端部に傾斜部を形成して該第二のバスラインを
該ゲート絶縁膜上面及び該傾斜部を連ねて成膜して形成
するアクティブマトリクス回路基板の製造方法であっ
て、 該傾斜部を形成する位置に該半導体層を構成する非晶質
シリコン膜あるいは多結晶シリコン膜からなる部材が配
置されるように形成する工程と、 レジストの端部と該ゲート絶縁膜との間に該部材が配置
されるように該レジストを形成する工程と、 該レジストを用いて該ゲート絶縁膜と該部材とをエッチ
ングする工程と、 該レジストを除去する工程とを備えることで、該ゲート
絶縁膜の端部に傾斜部を形成することを特徴とするアク
ティブマトリクス回路基板の製造方法。 - 【請求項７】前記部材を前記ゲート絶縁膜上に残存させ
て前記非晶質シリコン膜のエッチングされた面を前記基
板面に対して傾斜するようにエッチングしたことを特徴
とする請求項６記載のアクティブマトリクス回路基板の
製造方法。 - 【請求項８】前記非晶質シリコン膜あるいは多結晶シリ
コン膜のエッチング速度を前記ゲート絶縁膜のエッチン
グ速度よりも大きく設定したことを特徴とする請求項６
又は７記載のアクティブマトリクス回路基板の製造方
法。 - 【請求項９】前記非晶質シリコン膜あるいは多結晶シリ
コン膜からなる部材を前記薄膜トランジスタの有する半
導体層を形成する工程において形成することを特徴とす
る請求項６乃至８のいずれかに記載のアクティブマトリ
クス回路基板の製造方法。 - 【請求項１０】絶縁性ガラス基板の上に絶縁膜及び信号
線を成膜してなるアクティブマトリクス回路基板の製造
方法であって、 絶縁膜上に上記絶縁膜のエッチング速度よりも大きなエ
ッチング速度となる材料により構成した非晶質シリコン
膜あるいは多結晶シリコン膜からなる部材を設け、該部
材の一部を覆うように形成したレジストを用いて絶縁膜
と部材とをドライエッチングして絶縁部の端部に傾斜部
を形成し、薄膜トランジスタと接続する信号線を上記絶
縁膜の上面、上記部材及び上記傾斜部を連ねて成膜して
形成したことを特徴とするアクティブマトリクス回路基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192289A JP3169591B2 (ja) | 1989-03-06 | 1989-03-06 | アクティブマトリックス回路基板及びシリコン系絶縁薄膜のドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192289A JP3169591B2 (ja) | 1989-03-06 | 1989-03-06 | アクティブマトリックス回路基板及びシリコン系絶縁薄膜のドライエッチング方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000134216A Division JP2001060692A (ja) | 2000-01-01 | 2000-04-28 | アクティブマトリクス回路基板 |
| JP2000134217A Division JP2001053067A (ja) | 2000-01-01 | 2000-04-28 | アクティブマトリクス回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02231718A JPH02231718A (ja) | 1990-09-13 |
| JP3169591B2 true JP3169591B2 (ja) | 2001-05-28 |
Family
ID=12900368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5192289A Expired - Lifetime JP3169591B2 (ja) | 1989-03-06 | 1989-03-06 | アクティブマトリックス回路基板及びシリコン系絶縁薄膜のドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169591B2 (ja) |
-
1989
- 1989-03-06 JP JP5192289A patent/JP3169591B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02231718A (ja) | 1990-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100270467B1 (ko) | 액정 디스플레이 장치의 액티브 매트릭스 기판 및 그의 제조 방법 | |
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| US5777702A (en) | Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask | |
| JPH0828517B2 (ja) | 薄膜トランジスタアレイ | |
| KR20020001603A (ko) | 박막 트랜지스터 및 다층막 구조물 및 이들의 제조 방법 | |
| KR100264757B1 (ko) | 액티브 매트릭스 lcd 및 그 제조 방법 | |
| US6498087B2 (en) | Method of increasing the conductivity of a transparent conductive layer | |
| US6043000A (en) | Method for manufacturing a semiconductor device | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6376288B1 (en) | Method of forming thin film transistors for use in a liquid crystal display | |
| JPH0580650B2 (ja) | ||
| JP2886066B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JP3169591B2 (ja) | アクティブマトリックス回路基板及びシリコン系絶縁薄膜のドライエッチング方法 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JP2881868B2 (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| JP2001264802A (ja) | マトリクスアレイ基板 | |
| JP2001053067A (ja) | アクティブマトリクス回路基板及びその製造方法 | |
| JP2550692B2 (ja) | 薄膜トランジスタアレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |