KR20010058159A - 박막 트랜지스터-액정표시소자의 제조방법 - Google Patents
박막 트랜지스터-액정표시소자의 제조방법 Download PDFInfo
- Publication number
- KR20010058159A KR20010058159A KR1019990061662A KR19990061662A KR20010058159A KR 20010058159 A KR20010058159 A KR 20010058159A KR 1019990061662 A KR1019990061662 A KR 1019990061662A KR 19990061662 A KR19990061662 A KR 19990061662A KR 20010058159 A KR20010058159 A KR 20010058159A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- photolithography process
- electrode
- amorphous silicon
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 238000000206 photolithography Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000003860 storage Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 46
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 제조 공정 단계를 감소시킬 수 있는 박막 트랜지스터-액정 표시 장치의 제조방법을 개시한다. 개시된 본 발명은 절연 기판 상부에 금속막을 증착하고, 제 1 사진 식각 공정으로 게이트 전극 및 스토리지 전극을 형성하는 단계; 상기 게이트 전극 배선이 형성된 절연 기판 상부에 게이트 절연막, 채널용 비정질 실리콘층, 도핑된 반도체층 및 소오스, 드레인용 금속막을 순차적으로 적층하는 단계; 상기 소오스, 드레인용 금속막 및 도핑된 반도체층을 제 2 사진 식각 공정에 의하여, 소정 부분 패터닝하여 소오스, 드레인 전극을 형성하는 단계; 상기 소오스, 드레인 전극이 형성된 절연 기판 상부에 패시베이션막을 증착하는 단계; 상기 드레인 전극의 소정 부분이 노출됨과 동시에, 상기 비정질 실리콘층이 박막 트랜지스터의 액티브 영역의 형태를 갖추도록, 제 3 사진 식각 공정을 통하여, 패시베이션막 및 패시베이션막, 비정질 실리콘층 및 게이트 절연막을 식각하여, 비어홀 및 박막 트랜지스터의 액티브 영역을 구축하는 단계; 상기 노출된 드레인 전극과 콘택되도록 투명 도전 물질을 증착하는 단계; 및 상기 투명 도전 물질을 제 4 사진 식각 공정을 통하여 패터닝하여, 화소 전극을 형성하는 단계를 포함한다.
Description
본 발명은 박막 트랜지스터-액정 표시 소자(이하, TFT-LCD)의 제조방법에 관한 것으로, 보다 구체적으로는, 제조 공정을 감축할 수 있는 TFT-LCD의 제조방법에관한 것이다.
일반적으로, 액정 표시 소자에 있어서, 액티브 매트릭스형 액정 표시 소자는 고속 응답성을 갖고, 많은 화소의 갯수를 갖는다. 이에 따라, 디스플레이 화면의 고 화질화, 대형화, 컬러 화면화등을 실현하는 특성을 지니며, 휴대형 TV, 노트북 PC, 자동차 항법 장치등에 이용된다.
이러한 액티브 매트릭스형 액정 표시 소자에서, 화소 전극을 선택적으로 온/ 오프시키기 위하여 게이트 라인과 데이타 라인이 교차하는 점에 다이오드나 박막 트랜지스터와 같은 스위칭 소자가 배치,설계된다.
이러한 박막 트랜지스터를 포함하는 종래의 액정 표시 소자의 제조방법을 도 1a 내지 1e를 참조하여 설명한다.
먼저, 도 1a에 도시된 바와 같이, 절연 기판(1) 표면에 게이트 전극 배선용 금속층을 소정 두께로 증착한다. 그리고나서, 제 1 사진 식각 공정을 통하여, 금속막을 소정 부분 패터닝하여, 게이트 전극(2a) 및 스토리지 전극(2b)을 형성한다.
도 1b에 도시된 바와 같이, 이어서, 게이트 전극(2a) 및 스토리지 전극(2b)이 형성된 절연 기판(1) 상부에 게이트 절연막(3)을 소정 두께로 증착한다음, 박막 트랜지스터의 채널 역할을 하는 비정질 실리콘층(4)과 도핑된 반도체층(5)을 순차적으로 증착한다. 그후, 제 2 사진 식각 공정으로, 도핑된 반도체층(5) 및 비정질 실리콘층(4)을 박막 트랜지스터 예정 영역에 존재하도록 패터닝한다.
다음으로, 도 1c에 도시된 바와 같이, 절연 기판(1)의 결과물 상부에 소오스, 드레인용 금속막을 증착한다음, 금속막을 비정질 실리콘층(4) 양측에 존재하도록 제 3 사진 식각 공정을 통하여 패터닝하여, 소오스, 드레인 전극(6a,6b)을 형성한다. 이때, 소오스, 드레인 전극(6a,6b)의 패터닝 공정시, 그 하부의 도핑된 반도체층(5)또한 소오스, 드레인 전극(6a,6b)의 형태로 패터닝된다.
그후, 도 1d에 도시된 바와 같이, 소오스, 드레인 전극(6a,6b)이 형성된 절연 기판(1) 상부에 실리콘 질화막으로 패시베이션막(7)을 형성한다. 그리고나서, 드레인 전극(6b)의 소정 부분이 오픈되도록, 제 4 사진 식각 공정을 통하여 패시베이션막(7)을 식각하여, 비아홀(h)을 형성한다.
이어서, 도 1e에 도시된 바와 같이, 비아홀(h)을 통하여 노출된 드레인 전극(6b)과 콘택되도록 패시베이션막(7) 상부에 ITO(indium tin oxide)막을 증착한다음, 제 5 사진 식각 공정을 통하여, ITO막을 소정 부분 식각하여, 화소 전극(8)을 형성한다.
그러나, 상기한 종래의 TFT-LCD의 하부 기판 구조물을 형성하는데에는 상술한 바와 같이 적어도 5번의 사진 식각 공정이 요구된다.
이때, 상기 사진 식각 공정이라 함은 공지된 바와 같이 포토리소그라피 공정으로, 그 자체 공정만으로도 레지스트 도포 공정, 노광 공정, 현상 공정, 식각 공정, 레지스트 제거공정을 포함한다. 이에따라, 한 번의 마스크 공정을 진행하는데 장시간이 소요된다.
이로 인하여, 5번의 마스크 공정을 포함하는 TFT-LCD를 제조하는데 매우 긴 시간이 요구되고, 제조 비용이 상승하게 되어, 수율이 저하된다.
따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위한 것으로, 본 발명은, 사진 식각 공정 스텝을 감소시켜, 제조 시간 및 비용을 감소할 수 있는 TFT-LCD의 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 박막 트랜지스터 액정 표시 소자의 제조방법을 설명하기 위한 각 공정별 단면도.
도 2a 내지 도 2d는 본 발명에 따른 액정 표시 소자의 제조방법을 설명하기 위한 각 제조 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11: 절연 기판 12a : 게이트 전극
13 : 게이트 절연막 14 : 비정질 실리콘층
15 : 도핑된 반도체층 16a : 소오스 전극
16b : 드레인 전극 17 : 패시베이션막
18 : 화소 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 절연 기판 상부에 금속막을 증착하고, 제 1 사진 식각 공정으로 게이트 전극 및 스토리지 전극을 형성하는 단계; 상기 게이트 전극 배선이 형성된 절연 기판 상부에 게이트 절연막, 채널용 비정질 실리콘층, 도핑된 반도체층 및 소오스, 드레인용 금속막을 순차적으로 적층하는 단계; 상기 소오스, 드레인용 금속막 및 도핑된 반도체층을 제 2 사진 식각 공정에 의하여, 소정 부분 패터닝하여 소오스, 드레인 전극을 형성하는 단계; 상기 소오스, 드레인 전극이 형성된 절연 기판 상부에 패시베이션막을 증착하는 단계; 상기 드레인 전극의 소정 부분이 노출됨과 동시에, 상기 비정질 실리콘층이 박막 트랜지스터의 액티브 영역의 형태를 갖추도록, 제 3 사진 식각 공정을 통하여, 패시베이션막 및 패시베이션막, 비정질 실리콘층 및 게이트 절연막을 식각하여, 비어홀 및 박막 트랜지스터의 액티브 영역을 구축하는 단계; 상기 노출된 드레인 전극과 콘택되도록 투명 도전 물질을 증착하는 단계; 및 상기 투명 도전 물질을 제 4 사진 식각 공정을 통하여 패터닝하여, 화소 전극을 형성하는 단계를 포함한다.
여기서, 상기 투명 전도 물질은 ITO(indium tin oxide)를 사용함이 바람직하다.
본 발명에 의하면, 드레인 전극과 화소 전극을 콘택시키기 위한 비아홀 형성공정과 동시에, 비정질 실리콘층을 박막 트랜지스터의 액티브 형태로 패터닝하므로써, 1 단계의 사진 식각 공정을 줄일 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2d는 본 발명에 따른 액정 표시 소자의 제조방법을 설명하기 위한 각 제조 공정별 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 절연 기판(11) 예를들어, 투명 유리 기판 상부에 게이트 전극용 금속막을 소정 두께로 증착한다. 이어서, 제 1 사진 식각 공정 즉, 금속막 상부에 포토레지스트막을 도포한다음, 게이트 전극 배선을 한정하기 위한 마스크를 이용하여 노광 및 현상하여 포토레지스트 패턴(도시되지 않음)을 형성하고, 이 포토레지스트 패턴의 형태로 금속막을 식각하는 일련의 공정을 진행하여, 게이트 전극(12a) 및 스토리지 전극(12b)을 형성한다.
그후에, 도 2b를 참조하여, 게이트 전극(12a) 및 스토리지 전극(12b)이 형성된 절연 기판(11) 상부에 게이트 절연막(13), 채널용 비정질 실리콘막(14), 도핑된 반도체층(15) 및 소오스, 드레인용 금속막을 순차적으로 적층한다. 이때, 게이트 절연막(13)은 막질 특성이 우수하며, 절연 특성이 좋은 실리콘 질화막이 이용될 수 있으며, 또는 실리콘 산화막과 실리콘 질화막의 적층막이 이용될 수 있다. 또한, 비정질 실리콘막(14)을 채널층으로 이용하게 되면, 오프 전류가 우수한 장점이 있다. 그후, 제 2 사진 식각 공정으로, 소오스, 드레인용 금속막을 상기 게이트전극(12a)을 중심으로 양측에 존재하도록 소정 부분 패터닝하여, 소오스, 드레인 전극(16a,16b)을 형성한다. 이때, 채널층(14)은 박막 트랜지스터의 형태를 갖추지 못한 상태이고, 도핑된 반도체층(15)은 상기 소오스, 드레인 전극(16a,16b)을 마스크로 하여 패터닝된다.
그후, 도 2c에 도시된 바와 같이, 소오스, 드레인 전극(16a,16b)이 형성된 절연 기판(11) 상부에 실리콘 질화막으로 패시베이션막(17)을 형성한다. 그리고나서, 드레인 전극(16b)의 소정 부분을 오픈시키면서, 비정질 실리콘층(14)이 박막 트랜지스터의 채널 형태를 갖추도록, 제 3 사진 식각 공정을 진행한다. 이에따라, 패시베이션막(17)의 소정 부분을 식각하여, 비아홀(H)을 형성함과 동시에, 패시베이션막(17), 비정질 실리콘층(14) 및 게이트 절연막(13)을 소정 부분 식각하여, 박막 트랜지스터의 액티브 영역을 한한다. 이와같은 박막 트랜지스터의 액티브 영역 한정으로, 절연 기판(11)의 소정 부분이 노출된다.
그후, 도 2d에 도시된 바와 같이, 비아홀(H)을 통하여 노출된 드레인 전극(16b)과 콘택되도록 패시베이션막(17) 및 절연 기판(11)상부에 투명 전도 물질, 예를들어 ITO막을 증착한다음, 제 4 사진 식각 공정을 통하여, ITO막을 소정 부분 식각하여, 화소 전극(18)을 형성한다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 드레인 전극과 화소 전극을 콘택시키기 위한 비아홀 형성공정과 동시에, 비정질 실리콘층을 박막 트랜지스터의 액티브 형태로 패터닝하므로써, 1 단계의 사진 식각 공정을 줄일 수 있다.
이와같이, 4번의 사진 식각 공정만으로 박막 트랜지스터를 형성하므로써, 제조 단계 및 제조 공정 시간이 감소된다. 아울러, 4개의 마스크만으로 박막 트랜지스터가 형성되므로, 제조 비용또한 감소된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (2)
- 절연 기판 상부에 금속막을 증착하고, 제 1 사진 식각 공정으로 게이트 전극 및 스토리지 전극을 형성하는 단계;상기 게이트 전극 배선이 형성된 절연 기판 상부에 게이트 절연막, 채널용 비정질 실리콘층, 도핑된 반도체층 및 소오스, 드레인용 금속막을 순차적으로 적층하는 단계;상기 소오스, 드레인용 금속막 및 도핑된 반도체층을 제 2 사진 식각 공정에 의하여, 소정 부분 패터닝하여 소오스, 드레인 전극을 형성하는 단계;상기 소오스, 드레인 전극이 형성된 절연 기판 상부에 패시베이션막을 증착하는 단계;상기 드레인 전극의 소정 부분이 노출됨과 동시에, 상기 비정질 실리콘층이 박막 트랜지스터의 액티브 영역의 형태를 갖추도록, 제 3 사진 식각 공정을 통하여, 패시베이션막의 소정 부분을 식각하여 비아홀을 형성함과 동시에, 패시베이션막, 비정질 실리콘층 및 게이트 절연막을 식각하여 박막 트랜지스터의 액티브 영역을 구축하는 단계;상기 노출된 드레인 전극과 콘택되도록 투명 도전 물질을 증착하는 단계; 및상기 투명 도전 물질을 제 4 사진 식각 공정을 통하여 패터닝하여, 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT-LCD의 제조방법.
- 제 1 항에 있어서, 상기 투명 전도 물질은 ITO(indium tin oxide)인 것을 특징으로 하는 TFT-LCD의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990061662A KR100653467B1 (ko) | 1999-12-24 | 1999-12-24 | 박막 트랜지스터-액정표시소자의 제조방법 |
| US09/736,905 US6500702B2 (en) | 1999-12-24 | 2000-12-13 | Method for manufacturing thin film transistor liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990061662A KR100653467B1 (ko) | 1999-12-24 | 1999-12-24 | 박막 트랜지스터-액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058159A true KR20010058159A (ko) | 2001-07-05 |
| KR100653467B1 KR100653467B1 (ko) | 2006-12-04 |
Family
ID=19629252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990061662A KR100653467B1 (ko) | 1999-12-24 | 1999-12-24 | 박막 트랜지스터-액정표시소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6500702B2 (ko) |
| KR (1) | KR100653467B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100929093B1 (ko) * | 2007-12-26 | 2009-11-30 | 재단법인서울대학교산학협력재단 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
| KR100949040B1 (ko) * | 2003-06-23 | 2010-03-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611042B1 (ko) * | 1999-12-27 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| US7288444B2 (en) * | 2001-04-04 | 2007-10-30 | Samsung Sdi Co., Ltd. | Thin film transistor and method of manufacturing the same |
| KR100437474B1 (ko) * | 2001-04-04 | 2004-06-23 | 삼성에스디아이 주식회사 | 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법 |
| KR100731037B1 (ko) * | 2001-05-07 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| TW200421439A (en) * | 2003-04-04 | 2004-10-16 | Innolux Display Corp | Photo-mask process and the method of fabricating a thin film transistor |
| CN1322372C (zh) * | 2003-04-08 | 2007-06-20 | 鸿富锦精密工业（深圳）有限公司 | 光罩工艺及薄膜晶体管的制造方法 |
| KR100500779B1 (ko) * | 2003-10-10 | 2005-07-12 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| TW200530717A (en) * | 2004-03-05 | 2005-09-16 | Innolux Display Corp | Thin film transistor and method for manufacturing it |
| US7382421B2 (en) * | 2004-10-12 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Thin film transistor with a passivation layer |
| TWI321362B (en) * | 2007-02-16 | 2010-03-01 | Au Optronics Corp | Semiconductor structures and fabrication method thereof |
| KR101182403B1 (ko) | 2008-12-22 | 2012-09-13 | 한국전자통신연구원 | 투명 트랜지스터 및 그의 제조 방법 |
| KR101218090B1 (ko) | 2009-05-27 | 2013-01-18 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| KR101280827B1 (ko) * | 2009-11-20 | 2013-07-02 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| TWI417966B (zh) * | 2011-05-19 | 2013-12-01 | Chunghwa Picture Tubes Ltd | 畫素結構的製作方法 |
| CN102629576A (zh) * | 2011-09-26 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818058A (ja) * | 1994-06-27 | 1996-01-19 | Furontetsuku:Kk | 薄膜トランジスタアレイおよび液晶表示装置 |
| JPH1048664A (ja) * | 1996-07-19 | 1998-02-20 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
| KR100436011B1 (ko) * | 1996-11-26 | 2004-11-06 | 삼성전자주식회사 | 유기절연막을이용한액정표시장치및그제조방법 |
| JP3270361B2 (ja) * | 1997-06-09 | 2002-04-02 | 日本電気株式会社 | 薄膜トランジスタアレイ及びその製造方法 |
| KR100321925B1 (ko) * | 1998-11-26 | 2002-10-25 | 삼성전자 주식회사 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
-
1999
- 1999-12-24 KR KR1019990061662A patent/KR100653467B1/ko active IP Right Grant
-
2000
- 2000-12-13 US US09/736,905 patent/US6500702B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100949040B1 (ko) * | 2003-06-23 | 2010-03-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR100929093B1 (ko) * | 2007-12-26 | 2009-11-30 | 재단법인서울대학교산학협력재단 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010005596A1 (en) | 2001-06-28 |
| US6500702B2 (en) | 2002-12-31 |
| KR100653467B1 (ko) | 2006-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| US7754541B2 (en) | Display device and method of producing the same | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| US8421096B2 (en) | Pixel structure and display panel | |
| US6847413B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US6558992B2 (en) | Method to fabricate flat panel display | |
| KR20180010655A (ko) | 박막트랜지스터를 이용한 평판표시장치 제조방법 | |
| KR100590925B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100653466B1 (ko) | 액정표시소자의제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| KR100336893B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| KR100336894B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR100289654B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
| KR100527080B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR20050068241A (ko) | 액정표시장치 제조방법 | |
| KR100569265B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050322 Effective date: 20060822 Free format text: TRIAL NUMBER: 2005101001690; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050322 Effective date: 20060822 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 12 |