TWI417966B - 畫素結構的製作方法 - Google Patents

畫素結構的製作方法 Download PDF

Info

Publication number
TWI417966B
TWI417966B TW100117614A TW100117614A TWI417966B TW I417966 B TWI417966 B TW I417966B TW 100117614 A TW100117614 A TW 100117614A TW 100117614 A TW100117614 A TW 100117614A TW I417966 B TWI417966 B TW I417966B
Authority
TW
Taiwan
Prior art keywords
layer
photoresist layer
photoresist
patterned photoresist
electrode
Prior art date
Application number
TW100117614A
Other languages
English (en)
Other versions
TW201248732A (en
Inventor
Yuan Hsin Tsou
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW100117614A priority Critical patent/TWI417966B/zh
Priority to US13/183,448 priority patent/US8450135B2/en
Publication of TW201248732A publication Critical patent/TW201248732A/zh
Application granted granted Critical
Publication of TWI417966B publication Critical patent/TWI417966B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

畫素結構的製作方法
本發明是有關於一種畫素結構及其製作方法，且特別是有關於一種面線切換型(Plane to Line Switching,PLS)顯示器的畫素結構及其製作方法。
目前市場對於薄膜電晶體液晶顯示面板(TFT liquid crystal display panel)皆朝向高對比、無灰階反轉、高亮度、高色飽和度、快速反應以及廣視角等方向發展。常見的廣視角技術包括：扭轉向列型(twisted nematic,TN)液晶加上廣視角膜(wide viewing film)、共平面切換型(in-plane switching,IPS)液晶顯示面板、邊界電場切換型(fringe field switching,FFS)液晶顯示面板與多域垂直配向型(multi-domain vertical alignment,MVA)液晶顯示面板。
以邊界電場切換型液晶顯示面板為例，其因具有最低之視角色彩失真(意即低色偏)與高透過率等光學特性，目前被廣泛使用於各種電子設備當中做為平面顯示裝置。於中小尺寸面板當中，為使畫素結構的開口率增加，目前發展出與邊界電場切換型控制原理相同之出面線切換型(Plane to Line Switching,PLS)的設計，兩者之差異僅在於畫素電極與共通電極的配置方式。
美國專利US 7663724B2揭露一種面線切換型顯示器之畫素結構的設計，其是依序形成半導體層、畫素電極、 源極/汲極、保護層及共通電極層，而完成畫素結構的製作。由於此設計是先形成畫素電極而後在形成源極/汲極，因此源極或汲極會覆蓋局部畫素電極。再者，於形成源極/汲極之後，通常會透過通道回蝕刻(back-channel etch)之乾式步驟，以將位於源極/汲極之間下方的部分半導體層移除，可避免高漏電流(off current)的情況產生。然而，於此通道回蝕刻(back-channel etch)之乾式步驟的過程中，易因電漿轟擊的方式而使得畫素電極產生殘渣或碎屑，而這些畫素電極的殘渣或碎屑會影響半導體層的元件特性以及後續所形成之保護層的平整度，進而影響整體顯示器的顯示品質。此外，此畫素結構的製作需採用六道光罩製程，相對於目前一般的五道光罩製程而言，其製作成本較高。因此，如何解決畫素電極之殘渣或碎屑所產生的問題以及減少光罩的使用數量成為重要的研發方向之一。
本發明提供一種畫素結構及其製作方法，可解決習知畫素電極之殘渣或碎屑所產生的問題，並可以降低畫素結構製程中所使用之光罩數目，進而降低其製作成本。
本發明提出一種畫素結構的製作方法，其包括下述步驟。依序形成一閘極、一閘絕緣層、一半導體層以及一導電層於一基板上。形成一第一圖案化光阻層於導電層上，其中第一圖案化光阻層暴露出部分閘絕緣層，且包括多個第一光阻區塊以及多個第二光阻區塊，且每一第二光阻區 塊的厚度小於每一第一光阻區塊的厚度。減少第一圖案化光阻層的厚度，直到第二光阻區塊被完全移除，而暴露出部分導電層。形成一畫素電極層於部分閘絕緣層、剩餘的第一圖案化光阻層以及部分導電層上。形成一第二光阻層於部分畫素電極層上，其中第一圖案化光阻層與第二光阻層互不重疊。以第二光阻層為一蝕刻罩幕，移除暴露於第二光阻層之外的部分畫素電極層及其下方的部分導電層與部分半導體層，以於導電層定義出一第一電極區塊及一第二電極區塊，於半導體層定義出一通道區。移除剩餘的第一圖案化光阻層與第二光阻層，以暴露出第一電極區塊、第二電極區塊與畫素電極層。形成一保護層以覆蓋於第一電極區塊、第二電極區塊、通道區、畫素電極層及部分閘絕緣層。形成一共通電極層於部分保護層上。
在本發明之一實施例中，上述形成第一圖案化光阻層的步驟，包括：形成一第一光阻層於導電層上；提供一灰階光罩於第一光阻層的上方，其中灰階光罩具有至少一透光區、多個半透光區以及多個遮光區；以及以灰階光罩對第一光阻層進行一曝光步驟及一顯影步驟，以形成第一圖案化光阻層，其中第一光阻區塊的位置分別對應遮光區的位置，而第二光阻區塊的位置分別對應半透光區的位置。
在本發明之一實施例中，上述畫素結構的製作方法，更包括：於減少第一圖案化光阻層的厚度之前，以第一圖案化光阻層為一蝕刻罩幕，進行一蝕刻製程，以暴露出部分閘絕緣層，其中被暴露出的部分閘絕緣層的位置對應透 光區的位置。
在本發明之一實施例中，上述減少第一圖案化光阻層的厚度的方法包括進行一灰化(ashing)製程。
在本發明之一實施例中，上述畫素電極層之材質包括銦錫氧化物(indium tin oxide,ITO)或銦鋅氧化物(indium zinc oxide,IZO)。
在本發明之一實施例中，上述第一電極區塊與第二電極區塊是位於剩餘的第一圖案化光阻層的下方，且配置於通道區的兩側上。
在本發明之一實施例中，上述移除剩餘的第一圖案化光阻層與第二光阻層的方法包括掀離(lift-off)製程。
本發明提出一種畫素結構，其配置於一基板上。畫素結構包括一閘極、一閘絕緣層、一半導體層、一導電層、一畫素電極層、一保護層以及一共通電極層。閘極配置於基板上。閘絕緣層配置於基板上且覆蓋閘極。半導體層配置於閘絕緣層上，且具有一通道區。導電層配置於半導體層上，且包括一第一電極區塊及一第二電極區塊，其中第一電極區塊與第二電極區塊位於通道區的兩側上。畫素電極層配置於導電層上，且局部覆蓋第二電極區塊。保護層覆蓋導電層、畫素電極層及通道區。共通電極層配置於部分保護層上。
在本發明之一實施例中，上述之畫素電極層之材質包括銦錫氧化物(indium tin oxide,ITO)或銦鋅氧化物(indium zinc oxide,IZO)。
在本發明之一實施例中，上述之第一電極區塊為一源極區塊，而第二電極區塊為一汲極區塊。
基於上述，由於本發明之畫素結構的製作方法是先形成畫素電極層於導電層上之後，再定義出第一電極區塊(即源極)、第二電極區塊(即汲極)以及半導體層的通道區。相較於習知技術而言，本發明除了可減少光罩的使用數目，以降低製作成本之外，亦可解決習知畫素電極的殘渣或碎屑所產生的問題。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1H為本發明之一實施例之一種畫素結構的製作方法的剖面示意圖。請先參考圖1A，本實施例的畫素結構的製作方法包括以下步驟。首先，依序形成一閘極110、一閘絕緣層120、一半導體層130、一導電層140及一第一光阻層20於一基板10上。其中，基板10例如是一玻璃基板、一可撓性基板或其他適當材質之基板，於此不加以限制。
接著，請參考圖1B，提供一灰階光罩30於第一光阻層20的上方，其中灰階光罩30具有至少一透光區32、多個半透光區34以及多個遮光區36。接著，以灰階光罩30對第一光阻層20進行一曝光步驟及一顯影步驟，以形成一第一圖案化光阻層20a。於此，第一圖案化光阻層20a包 括多個第一光阻區塊22以及多個第二光阻區塊24，其中每一第二光阻區塊24的一第二厚度T2小於每一第一光阻區塊22的一第一厚度T1，且每一第一光阻區塊22的位置分別對應灰階光罩30之遮光區36的位置，而每一第二光阻區塊24的位置分別對應灰階光罩30之半透光區34的位置。
接著，請再參考圖1B，以第一圖案化光阻層20a為一蝕刻罩幕，進行一蝕刻製程，以暴露出部分閘絕緣層120，其中被暴露出的部分閘絕緣層120的位置對應灰階光罩30之透光區32的位置。
接著，請同時參考圖1B與圖1C，減少第一圖案化光阻層20a的厚度，直到第二光阻區塊24被完全移除，而暴露出部分導電層140。此時，第一圖案化光阻層20a具有小於第一厚度T1的一第三厚度T3。於此，減少第一圖案化光阻層20a的厚度的方法例如是進行一灰化(ashing)製程。
接著，請參考圖1D，形成一畫素電極層150於部分閘絕緣層120、剩餘的第一圖案化光阻層20a以及部分導電層140上，其中畫素電極層150之材質包括銦錫氧化物(indium tin oxide,ITO)或銦鋅氧化物(indium zinc oxide,IZO)。
接著，請參考圖1E，形成一第二光阻層40於部分畫素電極層150上，其中第一圖案化光阻層20a與第二光阻層40互不重疊。
接著，請同時參考圖1E與圖1F，以第二光阻層40為一蝕刻罩幕，移除暴露於第二光阻層40之外的部分畫素電極層150及其下方的部分導電層140與部分半導體層130，以於導電層140定義出一第一電極區塊142及一第二電極區塊144，而於半導體層130定義出一通道區132。其中，移除暴露於第二光阻層40之外的部分畫素電極層150及其下方的部分導電層140與部分半導體層130的方法例如是通道回蝕刻(back-channel etch)之乾式製程。於此，第一電極區塊142與第二電極區塊144是位於剩餘的第一圖案化光阻層20a的下方且配置於半導體層130之通道區132的兩側上。此外，第一電極區塊142例如為一源極區塊，而第二電極區塊144例如為一汲極區塊。
之後，請參考圖1G，移除剩餘的第一圖案化光阻層20a與第二光阻層40，以暴露出第一電極區塊142、第二電極區塊144與畫素電極層150。其中，移除剩餘的第一圖案化光阻層20a與第二光阻層40的方法例如是掀離製程。
最後，請參考圖1H，形成一保護層160，以覆蓋於第一電極區塊142、第二電極區塊144、半導體層130的通道區132、畫素電極層150及部分閘絕緣層120。接著，在形成一共通電極層170於部分保護層160上，而完成畫素結構100的製作。
於結構上，請再參考圖1H，本實施例之畫素結構100配置於基板10上，其中畫素結構100包括閘極110、閘絕 緣層120、半導體層130、導電層140、畫素電極層150、保護層160以及共通電極層170。閘極110配置於基板10上。閘絕緣層120配置於基板10上且覆蓋閘極110。半導體層130配置於閘絕緣層120上，且具有一通道區132。導電層140配置於半導體層130上，且包括第一電極區塊142及第二電極區塊144，其中第一電極區塊142與第二電極區塊144位於半導體層130之通道區132的兩側上，且第一電極區塊142例如為一源極區塊，而第二電極區塊144例如為一汲極區塊。畫素電極層150配置於導電層140上，且局部覆蓋第二電極區塊144。保護層160覆蓋導電層140、畫素電極層150及半導體層130的通道區132。共通電極層170配置於部分保護層160上。
由於本實施例是利用灰階光罩30來改變製程的順序，以先形成畫素電極層150於導電層140上之後，再定義出導電層140的第一電極區塊142與第二電極區塊144以及半導體層130的通道區132。因此，本實施例之畫素結構100的製作方式不但可以減少一道光罩製程，意即減少光罩的使用數目，而達到降低製作成本之目的之外，亦可解決習知畫素電極的殘渣或碎屑所產生的問題。此外，於形成畫素電極層150時，導電層140還沒定義出第一電極區塊142與第二電極區塊144，意即導電層140仍完整覆蓋於半導體層130上，因此畫素電極層150於形成的過程中並不會滲入於半導體層130中，可維持半導體層130的元件特性。
綜上所述，由於本發明之畫素結構的製作方法是先形成畫素電極層於導電層上之後，再定義出第一電極區塊(即源極)、第二電極區塊(即汲極)以及半導體層的通道區。相較於習知技術而言，本發明除了可減少光罩的使用數目，以降低製作成本之外，亦可解決習知畫素電極的殘渣或碎屑所產生的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
20‧‧‧第一光阻層
20a‧‧‧第一圖案化光阻層
22‧‧‧第一光阻區塊
24‧‧‧第二光阻區塊
30‧‧‧灰階光罩
32‧‧‧透光區
34‧‧‧半透光區
36‧‧‧遮光區
40‧‧‧第二光阻層
100‧‧‧畫素結構
110‧‧‧閘極
120‧‧‧閘絕緣層
130‧‧‧半導體層
132‧‧‧通道區
140‧‧‧導電層
142‧‧‧第一電極區塊
144‧‧‧第二電極區塊
150‧‧‧畫素電極層
160‧‧‧保護層
170‧‧‧共通電極層
T1‧‧‧第一厚度
T2‧‧‧第二厚度
T3‧‧‧第三厚度
圖1A至圖1H為本發明之一實施例之一種畫素結構的製作方法的剖面示意圖。
10‧‧‧基板
100‧‧‧畫素結構
110‧‧‧閘極
120‧‧‧閘絕緣層
130‧‧‧半導體層
132‧‧‧通道區
140‧‧‧導電層
142‧‧‧第一電極區塊
144‧‧‧第二電極區塊
150‧‧‧畫素電極
160‧‧‧保護層
170‧‧‧共通電極層

Claims (7)

  1. 一種畫素結構的製作方法，包括：依序形成一閘極、一閘絕緣層、一半導體層以及一導電層於一基板上；形成一第一圖案化光阻層於該導電層上，其中該第一圖案化光阻層暴露出部分該閘絕緣層，且該第一圖案化光阻層包括多個第一光阻區塊以及多個第二光阻區塊，且各該第二光阻區塊的厚度小於各該第一光阻區塊的厚度；減少該第一圖案化光阻層的厚度，直到該些第二光阻區塊被完全移除，而暴露出部分該導電層；形成一畫素電極層於部分該閘絕緣層、剩餘的該第一圖案化光阻層以及部分該導電層上；形成一第二光阻層於部分該畫素電極層上，其中該第一圖案化光阻層與該第二光阻層互不重疊；以該第二光阻層為一蝕刻罩幕，移除暴露於該第二光阻層之外的部分該畫素電極層及其下方的部分該導電層與部分該半導體層，以於該導電層定義出一第一電極區塊及一第二電極區塊，於該半導體層定義出一通道區；移除剩餘的該第一圖案化光阻層與該第二光阻層，以暴露出該第一電極區塊、該第二電極區塊與該畫素電極層；形成一保護層以覆蓋於該第一電極區塊、該第二電極區塊、該通道區、該畫素電極層及部分該閘絕緣層；以及形成一共通電極層於部分該保護層上。
  2. 如申請專利範圍第1項所述之畫素結構的製作方 法，其中形成該第一圖案化光阻層的步驟，包括：形成一第一光阻層於該導電層上；提供一灰階光罩於該第一光阻層的上方，其中該灰階光罩具有至少一透光區、多個半透光區以及多個遮光區；以及以該灰階光罩對該第一光阻層進行一曝光步驟及一顯影步驟，以形成該第一圖案化光阻層，其中該些第一光阻區塊的位置分別對應該些遮光區的位置，而該些第二光阻區塊的位置分別對應該些半透光區的位置。
  3. 如申請專利範圍第2項所述之畫素結構的製作方法，更包括：於減少該第一圖案化光阻層的厚度之前，以該第一圖案化光阻層為一蝕刻罩幕，進行一蝕刻製程，以暴露出部分該閘絕緣層，其中被暴露出的部分該閘絕緣層的位置對應該透光區的位置。
  4. 如申請專利範圍第1項所述之畫素結構的製作方法，其中減少該第一圖案化光阻層的厚度的方法包括進行一灰化製程。
  5. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該畫素電極層之材質包括銦錫氧化物或銦鋅氧化物。
  6. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該第一電極區塊與該第二電極區塊是位於剩餘的該第一圖案化光阻層的下方，且配置於該通道區的兩側上。
  7. 如申請專利範圍第1項所述之畫素結構的製作方法，其中移除剩餘的該第一圖案化光阻層與該第二光阻層的方法包括掀離製程。
TW100117614A 2011-05-19 2011-05-19 畫素結構的製作方法 TWI417966B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100117614A TWI417966B (zh) 2011-05-19 2011-05-19 畫素結構的製作方法
US13/183,448 US8450135B2 (en) 2011-05-19 2011-07-15 Pixel structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100117614A TWI417966B (zh) 2011-05-19 2011-05-19 畫素結構的製作方法

Publications (2)

Publication Number Publication Date
TW201248732A TW201248732A (en) 2012-12-01
TWI417966B true TWI417966B (zh) 2013-12-01

Family

ID=47174275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117614A TWI417966B (zh) 2011-05-19 2011-05-19 畫素結構的製作方法

Country Status (2)

Country Link
US (1) US8450135B2 (zh)
TW (1) TWI417966B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
CN104103583B (zh) * 2014-06-24 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制作方法和显示面板
CN105093823B (zh) * 2015-06-03 2019-09-20 京东方科技集团股份有限公司 一种狭缝电极的制造方法、狭缝电极及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507274A (en) * 2003-08-05 2005-02-16 Chunghwa Picture Tubes Ltd Manufacturing method of thin-film transistor
US7663724B2 (en) * 2007-02-05 2010-02-16 Hydis Technologies Co., Ltd. Fringe field switching mode liquid crystal display device
TWM387373U (en) * 2010-01-15 2010-08-21 Chunghwa Picture Tubes Co Pixel structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507274A (en) * 2003-08-05 2005-02-16 Chunghwa Picture Tubes Ltd Manufacturing method of thin-film transistor
US7663724B2 (en) * 2007-02-05 2010-02-16 Hydis Technologies Co., Ltd. Fringe field switching mode liquid crystal display device
TWM387373U (en) * 2010-01-15 2010-08-21 Chunghwa Picture Tubes Co Pixel structure

Also Published As

Publication number Publication date
US8450135B2 (en) 2013-05-28
TW201248732A (en) 2012-12-01
US20120292620A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
EP2565917B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US9711542B2 (en) Method for fabricating display panel
JP2008033330A (ja) 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法
JP2007086657A (ja) 液晶表示装置
WO2015110027A1 (zh) 像素结构及其制作方法和显示面板
US9952479B2 (en) Display substrate and method for fabricating the same, display panel and display device
US9274388B2 (en) Array substrate having common electrode driving interface pattern with slits, and manufacturing method thereof, and liquid crystal display
US9791755B2 (en) Color filter-on-array substrate, display device, and method for manufacturing the color filter-on-array substrate
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
US9483148B2 (en) Method for manufacturing touch substrate
WO2016074413A1 (zh) 显示基板及其制作方法、显示面板及显示装置
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
JP6096390B2 (ja) 有機発光ダイオード表示装置における金属配線のショートを回避する方法
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
JP2008158485A (ja) カラーフィルター層を製作する方法
TWI412856B (zh) 液晶顯示面板之薄膜電晶體基板與其製作方法
TWI417966B (zh) 畫素結構的製作方法
CN105785682B (zh) 阵列基板、液晶显示面板及阵列基板的制造方法
KR20160020664A (ko) 표시장치와 그 제조 방법
US9383608B2 (en) Array substrate and manufacturing method thereof
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR101369571B1 (ko) 어레이 기판, 그 제조 방법 및 액정 디스플레이
JP2017134101A (ja) 液晶表示装置及びその製造方法
TWI569456B (zh) 薄膜電晶體及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees