KR100569265B1 - 박막트랜지스터-액정표시장치의 제조방법 - Google Patents

박막트랜지스터-액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100569265B1
KR100569265B1 KR1019990061671A KR19990061671A KR100569265B1 KR 100569265 B1 KR100569265 B1 KR 100569265B1 KR 1019990061671 A KR1019990061671 A KR 1019990061671A KR 19990061671 A KR19990061671 A KR 19990061671A KR 100569265 B1 KR100569265 B1 KR 100569265B1
Authority
KR
South Korea
Prior art keywords
bus line
layer
data bus
gate
forming
Prior art date
Application number
KR1019990061671A
Other languages
English (en)
Other versions
KR20010058164A (ko
Inventor
이근수
정유찬
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990061671A priority Critical patent/KR100569265B1/ko
Publication of KR20010058164A publication Critical patent/KR20010058164A/ko
Application granted granted Critical
Publication of KR100569265B1 publication Critical patent/KR100569265B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터-액정 표시 장치의 제조방법을 개시한다. 개시된 본 발명은, 하부 기판 상부에 게이트 버스 라인 및 게이트 전극을 형성하는 단계; 상기 게이트 버스 라인 및 게이트 전극이 형성된 하부 기판 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 상기 게이트 전극을 덮으면서, 상기 게이트 버스 라인과 교차되도록 비정질 실리콘층으로 채널층을 형성하는 단계; 상기 채널층이 형성된 하부 기판 결과물 상부에 데이타 버스 라인용 금속막을 증착하는 단계; 상기 하부 기판에 레이져를 조사하여, 데이타 버스 라인용 금속막과 채널층을 반응시키어, 데이타 버스 라인용 금속막과 채널층 사이에 금속 실리사이드막을 형성하는 단계; 상기 데이타 버스 라인용 금속막을 상기 게이트 전극을 덮는 채널층 양측과 오버랩되도록 소오스, 드레인 전극을 형성함과 동시에 상기 게이트 버스 라인과 교차되는 채널층을 감싸도록 데이타 버스 라인을 형성하는 단계; 상기 소오스, 드레인 전극 사이에 노출된 금속 실리사이드막을 제거하는 단계; 상기 하부 기판 결과물 상부에 보호막을 형성하는 단계; 상기 드레인 전극의 소정 부분이 노출되도록 보호막을 식각하는 단계; 및 상기 노출된 드레인 전극과 콘택되도록 보호막 상부에 화소 전극을 형성하는 단계를 포함한다.

Description

박막 트랜지스터-액정 표시 장치의 제조방법{METHOD FOR MANUFACTURING TFT-LCD}
도 1은 종래의 박막 트랜지스터-액정 표시 장치의 단면도.
도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 하부 기판 12 : 게이트 전극
13 : 게이트 절연막 14 : 채널층
15 : 데이타 버스 라인용 금속막 15a : 소오스 전극
15b : 드레인 전극 15c : 데이타 버스 라인
16 : 금속 실리사이드막 17 : 보호막
18 : 화소 전극
본 발명은 박막 트랜지스터-액정 표시 장치의 제조방법에 관한 것으로, 보다 구체적으로 데이타 버스 라인의 단선이 발생되더라도 점 결함 및 라인 결함을 방지 할 수 있는 박막 트랜지스터-액정 표시 장치의 제조방법에 관한 것이다.
일반적으로, 액정 표시 장치에 있어서, 액티브 매트릭스형 액정 표시 장치는 고속 응답성을 갖고, 많은 화소의 갯수를 갖는다. 이에 따라, 디스플레이 화면의 고 화질화, 대형화, 컬러 화면화등을 실현하는 특성을 지니며, 휴대형 TV, 노트북 PC, 자동차 항법 장치등에 이용된다.
이러한 액티브 매트릭스형 액정 표시 장치에서, 화소 전극을 선택적으로 온/ 오프시키기 위하여 게이트 라인과 데이타 라인이 교차하는 점에 다이오드나 박막 트랜지스터와 같은 스위칭 소자가 배치,설계된다.
도 1은 종래의 박막 트랜지스터를 스위칭 소자로 하는 박막 트랜지스터-액정 표시 장치의 단면을 보여주는 도면이다.
도 1을 참조하여, 유리로 된 하부 기판(1) 표면에 게이트 전극용 금속층을 소정 두께로 증착한다음, 소정 부분 패터닝하여, 게이트 전극(2)을 형성한다. 이어서, 게이트 전극(2)을 포함하는 하부 기판(1) 상부에 게이트 절연막(3)을 형성한다음, 게이트 절연막(3) 상부에 채널용 비정질 실리콘층(4) 및 오믹 콘택용 도핑된 비정질 실리콘층(5)을 증착한다. 그후, 오믹 콘택용 도핑된 비정질 실리콘층(5)과 채널용 비정질 실리콘층(4)을 액티브 형태 즉, 박막 트랜지스터 예정 영역 및 이후 형성될 데이타 버스 라인 예정 영역에 남도록 패터닝한다. 이어서, 데이타 버스 라인용 금속막을 증착한다음, 오믹 콘택용 도핑된 비정질 실리콘층(5)과 콘택되도록 소정 부분 패터닝하여, 소오스, 드레인 전극(6a,6b) 및 데이타 버스 라인(6)을 형성한다. 그후, 결과물 상부에 보호막(7)을 증착한다음, 드레인 전극(6b)의 소정 부 분이 오픈되도록 보호막(8)의 소정 부분을 식각한다. 그 다음, 노출된 드레인 전극(6b)과 콘택되도록 보호막(7) 상부에 ITO(indium tin oxide)막을 증착한후, 습식 식각 방식으로 소정 부분 패터닝하여, 화소 전극(8)을 형성한다.
일반적으로, 상기 소오스, 드레인 전극(6a,6b) 및 데이타 버스 라인(6)은 전도 특성이 우수한 알루미늄 합금막으로 주로 형성된다. 이때, 알루미늄을 포함하는 합금막은 화소 전극(8)을 구성하는 ITO막을 패터닝하기 위한 식각 용액에 잘 반응하기 때문에, 이후 화소 전극(8)을 패터닝하는 공정시, ITO막을 패터닝하기 위한 식각 용액이 보호막(7)에 스며들어, 소오스, 드레인 전극(6a,6b) 및 데이타 버스 라인(6)이 일부 식각될 수 있다. 이로 인하여, 소오스, 드레인 전극(6a,6b) 및 데이타 버스 라인(6)에 단선이 발생된다.
또한, 소오스, 드레인 전극(6a,6b)은 게이트 전극(2) 및 채널용 비정질 실리콘층(4)의 높이로 인하여 발생되는 단차때문에, 단선이 발생될 위험이 높다.
이와같이, 소오스, 드레인 전극(6a,6b) 및 데이타 버스 라인(6)의 소정 부분이 단선되면, 액정 표시 장치의 점 또는 라인 결함이 발생되어, 화질 특성이 저하된다.
이때, 소오스, 드레인 전극(6a,6b) 및 데이타 버스 라인(6)의 저부에는 고농도 불순물이 첨가된 오믹 콘택용 도핑된 비정질 실리콘층(5)이 구비되어 있기는 하나, 오믹 콘택용 도핑된 비정질 실리콘층(5)은 도전층에 비하여 저항이 매우 크므로, 디스플레이 신호를 전달하기 어렵다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 소오스, 드레인 전극과 데이타 버스 라인에 단선이 발생되더라도, 점 또는 라인 결함의 발생됨을 방지할 수 있는 박막 트랜지스터-액정 표시 장치의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 액정 표시 장치의 제조방법은 하부 기판 상부에 게이트 버스 라인 및 게이트 전극을 형성하는 단계; 상기 게이트 버스 라인 및 게이트 전극이 형성된 상기 하부 기판 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 상기 게이트 전극을 덮으면서 상기 게이트 버스 라인과 교차되도록 비정질 실리콘층으로 채널층을 형성하는 단계; 상기 채널층이 형성된 하부 기판 결과물 상부에 데이타 버스 라인용 금속막을 증착하는 단계; 상기 하부 기판에 레이져를 조사하여 상기 데이타 버스 라인용 금속막과 채널층을 반응시키어 상기 데이타 버스 라인용 금속막과 상기 채널층 사이에 금속 실리사이드막을 형성하는 단계; 상기 데이타 버스 라인용 금속막을 패터닝하여, 상기 게이트 전극을 덮는 채널층 양측과 오버랩되도록 소오스 및 드레인 전극을 형성함과 동시에 상기 게이트 버스 라인과 교차되는 상기 채널층을 감싸도록 데이타 버스 라인을 형성하는 단계; 상기 소오스 및 드레인 전극 사이에 노출된 상기 금속 실리사이드막을 제거하는 단계; 상기 하부 기판 결과물 상부에 보호막을 형성하는 단계; 상기 드레인 전극의 소정 부분이 노출되도록 상기 보호막을 식각하는 단계; 및 상기 보호막 상부에 상기 드레인 전극의 노출된 부분과 콘택되도록 화소 전극을 형성하는 단계를 포함한다.
여기서, 데이타 버스 라인용 금속막을 알루미늄 합금막 또는 알루미늄을 포함하는 적층막으로 형성한다.
본 발명에 의하면, 채널층을 형성한다음, 데이타 버스 라인용 금속막을 증착한 후, 레이져빔을 조사한다. 그러면, 채널층과 데이타 버스 라인용 금속막이 서로 반응하여, 그 사이에 금속 실리사이드막이 형성된다. 그다음, 데이타 버스 라인용 금속막을 소정 부분 패터닝하여 소오스, 드레인 전극 및 데이타 버스 라인을 형성한다. 이와같이 하면, 후속의 화소 전극 형성으로 소오스, 드레인 전극 또는 데이타 버스 라인에 단선이 발생되더라도, 그 하부에 있는 금속 실리사이드막이 신호 전달 라인으로 동작하게 되어, 라인 결함 및 점 결함이 발생되지 않는다. 이에따라, 액정 표시 장치의 화질 특성이 개선된다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a를 참조하여, 유리로 된 하부 기판(11) 표면에 게이트 전극용 금속층을 소정 두께로 증착한다음, 소정 부분 패터닝하여, 게이트 버스 라인(도시되지 않음) 및 이로 부터 연장된 게이트 전극(12)을 형성한다. 이어서, 게이트 전극(12)을 포함하는 하부 기판(11) 상부에 게이트 절연막(13)을 형성한다. 이때, 게이트 절연막(13)으로는 실리콘 질산화막과 실리콘 질화막의 적층막이 사용될 수 있다. 다음으로, 게이트 절연막(13) 상부에 채널용 비정질 실리콘층을 증착한후, 액티브 형태 즉, 게이트 전극의 소정 영역 및 이후 형성될 데이타 버스 라인 예정 영역인 게이트 버스 라인과 교차하는 영역에 남도록 패터닝하여 채널층(14)을 형성한다. 이어서, 채널층(14)이 형성된 하부 기판(11) 상부에 데이타 버스 라인용 금속막(15) 예를들어, 알루미늄 합금막 또는 알루미늄을 포함하는 적층막을 증착한다. 그후, 하부 기판(11)의 결과물에 레이져를 조사한다. 그러면, 조사된 레이져 빔에 의하여, 데이타 버스 라인용 금속막(15)과 비정질 실리콘으로 된 채널층(14)이 반응하게 되어, 데이타 버스 라인용 금속막(15)과 채널층(14) 사이에 금속 실리사이드막(16)이 형성된다. 여기서, 금속 실리사이드막(16)은 공지된 바와 같이, 실리콘층 및 불순물이 도핑된 실리콘층에 비하여 전도 특성이 매우 우수하여, 박막 트랜지스터의 오믹 콘택층으로 작용하게 된다. 또한, 금속 실리사이드막(16)은 상술한 바와 같이 전도 특성이 매우 우수하기 때문에, 신호 전달면에서도 매우 우수하다.
그 다음, 도 2b에 도시된 바와 같이, 데이타 버스 라인용 금속막(16)은 소정 부분 패터닝하여, 소오스, 드레인 전극(15a,15b) 및 데이타 버스 라인(15c)을 형성한다. 이때, 소오스 드레인 전극(15a,15b) 사이에는 금속 실리사이드막(16)이 오픈되고, 이 오픈된 금속 실리사이드막(16)은 소오스, 드레인 전극(15a,15b)을 마스크로 하여 패터닝된다. 이에따라, 소오스, 드레인 전극(15a,15b)은 게이트 전극(12) 상부에 있는 채널층(14)의 양측과 각각 오버랩되고, 데이타 버스 라인(15c)은 채널층(14) 및 그 상부의 실리사이드층(16)을 감싸도록 형성되어, 박막 트랜지스터 및 데이타 버스 라인(16c)이 완성된다.
그 후, 도 2c에서와 같이, 박막 트랜지스터가 형성된 하부 기판(11) 상부에 보호막(17)을 형성한다. 그리고나서, 박막 트랜지스터의 드레인 전극(15b)의 소정 부분이 노출되도록 보호막(17)을 패터닝한다음, 노출된 드레인 전극(15b)과 콘택되도록 ITO층을 증착한다. 그 다음, ITO층을 소정 부분 패터닝하여, 화소 전극(18)을 형성한다.
이와같이 하면, 소오스, 드레인 전극(15a,15b) 및 데이타 버스 라인(15c)하부에 전도 특성이 우수한 금속 실리사이드막(16)이 개재되어 있으므로, 소오스, 드레인 전극(15a,15b) 또는 데이타 버스 라인(15c)이 후속의 화소 전극(18)을 형성을 위한 식각 공정으로 단선이 발생되더라도, 그 하부에 있는 금속 실리사이드막(16)이 신호 전달 라인으로 동작하게 된다. 또한, 박막 트랜지스터 단차 부위에서 소오스 또는 드레인 전극(15a,15b)이 단선되더라도 상기 금속 실리사이드막(16)이 신호 전달 라인으로 동작하게 되어, 신호 전달면에서 문제가 발생되지 않는다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 채널층을 형성한다음, 데이타 버스 라인용 금속막을 증착한 후, 레이져를 조사한다. 그러면, 채널층과 데이타 버스 라인용 금속막이 서로 반응하여, 채널층과 데이타 버스 라인용 금속막 사이에 금속 실리사이드막이 형성된다. 그다음, 데이타 버스 라인용 금속막을 소정 부분 패터닝하여 소오스, 드레인 전극 및 데이타 버스 라인을 형성한다. 이와같이 하면, 후속의 화소 전극 형성으로 소오스, 드레인 전극 또는 데이타 버스 라 인에 단선이 발생되더라도, 그 하부에 있는 금속 실리사이드막이 신호 전달 라인으로 동작하게 되어, 라인 결함 및 점 결함이 발생되지 않는다. 이에따라, 액정 표시 장치의 화질 특성이 개선된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 하부 기판 상부에 게이트 버스 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 버스 라인 및 게이트 전극이 형성된 상기 하부 기판 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 상기 게이트 전극을 덮으면서 상기 게이트 버스 라인과 교차되도록 비정질 실리콘층으로 채널층을 형성하는 단계;
    상기 채널층이 형성된 하부 기판 결과물 상부에 데이타 버스 라인용 금속막을 증착하는 단계;
    상기 하부 기판에 레이져를 조사하여 상기 데이타 버스 라인용 금속막과 채널층을 반응시키어 상기 데이타 버스 라인용 금속막과 상기 채널층 사이에 금속 실리사이드막을 형성하는 단계;
    상기 데이타 버스 라인용 금속막을 패터닝하여, 상기 게이트 전극을 덮는 채널층 양측과 오버랩되도록 소오스 및 드레인 전극을 형성함과 동시에 상기 게이트 버스 라인과 교차되는 상기 채널층을 감싸도록 데이타 버스 라인을 형성하는 단계;
    상기 소오스 및 드레인 전극 사이에 노출된 상기 금속 실리사이드막을 제거하는 단계;
    상기 하부 기판 결과물 상부에 보호막을 형성하는 단계;
    상기 드레인 전극의 소정 부분이 노출되도록 상기 보호막을 식각하는 단계; 및
    상기 보호막 상부에 상기 드레인 전극의 노출된 부분과 콘택되도록 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 데이타 버스 라인용 금속막을 알루미늄 합금막 또는 알루미늄을 포함하는 적층막으로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조방법.
KR1019990061671A 1999-12-24 1999-12-24 박막트랜지스터-액정표시장치의 제조방법 KR100569265B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061671A KR100569265B1 (ko) 1999-12-24 1999-12-24 박막트랜지스터-액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061671A KR100569265B1 (ko) 1999-12-24 1999-12-24 박막트랜지스터-액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010058164A KR20010058164A (ko) 2001-07-05
KR100569265B1 true KR100569265B1 (ko) 2006-04-10

Family

ID=19629258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061671A KR100569265B1 (ko) 1999-12-24 1999-12-24 박막트랜지스터-액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100569265B1 (ko)

Also Published As

Publication number Publication date
KR20010058164A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
US20090091699A1 (en) Liquid crystal display device and fabricating method thereof
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
EP3185287B1 (en) Array substrate and manufacturing method thereof, and display device
US6356319B1 (en) Liquid crystal display device and method of manufacturing the same
KR100569265B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
JP2001223366A (ja) アクティブマトリクス基板及びその製造方法、並びに電気光学装置
KR100488933B1 (ko) 액정표시소자및그의제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100653466B1 (ko) 액정표시소자의제조방법
KR100336890B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100577788B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법
KR100336899B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100628256B1 (ko) 액정표시장치 및 제조방법
KR100336894B1 (ko) 박막트랜지스터-액정표시소자의제조방법
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR100336893B1 (ko) 박막트랜지스터-액정표시소자의제조방법
KR100488924B1 (ko) 액정표시소자의제조방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100341129B1 (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR100707010B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR20030032242A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 14