JP2001223366A - アクティブマトリクス基板及びその製造方法、並びに電気光学装置 - Google Patents

Abstract

(57)【要約】 【課題】 走査線の断線不良を低減しつつ、寄生トラン
ジスタを防止したアクティブマトリクス基板及びその製
造方法を提供する。 【解決手段】 共通基板７上に薄膜トランジスタを配設
してなるアクティブマトリクス基板であって、この薄膜
トランジスタは、共通基板７上に形成された所定パター
ンの下地絶縁層３０と、下地絶縁層３０の上に形成され
た半導体層９と、下地絶縁層３０及び半導体層９の上に
ゲート絶縁層１３を介して形成されたゲート電極４ａと
を備え、少なくともゲート電極４ａで覆われた部分にお
いて、下地絶縁層３０の側端面３０ａと共通基板７の表
面とのなす角をθ₁とし、半導体層９の側端面９ａと半
導体層９の底面９ｃとのなす角をγとしたとき、１３５
°＜θ₁＜１８０°、４５°＜γ≦９０°になってい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共通基板上に薄膜
トランジスタを配設してなるアクティブマトリクス基板
及びその製造方法、並びにこのアクティブマトリクス基
板を用いた電気光学装置に関するものである。

【０００２】

【従来の技術】液晶表示装置などの電気光学装置は、ア
クティブマトリクス基板と対向基板の間に電気光学物質
を挟持して構成されている。このアクティブマトリクス
基板の平面図は例えば図１１に示すようになっていて、
画素信号を制御したり駆動回路を構成するスイッチング
素子である薄膜トランジスタ（以下、ＴＦＴという。）
を通常備えている。

【０００３】この図において、アクティブマトリクス基
板１５０は以下のようになっている。まず、共通基板上
に、マトリクス状に複数の透明導電性薄膜からなる画素
電極１０１が設けられ、画素電極１０１の縦横の境界に
各々沿ってデータ線１０３、走査線１０４が設けられて
いる。そして、データ線１０３からは後述するＴＦＴ１
０２のソース電極となる片状部１０３ａが延設され、こ
の片状部１０３ａがコンタクトホール１０８を介して、
ポリシリコン膜からなる平面視略矩形状の半導体層１０
９の一端部近傍に電気的に接続されている。一方、画素
電極１０１は、コンタクトホール１１０を介して半導体
層１０９の他端部近傍に電気的に接続されている。ま
た、半導体層１０９におけるコンタクトホール１０８、
１１０の間には、該半導体層１０９と交差するようにし
て走査線１０４から延設された片状部１０４ａが配置さ
れ、この片状部１０４ａは後述するＴＦＴ１０２のゲー
ト電極となっている。なお、この図においては、画像信
号がリークするのを防止するための容量線（蓄積容量）
については、説明の便宜上省略してある。

【０００４】このアクティブマトリクス基板１５０を備
えた液晶表示装置の断面構造は、図１２に示すようにな
っている。

【０００５】この図において、液晶表示装置は、１対の
透明基板をなすアクティブマトリクス基板１５０と、こ
れに対向配置される対向基板１１２とを備え、各基板１
５０、１１２とシール材（図示略）により囲まれた空間
に液晶１２５が封入されている。

【０００６】そして、アクティブマトリクス基板１５０
において、透明導電性薄膜から成る画素電極１０１に隣
接する位置にＴＦＴ１０２が設けられ、ＴＦＴ１０２を
構成する半導体層１０９、及び基板１０７の上にはゲー
ト絶縁膜となる絶縁薄膜１１３が形成されている。そし
て、この絶縁薄膜１１３を介して半導体層１０９の上に
走査線（片状部）１０４ａが配設されている。

【０００７】また、走査線１０４上を含む絶縁薄膜１１
３の上には第１層間絶縁膜１１８が形成されている。そ
して、半導体層１０９のソース領域１１６の上には、第
１層間絶縁膜１１８、及び絶縁薄膜１１３を貫通してコ
ンタクトホール１０８が形成され、このコンタクトホー
ル１０８を介して前記ソース領域１１６にデータ線１０
３が電気的に接続されている。さらに、データ線１０３
上及び第１層間絶縁膜１１８上には、第２層間絶縁膜１
１９が形成されている。そして、半導体層１０９のドレ
イン領域１１７の上には、第２層間絶縁膜１１９、第１
層間絶縁膜１１８、及び絶縁薄膜１１３を貫通してコン
タクトホール１１０が形成され、このコンタクトホール
１１０を介して前記ドレイン領域１１７が画素電極１０
１に電気的に接続されている。また、半導体層１０９の
うち、走査線（片状部）１０４ａとの対向部分はチャネ
ル領域１１１となっている。さらに、第２層間絶縁膜１
１９上および画素電極１０１上には、配向膜１２１が設
けられている。

【０００８】他方、対向基板１１２には、アクティブマ
トリクス基板１５０上のデータ線１０３、走査線１０
４、ＴＦＴ１０２の形成領域に対向する領域、すなわち
各画素の非表示領域にブラックマトリクスとして機能す
る第１遮光膜１２２が設けられている。さらに、第１遮
光膜１２２上を含む対向基板１１２上には、その全面に
わたって透明導電性薄膜からなる対向電極（共通電極）
１２３が設けられ、その上には配向膜１２４が設けられ
ている。

【０００９】そして、アクティブマトリクス基板１５０
と対向基板１１２を、画素電極１０１と対向電極１２３
とが対向するように配置することにより、上記した液晶
表示装置が構成される。

【００１０】ところで、図１２と直交する方向（図１１
のＹ−Ｙ’線に沿う方向）における、ＴＦＴ１０２のチ
ャネル領域１１１近傍での断面構造は図１３のようにな
っている。

【００１１】この図において、半導体層１０９の短辺方
向における断面は下方に向かってわずかに広がる台形状
（ほぼ矩形状）をなし、この半導体層１０９の上に絶縁
薄膜１１３が形成されている。そして、ゲート電極とな
る片状部１０４ａは、絶縁薄膜１１３の側端面１１３ａ
及び上面１１３ｂを覆い、さらに半導体層１０９の短辺
方向に延設されている。

【００１２】

【発明が解決しようとする課題】しかしながら、上記し
た構造のＴＦＴの場合、走査線（ゲート電極）の断線不
良が顕著に生じて製造歩留りが低下するという問題があ
る。この原因としては、以下のことが考えられる。すな
わち、このＴＦＴにおいては、半導体層１０９の断面が
矩形に近い台形状になっているため、その上に形成され
る絶縁薄膜１１３の側端面１１３ａはほぼ垂直に切り立
ち、基板１０７と絶縁薄膜１１３との間に急峻な段差が
生じている。従って、この絶縁薄膜の上に走査線（片状
部）１０４ａを成膜する際、上記段差部には膜材料が充
分に堆積せず、その結果として走査線の膜厚が薄くなっ
たり、膜にクラックが生じ易くなる。

【００１３】このようなことから、図１４に示すよう
に、半導体層の断面が上方に向かって狭くなるテーパ状
とした改良技術が提案されている。この技術では、半導
体層２０９の断面を上述の如くテーパ状にしているた
め、その上に形成される絶縁薄膜２１３の側端面２１３
ａと基板１０７の表面とのなす角φは大きくなり、当該
基板と絶縁薄膜との間の段差は埋められる（緩和され
る）。従って、この部分にも成膜材料が充分に堆積する
ようになるので、上記断線不良が低減される。

【００１４】ところが、この技術の場合、次のような問
題がある。つまり、半導体層２０９の断面がテーパ状で
あるために、その端縁部２０９ｅの膜厚は薄くなり、こ
の部分に電流が流れ易くなる。そのため、このＴＦＴに
しきい値電圧以下の電圧を印加した場合でもドレイン電
流が流れるようになり（寄生トランジスタ）、ＴＦＴの
電圧−電流特性が劣化する。

【００１５】本発明は、ＴＦＴを配設したアクティブマ
トリクス基板における上記した問題を解決し、走査線の
断線不良を低減しつつ、寄生トランジスタを防止したア
クティブマトリクス基板及びその製造方法、並びに電気
光学装置の提供を目的とする。

【００１６】

【課題を解決するための手段】上記した目的を達成する
ために、本発明のアクティブマトリクス基板は、共通基
板上に薄膜トランジスタを配設してなり、前記薄膜トラ
ンジスタは、前記共通基板上に形成された所定パターン
の下地絶縁層と、該下地絶縁層の上に形成された半導体
層と、前記下地絶縁層及び前記半導体層の上にゲート絶
縁層を介して形成されたゲート電極とを備え、少なくと
も前記ゲート電極で覆われた部分において、前記下地絶
縁層の側端面と前記共通基板の表面とのなす角をθ₁と
し、前記半導体層の側端面と該半導体層の底面とのなす
角をγとしたとき、１３５°＜θ₁＜１８０°、４５°
＜γ≦９０°になっていることを特徴とする。このよう
な構成によれば、半導体層の断面を極端なテーパ状にす
る必要がなく、一方でその下層に位置する下地絶縁層の
断面をテーパ状にして共通基板と下地絶縁層との間の段
差を緩和させることができる。つまり、半導体層におい
ては寄生トランジスタを防止し、下地絶縁層においては
段差部分での成膜不足に起因する走査線（ゲート電極）
の断線不良を防止することができる。

【００１７】また、本発明においては、前記下地絶縁層
の側端面と前記半導体層の側端面とのなす角をθ₂とし
たとき、１３５°＜θ₂＜１８０°であることが好まし
い。このようにすると、下地絶縁層の側端面と前記半導
体層の側端面との段差部を充分に緩和することができ、
走査線の断線不良をより一層防止することができる。

【００１８】そして、前記γは６０°以上であることが
好ましい。前記下地絶縁層と前記共通基板の間には、該
共通基板の表面全体を覆った状態でエッチング停止層が
形成されていることが好ましい。さらに、前記下地絶縁
層はシリコン酸化膜から成り、前記エッチング停止層は
シリコン窒化膜から成ることが好ましい。

【００１９】又、本発明の電気光学装置は、請求項１な
いし５のいずれかに記載のアクティブマトリクス基板と
対向基板の間に電気光学物質が挟持されていることを特
徴とする。本発明に係るアクティブマトリクス基板の製
造方法は、共通基板上に薄膜トランジスタを形成し、前
記共通基板上に下地絶縁層形成用膜と半導体層形成用膜
とをこの順に形成する第１工程と、前記半導体層形成用
膜をエッチングして所定パターンの半導体層を形成し、
その際に少なくともゲート電極を形成する部分におい
て、エッチング後の半導体層の側端面と該半導体層の底
面とのなす角をγとしたとき、４５°＜γ≦９０°とな
るようにエッチングを施す第２工程と、前記第２工程で
表出した下地絶縁層形成用膜をエッチングし、その際に
少なくともゲート電極を形成する部分において、エッチ
ング後の下地絶縁層の側端面と前記共通基板の表面との
なす角をθ₁としたとき、１３５°＜θ₁＜１８０°とな
るようにエッチングを施す第３工程と、前記下地絶縁層
及び前記半導体層の上にゲート絶縁層を形成する第４工
程と、前記ゲート絶縁層の上にゲート電極形成用導電膜
を形成した後、該ゲート電極形成用導電膜をエッチング
して所定パターンのゲート電極を形成する第５工程とを
有することを特徴とする。

【００２０】また、本発明に係るアクティブマトリクス
基板の製造方法においては、前記共通基板の表面全体に
シリコン窒化膜から成るエッチング停止層を形成した
後、前記下地絶縁層をシリコン酸化膜を用いて形成する
ことが好ましい。そして、前記第２工程かつ／又は前記
第３工程におけるエッチングとして、反応性イオンエッ
チングを用いることが好ましい。

【００２１】

【発明の実施の形態】以下、本発明に係るアクティブマ
トリクス基板について、図１〜図９を参照して説明す
る。

【００２２】図１において、このアクティブマトリクス
基板１５における共通基板上には、インジウム錫酸化膜
（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透
明導電性薄膜からなる複数の画素電極１がマトリクス状
に設けられており、画素電極１の縦方向の辺に沿ってデ
ータ線３が設けられ、横方向の辺に沿って走査線４およ
び容量線６が設けられている。容量線６は、画素電極と
対向電極との間で一定期間保持された画像信号がリーク
するのを防ぐものであり、画素電極と対向電極との間に
形成される液晶容量と並列な蓄積容量をなしている。な
お、容量線６を設ける代わりに、例えば画素電極１と前
段の走査線４との間で容量を形成しても良い。

【００２３】データ線３は、コンタクトホール８を介し
て、例えばポリシリコン膜からなる半導体層９のソース
領域に電気的に接続されており、画素電極１は、コンタ
クトホール１０を介して半導体層９のドレイン領域に電
気的に接続されている。また、半導体層９のチャネル領
域１１（図中右下がりの斜線の領域）に対向するように
走査線４が配置されている。

【００２４】そして、半導体層９、データ線３、走査線
４、及び後述するゲート絶縁層（１３）等により、各画
素電極１をスイッチング制御するＴＦＴ２（スイッチン
グ素子）が構成されている。なお、本発明のアクティブ
マトリクス基板においては、上記した画素制御用のＴＦ
Ｔ２の他に、駆動回路用のＴＦＴを備えても構わない
が、以下の説明では駆動回路用のＴＦＴについてはその
説明を省略する。但し、以下に述べるＴＦＴ２の構造
を、これら駆動回路用のＴＦＴに適用することは勿論可
能である。

【００２５】このアクティブマトリクス基板１５の（図
１のＡ−Ａ’線に沿う）断面構造は、図２に示すように
なっている。なお、この図では、アクティブマトリクス
基板１５に対向基板５０が対向配置され、全体として電
気光学装置を構成しているが、電気光学装置自体の説明
については後述する。

【００２６】図２において、アクティブマトリクス基板
１５における共通基板７は例えば石英基板からなり、こ
の上に画素電極１が設けられ、各画素電極１に隣接する
位置にＴＦＴ２が設けられている。なお、この実施形態
においては、共通基板７の表面全体に、例えばシリコン
窒化膜（ＳｉＮ）から成るエッチング停止層３２が形成
され、当該エッチング停止層３２の上に画素電極１、Ｔ
ＦＴ２等が配設されているが、エッチング停止層３２を
設けずに、共通基板７上に画素電極１、ＴＦＴ２等が配
設されていてもよい。このエッチング停止層３２の機能
については後述する。

【００２７】アクティブマトリクス基板１５上に配設さ
れるＴＦＴ２は以下のような構造を有している。まず、
エッチング停止層３２の上には、半導体層９と略同一パ
ターンの下地絶縁層３０が形成され、この下地絶縁層３
０の上に半導体層９が形成されている。そして、半導体
層９と下地絶縁層３０を覆ってゲート絶縁層１３が形成
され、ゲート絶縁層１３の上には半導体層９と対向して
走査線４（ゲート電極４ａ）が形成されている。ゲート
電極４ａは、図中紙面に垂直な方向に延設されて走査線
４に接続している。なお、以下の説明では便宜上、走査
線４のうち半導体層９の上を覆っている部分をゲート電
極４ａと称することとする。そして、半導体層９の一端
には、ソース電極となるデータ線３が接続されている。
上記した下地絶縁層３０としては、例えばシリコン酸化
膜（ＳｉＯ₂）を用いることができ、半導体層９として
は、例えばポリシリコンを用いることができる。

【００２８】上記ＴＦＴ２は、特に制限はなく種々の構
造のものを用いることができ、例えばＬＤＤ構造、オフ
セット構造、あるいはセルフアライン型のＴＦＴとする
ことができる。また本実施の形態では、ゲート電極をソ
ース・ドレイン領域間に１個のみ配置したシングルゲー
ト構造としたが、これらの間に２個以上のゲート電極を
配置してもよい。この際、各々のゲート電極には同一の
信号が印加されるようにする。このようにデュアルゲー
ト（ダブルゲート）あるいはトリプルゲート以上でＴＦ
Ｔを構成すれば、チャネルとソース・ドレイン領域接合
部のリーク電流を防止でき、オフ時の電流を低減するこ
とができる。

【００２９】そして、上記したＴＦＴ２の上、より詳し
くは、走査線４（ゲート電極４ａ）上、ゲート絶縁層１
３上を含むエッチング停止層３２の上には第１層間絶縁
膜１８が形成され、この第１層間絶縁膜１８を貫通して
コンタクトホール８が形成されている。そして、このコ
ンタクトホール８を介して、半導体層９のソース領域１
６にデータ線３が電気的に接続されている。さらに、デ
ータ線３上及び第１層間絶縁膜１８上には、第２層間絶
縁膜１９が形成され、この第２層間絶縁膜１９及び第１
層間絶縁膜１８を貫通して形成されたコンタクトホール
１０を介して、半導体層９のドレイン領域１７が画素電
極１に電気的に接続されている。また、半導体層９のう
ち、ゲート電極４ａとの対向部分はチャネル領域１１を
なし、コンタクトホール８、１０の下層部分はそれぞれ
ソース領域１６、ドレイン領域１７をなしている。そし
て、第２層間絶縁膜１９上および画素電極１上には、配
向膜２１が設けられている。

【００３０】さらに、この実施形態においては、データ
線３および走査線４に沿って半導体層９を延設して第１
蓄積容量電極２０とし、一方でデータ線３および走査線
４に沿って容量線６を延設して第２蓄積容量電極とす
る。そして、各蓄積容量電極を誘電体膜となるゲート絶
縁層１３を介して対向配置することにより、全体として
蓄積容量５が構成されている。

【００３１】そして、上記したアクティブマトリクス基
板１５に対向配置される対向基板５０には、当該アクテ
ィブマトリクス基板１５上のデータ線３、走査線４、及
びＴＦＴ２の形成領域に対向する領域、すなわち各画素
の非表示領域に第１遮光膜２２が設けられている。第１
遮光膜２２の存在により、対向基板５０の側からの入射
光がＴＦＴ２の半導体層９のチャネル領域１１、ソース
領域１６、ドレイン領域１７に侵入することはない。
又、第１遮光膜２２は、コントラストの向上、色材の混
色防止などの機能、いわゆるブラックマトリクスとして
の機能を有している。さらに、第１遮光膜２２上を含む
対向基板５０上には、その全面にわたってＩＴＯ膜等の
透明導電性薄膜からなる対向電極（共通電極）２３が設
けられ、その上には配向膜２４が設けられている。

【００３２】これらアクティブマトリクス基板１５と対
向基板５０は、画素電極１と対向電極２３とが対向する
ように配置され、これら基板１５、５０と後述するシー
ル材（図７、図８参照）により囲まれた空間に液晶が封
入されて液晶層２５が形成され、全体として電気光学装
置を構成している。

【００３３】次に、アクティブマトリクス基板１５にお
ける、ＴＦＴ２のチャネル領域近傍での（図１のＢ−
Ｂ’線に沿う）断面構造について、図３を参照して説明
する。本発明においては、かかるＴＦＴ２の断面構造に
特徴がある。

【００３４】図３において、共通基板７上にエッチング
停止層３２を介して、下地絶縁層３０及び半導体層９が
形成され（チャネル領域の幅約２μｍ）、さらに、半導
体層９と下地絶縁層３０の上には、ゲート絶縁層１３を
介してゲート電極４ａが 形成されている。そして、下
地絶縁層３０の断面は上方に向かって狭くなるテーパ状
に形成され、一方で半導体層９の断面は上方に向かって
わずかに狭くなるテーパ状（ほぼ矩形状）に形成されて
いる。そして、このような断面を有する下地絶縁層３０
の側端面３０ａ、半導体層９の側端面９ａ及びその上面
９ｂを覆ってゲート電極４ａが形成されている。

【００３５】なお、本発明における「側端面」とは、上
記したようにゲート電極４ａで覆われた部分における下
地絶縁層３０及び半導体層９の端面部分をいう。従っ
て、ゲート電極４ａで覆われていない領域における端面
部分（例えば、図中、紙面に垂直な方向における端面部
分）は、どのような形状になっていても構わない。但
し、後述する製造プロセスを考慮すると、下地絶縁層３
０と半導体層９におけるすべての端面部分が、上記側端
面と同様なテーパ形状になっている方が都合が良い。

【００３６】本発明においては、半導体層９と下地絶縁
層３０の断面を上記した形状とする際に、下地絶縁層３
０の側端面３０ａと共通基板７の表面とのなす角をθ₁
とし、半導体層９の側端面９ａと半導体層の底面９ｃと
のなす角をγとしたとき、１３５°＜θ₁＜１８０°、
４５°＜γ≦９０°になっているようにすることが必要
である。

【００３７】まず、θ₁を上述の範囲に設定した場合、
以下のようにして走査線の断線不良が低減される。ま
ず、θ₁は１３５°より大きい鈍角になっているため、
共通基板７と下地絶縁層３０との間の段差は有効に埋め
られる（緩和される）ことになる。従って、ゲート電極
４ａを成膜する際に、この段差部にも充分に膜材料を堆
積させることができるので、ゲート電極の断線不良を低
減させることができる。

【００３８】そして、かかる断面形状の下地絶縁層３０
の作用によって共通基板７と下地絶縁層３０との間の段
差を緩和することができるので、当該下地絶縁層３０の
上の半導体層９の断面については極端なテーパ状とする
必要はない。つまり、γを４５°より大きな角度（但
し、９０°以下）とすることができ、半導体層９におけ
る寄生トランジスタを防止することができる。なお、寄
生トランジスタを有効に防止するためには、γを６０°
〜９０°の間の角度にすることが好ましい。

【００３９】なお、下地絶縁層３０と半導体層９との間
にも段差が生じるが、この段差は、下地絶縁層３０の側
端面３０ａと半導体層９の側端面９ａとのなす角θ₂で
表される。ここで、 θ₂＝３６０−（θ₁＋γ） …（１） で表され、又、θ₁＜１８０°、γ≦９０°の関係があ
るために、θ₂は９０°より大きな角度（鈍角）とな
る。従って、この部分の段差も上記と同様にして緩和さ
れることになり、走査線の断線不良をさらに効果的に抑
制することができる。特に、θ₂を好ましくは１３５°
＜θ₂＜１８０°とすると上記段差を緩和する効果が一
層大きくなる。このような例としては、θ₁＝θ₂＝１４
０°、γ＝８０°とした場合が挙げられる。

【００４０】以上のように、本発明は、共通基板と半導
体層の間に形成された下地絶縁層により共通基板と半導
体層との間の段差部を緩和することが特徴であり、走査
線の断線不良の低減と寄生トランジスタの発生の防止を
同時に達成することができる。

【００４１】なお、下地絶縁層の膜厚が半導体層の膜厚
に比べて薄過ぎると、上記した各部分での段差を緩和さ
せる効果が不充分になる虞がある。従って、下地絶縁層
３０の膜厚を半導体層９の膜厚より厚くし、例えば下地
絶縁層の膜厚を約1000〜5000Å、好ましくは2000Åと
し、半導体層の膜厚を約500Åとするとよい。

【００４２】次に、このアクティブマトリクス基板１５
の製造方法について、図４〜図６を参照して説明する。
なお、図４〜図６は、各工程におけるアクティブマトリ
クス基板１５の各層を、図２と同様に図１のＡ−Ａ’断
面に対応させて示す工程図である。

【００４３】まず、図４（１）に示すように、石英基板
やガラス基板などの絶縁性を備えた共通基板７の表面
に、シリコン窒化膜からなるエッチング停止層３２、下
地絶縁層３０となるシリコン酸化膜（下地絶縁層形成用
膜）３３０をこの順で形成する。なお、エッチング停止
層３２を形成する前に、共通基板７上に例えばシリコン
酸化膜等から成る下地保護膜を予め形成しておいてもよ
い。次に、下地絶縁層形成用膜３３０の上に、プラズマ
ＣＶＤ法などを用い、後述する半導体層の前駆体となる
アモルファスシリコン膜を形成した後、レーザアニール
法または急速加熱法により結晶粒を成長させてポリシリ
コン膜（半導体層形成用膜）３０９とする（第１工
程）。

【００４４】次に、図４（２）に示すように、半導体層
形成用膜３０９上の所定位置にフォトリソグラフィ法に
よってレジスト５００をパターニングし、レジスト５０
０から下層に向かって半導体層形成用膜３０９をエッチ
ングしてＴＦＴ２及び容量線６の形成領域に、島状の半
導体層９を形成する（第２工程）。この場合、マスクと
なるレジスト５００の直下に位置するポリシリコン膜３
０９においては、半導体層９の端面部分がその底面に対
して所定の角γとなるよう、ほぼ異方性のエッチングが
施される。従って、該端面部分が過度にテーパ加工され
ることはない。なお、通常は半導体層９のすべての端面
部分が同様にエッチングされ、各端面部分がそれぞれ角
γをなすように形成される。

【００４５】そして、図４（３）に示すように、レジス
ト５００から下層に向かってシリコン酸化膜３３０をエ
ッチングして、島状の半導体層９と略同一パターンの下
地絶縁層３０を形成する（第３工程）。この場合、例え
ばＲＩＥ（反応性イオンエッチング）を適用すれば、レ
ジスト５００がイオンによってシリコン酸化膜３３０の
エッチング面に堆積し、当該シリコン酸化膜３３０のサ
イドエッチングを防止するため、テーパ状の下地絶縁層
３０を形成することができる。

【００４６】なお、第２工程におけるエッチングと第３
工程におけるエッチングはそれぞれ異なる条件で別個に
行ってもよいが、第２工程と第３工程のエッチングを一
度のエッチングで同時に行ってもよい。後者の場合に
は、比較的非選択性のエッチング条件とすればよく、前
者の場合には、選択性の強いエッチング条件で第２工程
を行った後、選択性のやや弱いエッチング条件で第３工
程を行えばよい。

【００４７】各工程で用いるエッチングについては特に
制限はなく、例えばウェットエッチングを用いてもよい
が、ＲＩＥを用いることが好ましい。ＲＩＥを用いた場
合、ＲＩＥの制御ファクタを調整するだけで、エッチン
グ条件を変化させることができるとともに、エッチング
断面の形状を精度よく作成することができるからであ
る。又、下地絶縁層３０の下層にエッチング停止層３２
を形成すると、エッチングの進行はエッチング停止層３
２の上で停止するので、第３工程におけるエッチング終
点の設定操作が容易になる。例えばＣＨＦ₃等の酸化性
ガス中では、シリコン酸化膜の方がシリコン窒化膜より
エッチング速度が大きくなるので（選択比は７〜８程
度）、シリコン窒化膜をエッチング停止層に用いること
ができる。

【００４８】このようにして、半導体層９、及び下地絶
縁層３０にテーパ加工を施すことによって、図３に示し
た断面形状を有するＴＦＴを製造することができる。

【００４９】次に、図４（４）に示すように、半導体層
９の上に残ったレジスト５００を除去した後、ＴＥＯＳ
−ＣＶＤ法、プラズマＣＶＤ法、熱酸化法などにより、
半導体層９及び下地絶縁層３０の上に、例えばシリコン
酸化膜からなるゲート絶縁層１３を形成する（第４工
程）。このゲート絶縁層１３は、ゲート電極４ａの絶縁
を行うとともに容量形成用の誘電体膜となる。なお、熱
酸化法を利用してゲート絶縁層１３を形成する場合に
は、シリコン膜の結晶化も同時に行ってシリコン膜をポ
リシリコン膜に転化し、半導体層９とすることができ
る。

【００５０】さらに、このタイミングで半導体層９のチ
ャネル領域１１に例えば不純物イオンをわずかにイオン
注入等によりドープし、チャネルドープを行っても良
い。そして、ｎチャネル型のＴＦＴを作成する場合に
は、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウ
ム）などのIII族元素の不純物イオンをドープし、ｐチ
ャネル型とする場合には、Ｓｂ（アンチモン）、Ａｓ
（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを
ドープすれば良い。

【００５１】次に、図５（５）に示すように、ゲート絶
縁層１３の表面に、ドープドシリコン、シリサイド膜や
アルミニウム膜、クロム膜、タンタル膜などの金属膜な
どから成り、ゲート電極４ａ（走査線４）および容量線
６を形成するためのゲート電極形成用導電膜３０４を形
成する。さらに、このゲート電極形成用導電膜３０４の
表面に所定のパターニングを行なって、図５（６）に示
すように、ゲート電極４ａおよび容量線６を形成する
（第５工程）。さらに、ゲート電極４ａを含む半導体層
９の上に所定のマスクをパターニングし、半導体層９の
うちマスクが形成されていない部分に不純物イオンをド
ープしてソース領域１６およびドレイン領域１７を形成
する。なお、この段階でそれぞれ低濃度と高濃度のソー
ス領域およびドレイン領域を形成し、ＬＤＤ構造を持つ
ＴＦＴとしてもよい。又、ゲート電極をマスクとしてイ
オン注入を行い、セルフアライン型のＴＦＴとしてもよ
い。なお、これらの不純物のドープにより容量線６およ
びゲート電極４ａ（走査線４）も低抵抗化される。

【００５２】また、上記したイオン注入の際、Ｂイオン
などのIII族元素の不純物イオンを適宜ドープしてｐチ
ャネル型ＴＦＴを形成することができる。これにより、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴから構成
される相補型構造を持つデータ線駆動回路および走査線
駆動回路を共通基板７の周辺部に形成することが可能と
なる。このように、ＴＦＴ２を構成する半導体層９をポ
リシリコン膜で形成すれば、ＴＦＴ２の形成時にほぼ同
一工程で、データ線駆動回路および走査線駆動回路を形
成することができ、製造上有利である。

【００５３】次に、ゲート電極４ａと容量線６を覆うよ
うにして、シリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第１層間絶縁膜１８を形成した
後、コンタクトホール８を形成する（図５（７））。な
お、ゲート電極４ａ（走査線４）や容量線６を図示しな
い配線と接続するためのコンタクトホールも、コンタク
トホール８と同一の工程により第１層間絶縁膜１８に開
孔するとよい。

【００５４】そして、第１層間絶縁膜１８の上に、スパ
ッタリング等により、遮光性のＡｌ等の低抵抗金属や金
属シリサイド等を金属膜として堆積した後、パターニン
グしてデータ線３を形成する（図５（８））。続いて、
データ線３上を覆うように第２層間絶縁膜１９を形成し
た後、コンタクトホール１０を形成する（図６
（９））。

【００５５】次に、第２層間絶縁膜１９の上に、スパッ
タリング等によりＩＴＯ膜等の透明導電性薄膜を堆積し
た後、パターニングして画素電極１を形成する（図６
（１０））。なお、このアクティブマトリクス基板１５
を反射型の液晶装置に用いる場合には、Ａｌ等の反射率
の高い不透明な材料から画素電極１を形成してもよい。

【００５６】次に、図６（１１）に示すように、全面に
配向膜材料をスピンコーターを用いて形成し、所定の方
向でラビング処理を施すことにより、配向膜２１を形成
する。以上のようにして、本発明に係るアクティブマト
リクス基板１５を製造することができる。［アクティブ
マトリクス基板を用いた電気光学装置］

【００５７】上記したアクティブマトリクス基板１５
を、図３に示した対向基板５０に対向配置することによ
り、電気光学装置を作製することができる。この対向基
板５０については工程図の例示を省略するが、ガラス等
の基板の上に、第１遮光膜２２および後述する額縁とし
ての第２遮光膜（図７参照）を、例えば金属クロムをス
パッタリングした後、パターニングして形成する。その
後、対向基板５０の全面にスパッタリング等により、Ｉ
ＴＯ等の透明導電性薄膜を堆積して対向電極２３を形成
する。さらに、対向電極２３の全面に配向膜２４を形成
する。

【００５８】このように構成したアクティブマトリクス
基板１５、対向基板５０は、図７および図８に示すよう
にして電気光学装置を構成する。図７、図８はそれぞ
れ、電気光学装置の平面図およびそのＨ−Ｈ′線におけ
る断面図である。

【００５９】これらの図において、電気光学装置１００
０は、前記のアクティブマトリクス基板１５と、対向基
板５０と、これらの基板間に封入、挟持されている液晶
２５とから概略構成されている。アクティブマトリクス
基板１５と対向基板５０とはギャップ材含有のシール材
を用いたシール層８０によって所定の間隙を介して貼り
合わされ、これらの基板間に液晶２５が封入されてい
る。シール層８０には、エポキシ樹脂や各種の紫外線硬
化樹脂などを用いることができる。また、ギャップ材と
しては、約２μｍ〜約１０μｍの無機あるいは有機質の
ファイバ若しくは球を用いることができる。対向基板５
０はアクティブマトリクス基板１５よりも小さく、アク
ティブマトリクス基板１５の周辺部分は、対向基板５０
の外周縁よりはみ出た状態に貼り合わされる。従って、
アクティブマトリクス基板１５の走査線駆動回路６０お
よびデータ線駆動回路７０は、対向基板５０の外側に位
置している。また、アクティブマトリクス基板１５の入
出力端子８１も対向基板５０の外側に位置しているの
で、入出力端子８１にはフレキシブルプリント配線基板
９０を配線接続することができる。ここで、シール層８
０は部分的に途切れているので、この途切れ部分によっ
て、液晶注入口８３が構成されている。このため、対向
基板５０とアクティブマトリクス基板１５とを貼り合わ
せた後、シール層８０の内側領域を減圧状態にすれば、
液晶注入口８３から液晶２５を減圧注入でき、液晶２５
を封入した後、液晶注入口８３を封止剤８２で塞げばよ
い。なお、対向基板５０には、シール層８０の内側に表
示領域を見切りするための第２遮光膜８８も形成されて
いる。

【００６０】この電気光学装置（液晶装置）は、図９に
示すような等価回路を有し、次のようにして動作が行わ
れる。

【００６１】まず、アクティブマトリクス基板１５側に
は、画像表示領域を構成する複数の画素がマトリクス状
に形成されるとともに、それぞれ画素電極１と当該画素
電極１を制御するためのＴＦＴ２を備えている。画像信
号を供給するデータ線３（信号線）は当該ＴＦＴ２のソ
ース領域に接続され、画素電極１は、ＴＦＴ２のドレイ
ン領域に電気的に接続されている。そして、ＴＦＴ２の
ゲートには走査線４が接続され、スイッチング素子であ
るＴＦＴ２を一定期間だけそのスイッチを閉じることに
より、データ線３から供給される画像信号Ｓ１、Ｓ２、
…、Ｓｎを所定のタイミングで書き込む。この画像信号
Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても
構わないし、相隣接する複数のデータ線３同士に対し
て、グループ毎に供給するようにしても良い。又、走査
信号Ｇ１、Ｇ２、…、Ｇｍは、走査線４に所定のタイミ
ングでパルス的に、この順に線順次で印加される。

【００６２】画素電極１を介して液晶に書き込まれた所
定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板
５０に形成された対向電極２３（図示せず）との間で一
定期間保持される。ここで、保持された画像信号がリー
クするのを防ぐために、画素電極１と対向電極との間に
形成される液晶容量と並列に、前述の蓄積容量５を付加
する。例えば画素電極１の電圧は、蓄積容量５によりソ
ース電圧が印加された時間よりも３桁も長い時間だけ保
持される。これにより、保持特性はさらに改善され、コ
ントラスト比の高い液晶装置が実現できる。

【００６３】

【実施例】実施例１ １．アクティブマトリクス基板の製造 図３で示した断面構造を有するＴＦＴを配設したアクテ
ィブマトリクス基板１５を、図４〜図６に示す製造方法
に従って製造した。まず、アルミノホウ酸ガラスから成
る共通基板７（３００×４００ｍｍ）の表面に、下地絶
縁層３０となる厚み２０００Åのシリコン酸化膜３３０
を形成した。なお、この実施例においては図４における
エッチング層を形成しなかった。次に、シリコン酸化膜
３３０の上に厚み５００Åのアモルファスシリコン膜３
０９を形成した後、レーザアニール法により結晶粒を成
長させてポリシリコン膜とした（図４（１））。

【００６４】次に、前記ポリシリコン膜上の所定位置に
レジスト５００をパターニングし、レジスト５００から
下層に向かい、ＲＩＥを用いてポリシリコン膜をエッチ
ングし、島状の半導体層９と下地絶縁層３０を一度のエ
ッチングで形成した（図４（２）、（３））。ＲＩＥの
操作条件は、圧力：５Ｐａ、ＲＦ出力：１５００Ｗ、エ
ッチングガス：（ＣＦ₄（流量150sccm）とＯ₂（流量20s
ccm）の混合ガス）とし、ポリシリコン膜を角γが８０
〜９０°となるようにエッチングし、さらにその下層に
位置するシリコン酸化膜３３０がシリコン層をエッチン
グする時間に対して１００％のオーバーエッチングとな
るよう、エッチングを行った。この実施例の場合、ポリ
シリコン膜はほぼ異方性のエッチングを施されるが、レ
ジスト５００がイオンによってシリコン酸化膜３３０の
エッチング面に堆積し、シリコン酸化膜３３０のサイド
エッチングを防止するので、テーパ状の下地絶縁層３０
が形成される。なお、シリコン酸化膜３３０は上から３
００Åまでエッチングされ、残ったシリコン酸化膜が共
通基板７上を覆っている。又、角θ₁とθ₂はいずれも１
４０°となっている。

【００６５】次に、図４（４）に示すように、半導体層
９の上に残ったレジスト５００を適宜除去した後、半導
体層９及び下地絶縁層３０の上に、シリコン酸化膜から
なるゲート絶縁層１３を形成した。さらに、半導体層９
のチャネル領域１１に適宜チャネルドープを行った。

【００６６】そして、図５（５）に示すように、ゲート
絶縁層１３の表面に、クロム膜から成るゲート電極形成
用導電膜３０４を形成し、所定のパターニングを行なっ
て、図５（６）に示すように、ゲート電極４ａおよび容
量線６を形成した。さらに、ゲート電極４ａを含む半導
体層９の上に所定のマスクをパターニングし、適宜ドー
ピングを行ってソース領域１６およびドレイン領域１７
を形成した。

【００６７】そして、第１層間絶縁膜１８を形成した
後、コンタクトホール８を形成し（図５（７））、その
上にクロムとアルミニウムの膜を連続して成膜した後パ
ターニングしてデータ線３を形成した（図５（８））。
続いて、第２層間絶縁膜１９を形成した後、コンタクト
ホール１０を形成し（図６（９））、第２層間絶縁膜１
９の上にＩＴＯ膜を堆積・パターニングして画素電極１
を形成した（図６（１０））。さらに、全面にポリイミ
ド系の水平配向膜を２１を形成して（図６（１１））、
アクティブマトリクス基板１５を製造した。

【００６８】実施例２ １．アクティブマトリクス基板の製造 上記した実施例１と同様な共通基板７（３００×４００
ｍｍ）の表面に、シリコン窒化膜からなる厚み５００Å
のエッチング停止層３２、下地絶縁層３０となる厚み２
０００Åのシリコン酸化膜３３０をこの順で形成した。
次に、シリコン酸化膜３３０の上に厚み５００Åのアモ
ルファスシリコン膜３０９を形成し、レーザアニール法
によりポリシリコン膜とした（図４（１））。

【００６９】次に、前記ポリシリコン膜上の所定位置に
レジスト５００をパターニングし、レジスト５００から
下層に向かい、ＲＩＥを用いてポリシリコン膜をエッチ
ングし、ＴＦＴ２及び容量線６の形成領域に島状の半導
体層９を形成した（図４（２））。この第２工程でのＲ
ＩＥの操作条件は、圧力：１５Ｐａ、ＲＦ出力：５００
Ｗ、エッチングガス：（ＨＢｒ（流量15sccm）、Ｃｌ₂
（流量200sccm）、及びＨｅ（流量400sccm）の混合ガ
ス）とし、角γが８０〜９０°となるようにほぼ異方性
のエッチングを行った。

【００７０】そして、レジスト５００から下層に向か
い、ＲＩＥを用いてシリコン酸化膜３３０をエッチング
して、島状の半導体層９と略同一パターンの下地絶縁層
３０を形成した（図４（３））。この第３工程でのＲＩ
Ｅの操作条件は、圧力：２００Ｐａ、ＲＦ出力：１５０
０Ｗであるが、エッチングガスをＣＨＦ₃（流量80scc
m）、ＣＦ₄（流量20sccm）、及びＡｒ（流量800sccm）
の混合ガスに切り替え、角θ₂が１１０〜１６０°（図
１０でプロットされた各角度）となるようにしてエッチ
ング停止層３２の上までエッチングを行った。なお、第
３工程ではレジスト５００イオンによってシリコン酸化
膜３３０のエッチング面に堆積し、シリコン酸化膜３３
０のサイドエッチングを防止した状態で、テーパ状の下
地絶縁層３０が形成されている。

【００７１】次に、実施例１と同様にしてゲート絶縁層
１３、ゲート電極４ａおよび容量線６を形成した。さら
に、半導体層９の所定位置にそれぞれチャネル領域１
１、ソース領域１６およびドレイン領域１７を形成し
た。そして、第１層間絶縁膜１８、コンタクトホール
８、及びデータ線３を形成した後、続いて、第２層間絶
縁膜１９、コンタクトホール１０を形成し、第２層間絶
縁膜１９の上に画素電極１を形成し、アクティブマトリ
クス基板１５Ａを製造した。 ２．走査線の断線不良の評価

【００７２】上記したアクティブマトリクス基板１５Ａ
の画素制御用ＴＦＴのそれぞれについて所定の動作テス
トを行い、各ＴＦＴに形成された走査線（ゲート電極）
の導通状態を評価した。各ＴＦＴ上に装荷された走査線
の総数に対する断線不良が生じた走査線の数の比を、断
線不良発生率とした。その結果を図１０に示す。

【００７３】図１０から明らかなように、θ₁を大きく
するほど断線不良発生率は低下した。特に、θ₁を１３
５°としたときに、このアクティブマトリクス基板上の
走査線の断線不良の発生率は１ｐｐｍ以下となり、断線
不良をほぼなくすことができた。

【００７４】

【発明の効果】以上の説明で明らかなように、本発明に
よれば、共通基板と半導体層の間には下地絶縁層が形成
され、下地絶縁層の側端面と共通基板の表面とのなす角
θ₁、前記半導体層の側端面と該半導体層の底面とのな
す角γはそれぞれ所定の値になっている。

【００７５】その結果として、断面がテーパ状の下地絶
縁層により共通基板と半導体層との間の段差部が緩和さ
れるので、当該段差部に走査線を充分に成膜させること
ができ、走査線の断線不良を防止することができる。一
方で、半導体層自体の断面は極端なテーパ状になってい
ないので、半導体層における寄生トランジスタの発生を
防止することができる。

【図面の簡単な説明】

【図１】 本発明のアクティブマトリクス基板を示す平
面図である。

【図２】 図１のＡ−Ａ’線に沿う断面図である。

【図３】 図１のＢ−Ｂ’線に沿うＴＦＴ部分の断面図
である。

【図４】 アクティブマトリクス基板の製造プロセスを
示す工程断面図である。

【図５】 図４に続く工程断面図である。

【図６】 図５に続く工程断面図である。

【図７】 アクティブマトリクス基板を用いた電気光学
装置を示す平面図である。

【図８】 図７のＨ−Ｈ’線に沿う断面図である。

【図９】 電気光学装置の画像表示領域における、画
素、各種素子、配線等を示す等価回路である。

【図１０】 アクティブマトリクス基板における画像制
御用ＴＦＴの断線不良発生率とθ₁との関係を示すグラ
フである。

【図１１】 従来のアクティブマトリクス基板を示す平
面図である。

【図１２】 図１１のＸ−Ｘ’線に沿う断面図である。

【図１３】 図１１のＹ−Ｙ’線に沿うＴＦＴ部分の断
面図である。

【図１４】 図１１のＹ−Ｙ’線に沿うＴＦＴ部分の別
の態様を示す断面図である。

【符号の説明】

１ 画素電極 ２ ＴＦＴ ３ データ線 ４ 走査線 ４ａ ゲート電極 ７ 共通基板 ９ 半導体層 ９ａ 半導体層の側端面 １３ ゲート絶縁層 １５ アクティブマトリクス基板 ３０ 下地絶縁層 ３０ａ 下地絶縁層の側端面 ３２ エッチング停止層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹口 徹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H092 JA25 JA29 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB57 JB61 KA04 KA07 KA12 KA16 KA18 MA05 MA07 MA08 MA13 MA17 MA27 MA30 MA35 MA37 MA41 NA15 NA23 NA25 NA29 5F004 AA16 CA01 DA00 DA01 DA04 DA16 DA22 DA23 DA26 DB02 DB03 EB01 EB02 EB03 FA03 5F110 AA06 AA26 BB01 BB04 CC02 DD02 DD03 DD13 DD14 DD17 EE03 EE04 EE05 EE09 FF02 FF23 FF29 FF30 GG02 GG13 GG32 GG45 GG52 HJ01 HJ13 HL03 HL07 HL23 HM15 NN03 NN23 NN24 NN25 NN26 NN46 NN54 PP02 PP03 QQ04

Claims (9)

【特許請求の範囲】
1. 【請求項１】 共通基板上に薄膜トランジスタを配設し
   てなるアクティブマトリクス基板であって、 前記薄膜トランジスタは、前記共通基板上に形成された
   所定パターンの下地絶縁層と、該下地絶縁層の上に形成
   された半導体層と、前記下地絶縁層及び前記半導体層の
   上にゲート絶縁層を介して形成されたゲート電極とを備
   え、 少なくとも前記ゲート電極で覆われた部分において、前
   記下地絶縁層の側端面と前記共通基板の表面とのなす角
   をθ₁とし、前記半導体層の側端面と該半導体層の底面
   とのなす角をγとしたとき、 １３５°＜θ₁＜１８０°、４５°＜γ≦９０°になっ
   ていることを特徴とするアクティブマトリクス基板。
2. 【請求項２】 前記下地絶縁層の側端面と前記半導体層
   の側端面とのなす角をθ₂としたとき、 １３５°＜θ₂＜１８０°であることを特徴とする請求
   項１に記載のアクティブマトリクス基板。
3. 【請求項３】 前記γは６０°以上であることを特徴と
   する請求項１又は２に記載のアクティブマトリクス基
   板。
4. 【請求項４】 前記下地絶縁層と前記共通基板の間に
   は、該共通基板の表面全体を覆った状態でエッチング停
   止層が形成されていることを特徴とする請求項１ないし
   ３のいずれかに記載のアクティブマトリクス基板。
5. 【請求項５】 前記下地絶縁層はシリコン酸化膜から成
   り、前記エッチング停止層はシリコン窒化膜から成るこ
   とを特徴とする請求項４に記載のアクティブマトリクス
   基板。
6. 【請求項６】 請求項１ないし５のいずれかに記載のア
   クティブマトリクス基板と対向基板の間に電気光学物質
   が挟持されていることを特徴とする電気光学装置。
7. 【請求項７】 共通基板上に薄膜トランジスタを形成す
   るアクティブマトリクス基板の製造方法であって、 前記共通基板上に下地絶縁層形成用膜と半導体層形成用
   膜とをこの順に形成する第１工程と、 前記半導体層形成用膜をエッチングして所定パターンの
   半導体層を形成し、その際に少なくともゲート電極を形
   成する部分において、エッチング後の半導体層の側端面
   と該半導体層の底面とのなす角をγとしたとき、４５°
   ＜γ≦９０°となるようにエッチングを施す第２工程
   と、 前記第２工程で表出した下地絶縁層形成用膜をエッチン
   グし、その際に少なくともゲート電極を形成する部分に
   おいて、エッチング後の下地絶縁層の側端面と前記共通
   基板の表面とのなす角をθ₁としたとき、１３５°＜θ₁
   ＜１８０°となるようにエッチングを施す第３工程と、 前記下地絶縁層及び前記半導体層の上にゲート絶縁層を
   形成する第４工程と、 前記ゲート絶縁層の上にゲート電極形成用導電膜を形成
   した後、該ゲート電極形成用導電膜をエッチングして所
   定パターンのゲート電極を形成する第５工程とを有する
   ことを特徴とするアクティブマトリクス基板の製造方
   法。
8. 【請求項８】 請求項７に記載のアクティブマトリクス
   基板の製造方法において、 前記共通基板の表面全体にシリコン窒化膜から成るエッ
   チング停止層を形成した後、前記下地絶縁層をシリコン
   酸化膜を用いて形成することを特徴とするアクティブマ
   トリクス基板の製造方法。
9. 【請求項９】 前記第２工程かつ／又は前記第３工程に
   おけるエッチングとして、反応性イオンエッチングを用
   いることを特徴とする請求項７又は８に記載のアクティ
   ブマトリクス基板の製造方法。