JP2009147355A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2009147355A JP2009147355A JP2009021623A JP2009021623A JP2009147355A JP 2009147355 A JP2009147355 A JP 2009147355A JP 2009021623 A JP2009021623 A JP 2009021623A JP 2009021623 A JP2009021623 A JP 2009021623A JP 2009147355 A JP2009147355 A JP 2009147355A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- gate electrode
- semiconductor layer
- end portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】ガラス基板2上に設けられエッチングにより形成された端部5を有する多結晶又は非晶質Siからなる半導体層4と、半導体層4の両側に設けられたソース領域8およびドレイン領域9と、ソース領域8およびドレイン領域9間に設けられたチャネル幅が1μm以下のチャネル領域10と、チャネル領域10上にゲート絶縁膜6を介して設けられたゲート電極7と、チャネル領域10のチャネル幅方向のゲート電極7で被覆された端部5に電流が流れないように絶縁化された絶縁膜11とを具備し、ゲート電極7で被覆された端部5がしきい値電圧に寄与しない構造にした。
【選択図】図1
Description
図1(a)は、本発明の参考例の薄膜トランジスタの斜視図、(b)は(a)のA−A′切断線における断面図である。図2は本参考例の薄膜トランジスタのレイアウトを示す図である。
図3(a)は、本発明の実施の形態1の薄膜トランジスタの要部断面図(実施の形態1の図1(b)に対応)、(b)は本実施の形態1の薄膜トランジスタの製造方法を示す要部断面図である。
図4(a)は、本発明の実施の形態2の薄膜トランジスタの要部断面図(実施の形態1の図1(b)に対応)、(b)は本実施の形態2の薄膜トランジスタの製造方法を示す要部断面図である。
2…ガラス基板
3…下地絶縁膜
4…半導体層
5…端部
6…ゲート絶縁膜
7…ゲート電極
8…ソース領域
9…ドレイン領域
10…チャネル領域
11…絶縁膜
12…不純物領域
13、14、15…コンタクトホール
16…レジスト膜
17…不純物
L…チャネル長
W…チャネル幅
WD…チャネル幅方向
θ…テーパ角
Claims (3)
- 基板上に設けられエッチングにより形成された端部を有する多結晶又は非晶質半導体層と、
前記多結晶又は非晶質半導体層の両側に設けられたソース領域およびドレイン領域と、
前記ソース領域およびドレイン領域間に設けられたチャネル幅が1μm以下のチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
前記チャネル領域のチャネル幅方向の前記ゲート電極で被覆された前記端部に電流が流れないように絶縁化された絶縁部と
を具備し、
前記ゲート電極で被覆された前記端部がしきい値電圧に寄与しない構造にしたことを特徴とする薄膜トランジスタ。 - 基板上に設けられエッチングにより形成された端部を有する多結晶又は非晶質半導体層と、
前記多結晶又は非晶質半導体層の両側に設けられたソース領域およびドレイン領域と、
前記ソース領域およびドレイン領域間に設けられたチャネル幅が1μm以下のチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
前記チャネル領域の前記ゲート電極で被覆されたチャネル幅方向の前記端部に前記ソース領域と前記ドレイン領域に導入した不純物と逆の導電型の不純物が導入された不純物領域と
を具備し、
前記ゲート電極で被覆された前記チャネル領域におけるチャネル幅方向の端部におけるしきい値電圧を大きくし、前記ゲート電極のゲート電界によるチャネル形成を抑制することを特徴とする薄膜トランジスタ。 - 基板上に設けられエッチングにより形成された端部を有する多結晶又は非晶質半導体層と、
前記多結晶又は非晶質半導体層の両側に設けられたソース領域およびドレイン領域と、
前記ソース領域およびドレイン領域間に設けられたチャネル幅が1μm以下のチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
前記チャネル領域の前記ゲート電極で被覆されたチャネル幅方向の前記端部に前記ソース領域と前記ドレイン領域に導入した不純物と同一の導電型の不純物が導入された不純物領域と
を具備し、
前記ゲート電極で被覆された前記チャネル領域におけるチャネル幅方向の端部におけるしきい値電圧を大きくし、前記ゲート電極のゲート電界によるチャネル形成を抑制することを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009021623A JP2009147355A (ja) | 2009-02-02 | 2009-02-02 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009021623A JP2009147355A (ja) | 2009-02-02 | 2009-02-02 | 薄膜トランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002094665A Division JP2003298059A (ja) | 2002-03-29 | 2002-03-29 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009147355A true JP2009147355A (ja) | 2009-07-02 |
Family
ID=40917536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009021623A Pending JP2009147355A (ja) | 2009-02-02 | 2009-02-02 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009147355A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176753A (ja) * | 1993-12-17 | 1995-07-14 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置およびその作製方法 |
JPH08330599A (ja) * | 1994-11-29 | 1996-12-13 | Sanyo Electric Co Ltd | 薄膜トランジスタ、その製造方法及び表示装置 |
JP2001067018A (ja) * | 1999-06-21 | 2001-03-16 | Semiconductor Energy Lab Co Ltd | El表示装置およびその駆動方法並びに電子装置 |
JP2001223366A (ja) * | 2000-02-10 | 2001-08-17 | Seiko Epson Corp | アクティブマトリクス基板及びその製造方法、並びに電気光学装置 |
JP2003298059A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ |
-
2009
- 2009-02-02 JP JP2009021623A patent/JP2009147355A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176753A (ja) * | 1993-12-17 | 1995-07-14 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置およびその作製方法 |
JPH08330599A (ja) * | 1994-11-29 | 1996-12-13 | Sanyo Electric Co Ltd | 薄膜トランジスタ、その製造方法及び表示装置 |
JP2001067018A (ja) * | 1999-06-21 | 2001-03-16 | Semiconductor Energy Lab Co Ltd | El表示装置およびその駆動方法並びに電子装置 |
JP2001223366A (ja) * | 2000-02-10 | 2001-08-17 | Seiko Epson Corp | アクティブマトリクス基板及びその製造方法、並びに電気光学装置 |
JP2003298059A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW583770B (en) | Thin film transistor | |
TWI604529B (zh) | 薄膜電晶體及其製造方法 | |
WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
TWI393247B (zh) | 具有深溝結構之半導體裝置 | |
TW200950086A (en) | Semiconductor device having transistor and method of manufacturing the same | |
CN103456739A (zh) | 阵列基板及其制造方法和显示装置 | |
WO2017070868A1 (zh) | N型tft的制作方法 | |
JP2007273919A (ja) | 半導体装置及びその製造方法 | |
US20150380565A1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
JP2005064477A (ja) | ゲートとボディーが電気的に連結された薄膜トランジスタとその製造方法及びこれを備えたディスプレイ装置 | |
KR20090025816A (ko) | 트렌치 트랜지스터 및 그의 형성 방법 | |
JP2006049823A (ja) | 半導体装置及びその製造方法 | |
Chen et al. | In situ doped source/drain for performance enhancement of double-gated poly-Si nanowire transistors | |
WO2017124818A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
US9012985B2 (en) | Semiconductor device having a trench whose upper width is wider than a lower width thereof, and a method for fabricating the same | |
US8455309B2 (en) | Method for manufacturing a semiconductor device | |
JP2009032905A (ja) | 半導体装置およびその製造方法 | |
JP2009147355A (ja) | 薄膜トランジスタ | |
WO2017206215A1 (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
WO2018223642A1 (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
TW548850B (en) | Low-temperature polysilicon TFT of LDD structure and process for producing same | |
US9142674B2 (en) | FINFET devices having a body contact and methods of forming the same | |
KR20130073776A (ko) | 횡형 디모스 트랜지스터 및 이의 제조방법 | |
JP2014033136A (ja) | 表示装置およびその製造方法 | |
TW201025461A (en) | Semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |