JP2009032905A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009032905A
JP2009032905A JP2007195492A JP2007195492A JP2009032905A JP 2009032905 A JP2009032905 A JP 2009032905A JP 2007195492 A JP2007195492 A JP 2007195492A JP 2007195492 A JP2007195492 A JP 2007195492A JP 2009032905 A JP2009032905 A JP 2009032905A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
gate electrode
trench
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007195492A
Other languages
English (en)
Other versions
JP2009032905A5 (ja
JP5165954B2 (ja
Inventor
Masayuki Hashiya
雅幸 橋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007195492A priority Critical patent/JP5165954B2/ja
Priority to TW097127794A priority patent/TWI459472B/zh
Priority to US12/178,316 priority patent/US8716142B2/en
Priority to KR1020080072871A priority patent/KR101520485B1/ko
Priority to CN200810144745XA priority patent/CN101355105B/zh
Publication of JP2009032905A publication Critical patent/JP2009032905A/ja
Publication of JP2009032905A5 publication Critical patent/JP2009032905A5/ja
Application granted granted Critical
Publication of JP5165954B2 publication Critical patent/JP5165954B2/ja
Priority to US14/208,911 priority patent/US9276065B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Abstract

【課題】 駆動能力を向上させた半導体装置を提供する。
【解決手段】 当該半導体装置には、ゲート幅方向に深さの変化する凹部を設けるためのトレンチ部８が形成されており、ゲート絶縁膜９を介して、トレンチ部８の内部及び上面部にゲート電極１０が形成されている。ゲート電極１０のゲート長方向の一方の側にはソース領域１２が形成されており、他方の側にはドレイン領域１３が形成されている。ソース領域１２とドレイン領域１３の少なくとも一部の表面は、ゲート電極１０近傍にLOCOS法を用いて形成した厚膜酸化膜の除去することで他よりも低く形成する。このように、ソース領域１２とドレイン領域１３の一部の表面を他よりも低くすることにより、ゲート電極１０の当該凹部上面に集中して流れていた電流がトレンチ部８の全体に一様に流れるようになり、ゲート幅方向に深さが変化するように形成された凹部の実効的なゲート幅が広がる。このため、半導体装置のオン抵抗が低下し、駆動能力が高まる。
【選択図】 図２

Description

本発明は、高駆動能力を要するＭＯＳトランジスタを含む半導体装置およびその製造方法に関する。
MOSトランジスタは電子技術において中核を担う電子素子であって、MOSトランジスタの小型化と高駆動能力化を図ることは、重要である。MOSトランジスタを高駆動能力化する方法の１つとして、ゲート幅を広くしてオン抵抗を低減させる方法があるが、ゲート幅を広くするとMOSトランジスタの占有面積が大きくなるという問題がある。その解決のために、横型MOS構造のMOSトランジスタの専有面積の増加を抑えながらゲート幅を広くする技術が提案されている。（例えば、特許文献１参照）
以下、図４を用いて、従来の半導体装置について説明する。図４（ａ）の斜視図に示したように、ウェル１７にトレンチ部８を設け、ゲート絶縁膜９を介してトレンチ部の上面と内部にゲート電極１０を形成したものである。ウェル１７の表面部分において、ゲート電極１０の一方の側にはソース領域１２が設けられており、他方の側にはドレイン領域１３が設けられている。図４（ｂ）は、図４（ａ）の切断面A−Ａに沿ったプレーナー部の断面図であり、図４（ｃ）は、図４（ａ）の切断面Ｂ−Bに沿った断面図である。図４（ｃ）に示したように、トレンチ部８内にゲート電極１０が形成されているため、ゲート電極１０がゲート絶縁膜９に接している曲線のＢ−Ｂ方向の総延長がゲート幅となる。
このように、ゲート部を凸部と凹部を有するトレンチ構造にすることによって、表面でのゲート電極１０の幅に対して、実効的なゲート幅を広くすることができ、これによって、MOSトランジスタの耐圧を低下させずに単位面積あたりのオン抵抗を低減することができる。
特開２００６−４９８２６公報
以上に述べた半導体装置の構造では、実際の駆動能力が想定した駆動能力に達しないという問題のあることが発明者により見出された。さらに、ゲート長によって、駆動能力は異なり、ゲート長が短くなると、駆動能力が低下する傾向を示すことが分かった。
この現象は、ソースドレイン間に生じたチャネルのうち、図４（ｄ）に示した経路A（トレンチ部８が形成されていない部分であるプレーナー部）に電流が多く流れ、ソースとドレインを結ぶ向きであるチャネルに平行なトレンチ部８の側面を流れる経路Bやトレンチ部８の底面を介して流れる経路Cにはあまり電流が流れないことが原因であると推察できる。そのため、ゲート長が短いほど、経路Aに電流が集中するようになり、このことが、ゲート長が短くなると駆動能力が低下する原因であると考えられる。
そこで本発明の目的は、トレンチ構造を有する半導体装置の駆動能力を向上させることにある。
上記課題を解決するために、本発明は次の手段を用いた。
（１）第１導電型半導体基板に形成された、ゲート幅方向に側面と底面を有するトレンチ部と、ゲート絶縁膜を介して前記トレンチ部の内部およびプレーナー部上面に形成されたゲート電極と、前記ゲート電極の一方の側に形成された第２導電型のソース領域と、前記ゲート電極の他方の側に形成された第２導電型のドレイン領域を備えた半導体装置において、前記ソース領域と前記ドレイン領域のゲート電極近傍の一部の表面を他の表面よりも低い位置に配置すると共に前記ソースおよびドレイン領域の拡散深さも前記低い位置に配置された表面の下方部分においては前記他の表面の下方部分よりも深くなっていることを特徴とする半導体装置とした。
（２）第１導電型半導体基板と、前記第１導電型半導体基板の表面近傍に離間して配置された第２導電型のソース領域およびドレイン領域と、前記ソース領域およびドレイン領域の間に配置された第１のチャネル領域となる平坦なプレーナー部と、前記プレーナー部に沿って配置された、その側面および底面が第２のチャネル領域となる、一定の深さを有するトレンチ部と、前記プレーナー部および前記トレンチ部の表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極とからなる半導体装置であって、前記ソース領域およびドレイン領域のうち前記トレンチ部を介して向き合う部分の表面は他の部分の表面よりも低い位置に配置するとともに、前記ソースおよびドレイン領域の拡散深さも前記トレンチ部を介して向き合う部分においては他の部分よりも深くなっていることを特徴とする半導体装置とした。
（３）第１導電型の半導体基板を用意する工程と、ソース領域およびドレイン領域となる領域のうちのそれぞれ一部を前記半導体基板の表面から除去し、凹部を形成する工程と、チャネルとなる領域に側面と底面を有するトレンチを形成してプレーナー部とトレンチ部を配置する工程と、前記トレンチ部の側面と底面および前記プレーナー部の表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極を挟んで前記凹部の周囲に第２導電型のソース領域とドレイン領域を形成する工程とからなる半導体装置の製造方法とした。
本発明によれば、上述の半導体装置のソース領域およびドレイン領域は、ゲート電極近傍の少なくとも一部において、LOCOS法によって形成させた厚膜酸化膜を除去することで表面の一部が他よりも低く形成することが可能となる。これによって、トレンチ部トランジスタのゲート電極に対して深い位置までソース領域およびドレイン領域が形成されることになるため、ゲート幅方向の凹部上部での電流集中を緩和させ、電流を凹部内部まで分散させ、深さ方向にも流すことが可能となることから、半導体装置の駆動能力を向上させることが可能となる。
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明に係る半導体装置の第１の実施例の製造方法を示す模式的断面図による工程順のフローである。
図１（A）において、第１導電型半導体基板、例えばP型半導体基板１、例えばホウ素添加した抵抗率２０Ωcmから３０Ωcmの不純物濃度の半導体基板に、酸化膜２、例えば膜厚数百Åの熱酸化膜を形成した後、窒化膜３を例えば膜厚数千Åの厚さに堆積する。なお、本実施例では基板はP型としたが、基板の導電型は本発明の本質とは関係ない。これに、図１（B）に示すように、レジスト膜４でパターニングを行ってLOCOS法による酸化膜形成のための窒化膜３の除去を行う。ここでの窒化膜はその後の工程のLOCOS法による厚膜酸化膜形成に用いる。続いて、レジスト膜４を保持したままレジスト膜５を形成し、チャネルカット領域の低濃度拡散層を形成するための不純物添加を行う。例えば燐を好ましくは１×１０11atoms/cm2から１×１０13atoms/cm2のドーズ量でイオン注入する。ここでの不純物は砒素を用いることも可能である。
その後、図１（C）に示すように、レジスト膜４およびレジスト膜５を除去した後、引き続き、LOCOS法によりLOCOS酸化膜を形成する。ここでは、１０００〜１２００℃で数時間熱酸化することにより、例えば酸化膜厚５００nm〜１μmの酸化膜に熱酸化成長させ、同時にチャネルカット領域の低濃度拡散層６を形成する。続いて、図１（D）に示すように、窒化膜３を除去したのち、LOCOS酸化膜を除去するためにレジスト膜７を用いてパターニングする。ここでのレジスト膜７に替え、窒化膜あるいは多結晶ポリシリコンをマスクとしてパターニングすることも可能である。次に、レジスト膜７および酸化膜２を除去すると、図１（E）に示す構造となる。これにより、あとからソースおよびドレインとなる領域の表面の一部を他よりも低くした凹部を有する構造が得られる。引き続き、図１（F）に示すように、第１導電型半導体基板にトレンチ構造８を例えば数百nmから数μmの深さに形成する 。
その後、図１（G）に示すように、ゲート絶縁膜９、例えば膜厚数百〜数千Åの熱酸化膜を形成した後、ゲート絶縁膜９上に多結晶シリコンゲート膜を好ましくは膜を１００nm〜５００nmの厚さに堆積し、プリデポジションあるいはイオン注入法により不純物を導入して抵抗率を下げてゲート電極１０とする。ここでの導電型は例えば第１導電型でも第２導電型でもよい。さらにレジスト膜１１でゲート電極１０のパターニングをおこなうことで、図１（H）に示すような構造が整う。こうして、MOSトランジスタのチャネルとなる領域が概ね決定される。図１（H）ではトレンチ部のチャネルとなる領域しか示していないが、プレーナー部のチャンネルとなる領域もゲート電極１０のパターニングにより同時に形成される。
引き続き、図１（I）に示すように、セルフアライン法でソース領域およびドレイン領域を形成するための不純物添加を行う。ソース領域およびドレイン領域の不純物添加は例えば砒素を好ましくは１×１０15atoms/cm2から１×１０16atoms/cm2のドーズ量でイオン注入する。さらに、ここでのソース領域およびドレイン領域への不純物の導入は、トレンチ構造８を有しない同一チップ内のMOSトランジスタと同一条件で同時におこなうことが可能である。この工程までで、トレンチ構造８を有するMOSトランジスタの形態が整う。その後、図１（J）に示すように、８００℃〜１０００℃で数時間熱処理することで、ソース領域１２およびドレイン領域１３を形成する。本実施例においては、ゲート電極近傍のソース領域およびドレイン領域の表面の一部が他の部分よりも低くなっているので、ソース領域およびドレイン領域を形成する不純物も従前より深くまで分布することとなり、トレンチ部側面あるいはトレンチ部底部を流れる電流を増加させることが可能となる。
上述までの方法で製造された、トレンチ構造を有するMOSトランジスタの構造について、より詳細に図２を用いて説明する。
図２（A）は第１の実施例の平面図である。図２（B）は図２（A）のＡ−Ａ断面図であり、図２（C）は図２（A）のＢ−Ｂ断面図である。
本発明における半導体装置は、ゲート幅方向に複数配置されたトレンチ部８内部に形成されたゲート電極とトレンチ部ではないチャネル領域上であるプレーナー部に形成されたゲート電極をあわせもち、図２（A）のＡ−Ａ断面図である図２（B）に示すのがトレンチ部トランジスタ１８で、図２（A）のＢ−Ｂ断面図である図２（C）に示すのがプレーナー部トランジスタ１９とする。図２（A）においてはゲート電極１０の下層にはトレンチ部をなぞるようにゲート絶縁膜９が存在する。
第１の実施例を示す図２（A）では、ゲート電極１０近傍でのソース領域１２およびドレイン領域１３のすくなくとも一部の表面で他よりも低くするためLOCOS法による厚膜酸化膜の除去領域１４はソース領域１２およびドレイン領域１３に連続して多く存在しており、トレンチ部トランジスタ１８のゲート電極１０のゲート長さ方向端を囲むように形成する。さらに、この実施例では、配線コンタクトのトレンチ部コンタクト１５、およびプレーナー部コンタクト１６はゲート電極１０近傍の表面が他よりも低いソース領域１２およびドレイン領域１３に配置する。
図３は本発明に係る半導体装置の第２の実施例を示す平面図である。図３では、ソース領域１２およびドレイン領域１３の少なくとも一部の表面が他よりも低くい厚膜酸化膜除去部１４は、選択的にトレンチ部トランジスタ１８のゲート電極１０のゲート長さ方向の延長線上に形成する。これに付随して配線コンタクトもトレンチ部コンタクト１５、またはプレーナー部コンタクト１６の配置位置を変える。たとえば、プレーナー部コンタクト１６は寄生抵抗などを小さくするためにゲート電極１０からの距離はトレンチ部コンタクト１５より縮小しておく。図３においてもゲート電極１０の下層にはトレンチ部をなぞるようにゲート絶縁膜９が存在する。
本発明に係る半導体装置の第１の実施例の製造方法を示す模式的断面図による工程順フローである。 本発明に係る第１の実施例のトレンチ構造を有するMOSトランジスタの詳細を示す平面図および断面図である。 本発明に係る第２の実施例のトレンチ構造を有するMOSトランジスタの詳細を示す平面図である。 従来技術によるトレンチ構造を有するMOSトランジスタの斜視図および断面図とチャネルを流れる電流の経路を示す模式図である。
符号の説明
１ 半導体基板
２ 酸化膜
３ 窒化膜
４、５、７、１１ レジスト膜
６ チャネルカット領域低濃度拡散層
８ トレンチ部
９ ゲート絶縁膜
１０ ゲート電極
１２ ソース領域
１３ ドレイン領域
１４ LOCOS酸化膜の除去領域
１５ トレンチ部コンタクト
１６ プレーナー部コンタクト
１７ ウェル
１８ トレンチ部トランジスタ
１９ プレーナー部トランジスタ

Claims (7)

  1. 第１導電型半導体基板に形成された、ゲート幅方向に側面と底面を有するトレンチ部と、ゲート絶縁膜を介して前記トレンチ部の内部およびプレーナー部上面に形成されたゲート電極と、前記ゲート電極の一方の側に形成された第２導電型のソース領域と、前記ゲート電極の他方の側に形成された第２導電型のドレイン領域を備えた半導体装置において、前記ソース領域と前記ドレイン領域のゲート電極近傍の一部の表面を他の表面よりも低い位置に配置すると共に前記ソースおよびドレイン領域の拡散深さも前記低い位置に配置された表面の下方部分においては前記他の表面の下方部分よりも深くなっていることを特徴とする半導体装置。
  2. 第１導電型半導体基板と、
    前記第１導電型半導体基板の表面近傍に離間して配置された第２導電型のソース領域およびドレイン領域と、
    前記ソース領域およびドレイン領域の間に配置された第１のチャネル領域となる平坦なプレーナー部と、
    前記プレーナー部に沿って配置された、その側面および底面が第２のチャネル領域となる、一定の深さを有するトレンチ部と、
    前記プレーナー部および前記トレンチ部の表面に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられたゲート電極とからなる半導体装置であって、
    前記ソース領域およびドレイン領域のうち前記トレンチ部を介して向き合う部分の表面は他の部分の表面よりも低い位置に配置するとともに、前記ソースおよびドレイン領域の拡散深さも前記トレンチ部を介して向き合う部分においては他の部分よりも深くなっていることを特徴とする半導体装置。
  3. 前記低い位置に配置された前記ソース領域およびドレイン領域の表面に配線のためのコンタクトを有することを特徴とする請求項１あるいは２に記載の半導体装置。
  4. 第１導電型の半導体基板を用意する工程と、
    ソース領域およびドレイン領域となる領域のうちのそれぞれ一部を前記半導体基板の表面から除去し、凹部を形成する工程と、
    チャネルとなる領域に側面と底面を有するトレンチを形成してプレーナー部とトレンチ部を配置する工程と、
    前記トレンチ部の側面と底面および前記プレーナー部の表面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上にゲート電極を形成する工程と、
    前記ゲート電極を挟んで前記凹部の周囲に第２導電型のソース領域とドレイン領域を形成する工程とからなる半導体装置の製造方法。
  5. 前記凹部を形成する工程は、LOCOS法を用いて厚膜酸化膜を形成させ、前記厚膜酸化膜を除去することにより形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記ソース領域とドレイン領域を形成する工程は、同一半導体基板上に形成される他のトランジスタのソース領域およびドレイン領域への不純物導入と同じ条件を有する不純物導入工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記ソース領域とドレイン領域を形成する工程は、同一半導体基板上に形成される他のトランジスタのソース領域およびドレイン領域への不純物導入と同時になされる不純物導入工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
JP2007195492A 2007-07-27 2007-07-27 半導体装置 Expired - Fee Related JP5165954B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007195492A JP5165954B2 (ja) 2007-07-27 2007-07-27 半導体装置
TW097127794A TWI459472B (zh) 2007-07-27 2008-07-22 半導體裝置及其製造方法
US12/178,316 US8716142B2 (en) 2007-07-27 2008-07-23 Semiconductor device and method of manufacturing the same
CN200810144745XA CN101355105B (zh) 2007-07-27 2008-07-25 半导体装置及其制造方法
KR1020080072871A KR101520485B1 (ko) 2007-07-27 2008-07-25 반도체 소자 및 그 제조 방법
US14/208,911 US9276065B2 (en) 2007-07-27 2014-03-13 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007195492A JP5165954B2 (ja) 2007-07-27 2007-07-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2009032905A true JP2009032905A (ja) 2009-02-12
JP2009032905A5 JP2009032905A5 (ja) 2010-05-27
JP5165954B2 JP5165954B2 (ja) 2013-03-21

Family

ID=40294497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007195492A Expired - Fee Related JP5165954B2 (ja) 2007-07-27 2007-07-27 半導体装置

Country Status (5)

Country Link
US (2) US8716142B2 (ja)
JP (1) JP5165954B2 (ja)
KR (1) KR101520485B1 (ja)
CN (1) CN101355105B (ja)
TW (1) TWI459472B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101480A1 (ja) * 2016-12-02 2018-06-07 大日本印刷株式会社 個体認証用半導体チップ、個体認証媒体及び個体認証方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5738094B2 (ja) * 2010-09-14 2015-06-17 セイコーインスツル株式会社 半導体装置の製造方法
JP5881100B2 (ja) * 2011-12-22 2016-03-09 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
DE102015106688B4 (de) 2015-04-29 2020-03-12 Infineon Technologies Ag Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264764A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
JPH1065150A (ja) * 1996-08-14 1998-03-06 Yokogawa Electric Corp Ｄｍｏｓ ｆｅｔ
JP2006019518A (ja) * 2004-07-01 2006-01-19 Seiko Instruments Inc 横型トレンチｍｏｓｆｅｔ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
JP3461277B2 (ja) * 1998-01-23 2003-10-27 株式会社東芝 半導体装置及びその製造方法
US6066533A (en) * 1998-09-29 2000-05-23 Advanced Micro Devices, Inc. MOS transistor with dual metal gate structure
US6956263B1 (en) 1999-12-28 2005-10-18 Intel Corporation Field effect transistor structure with self-aligned raised source/drain extensions
US6531347B1 (en) * 2000-02-08 2003-03-11 Advanced Micro Devices, Inc. Method of making recessed source drains to reduce fringing capacitance
JP4780818B2 (ja) * 2000-03-03 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
KR100521369B1 (ko) * 2002-12-18 2005-10-12 삼성전자주식회사 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법
JP2005136150A (ja) * 2003-10-30 2005-05-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
JP5110776B2 (ja) * 2004-07-01 2012-12-26 セイコーインスツル株式会社 半導体装置の製造方法
US7102201B2 (en) * 2004-07-15 2006-09-05 International Business Machines Corporation Strained semiconductor device structures
JP4515305B2 (ja) * 2005-03-29 2010-07-28 富士通セミコンダクター株式会社 ｐチャネルＭＯＳトランジスタおよびその製造方法、半導体集積回路装置の製造方法
JP4976658B2 (ja) * 2005-04-05 2012-07-18 セイコーインスツル株式会社 半導体装置の製造方法
US7569443B2 (en) * 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
KR100714307B1 (ko) * 2005-08-05 2007-05-02 삼성전자주식회사 활성영역 가장자리에 리세스영역을 갖는 반도체 장치 및 그형성방법
JP4410195B2 (ja) * 2006-01-06 2010-02-03 株式会社東芝 半導体装置及びその製造方法
DE102006015077B4 (de) * 2006-03-31 2010-12-23 Advanced Micro Devices, Inc., Sunnyvale Transistor mit abgesenkten Drain- und Source-Gebieten und Verfahren zur Herstellung desselben
US7410875B2 (en) * 2006-04-06 2008-08-12 United Microelectronics Corp. Semiconductor structure and fabrication thereof
US7719062B2 (en) * 2006-12-29 2010-05-18 Intel Corporation Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement
JP2008192985A (ja) * 2007-02-07 2008-08-21 Seiko Instruments Inc 半導体装置、及び半導体装置の製造方法
JP2009152394A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 半導体装置及びその製造方法
JP5442951B2 (ja) * 2008-02-26 2014-03-19 セイコーインスツル株式会社 半導体装置の製造方法
JP4770885B2 (ja) * 2008-06-30 2011-09-14 ソニー株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264764A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
JPH1065150A (ja) * 1996-08-14 1998-03-06 Yokogawa Electric Corp Ｄｍｏｓ ｆｅｔ
JP2006019518A (ja) * 2004-07-01 2006-01-19 Seiko Instruments Inc 横型トレンチｍｏｓｆｅｔ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101480A1 (ja) * 2016-12-02 2018-06-07 大日本印刷株式会社 個体認証用半導体チップ、個体認証媒体及び個体認証方法
JP2018089845A (ja) * 2016-12-02 2018-06-14 大日本印刷株式会社 個体認証用半導体チップ、個体認証媒体及び個体認証方法

Also Published As

Publication number Publication date
US20140191313A1 (en) 2014-07-10
JP5165954B2 (ja) 2013-03-21
US8716142B2 (en) 2014-05-06
KR20090012159A (ko) 2009-02-02
KR101520485B1 (ko) 2015-05-14
CN101355105B (zh) 2012-06-27
US9276065B2 (en) 2016-03-01
TWI459472B (zh) 2014-11-01
TW200924071A (en) 2009-06-01
CN101355105A (zh) 2009-01-28
US20090026537A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP5307973B2 (ja) 半導体装置
JP6365165B2 (ja) 半導体装置の製造方法
JP5567711B2 (ja) 半導体装置
JP5159365B2 (ja) 半導体装置およびその製造方法
JP5184831B2 (ja) フィン型トランジスタの形成方法
JP2009105374A (ja) 半導体装置
TW200845391A (en) Semiconductor device and method of manufacturing the same
JP6700648B2 (ja) 半導体装置の製造方法
US7705399B2 (en) Semiconductor device with field insulation film formed therein
JP5616720B2 (ja) 半導体装置およびその製造方法
JP5165954B2 (ja) 半導体装置
JP2009272453A (ja) トランジスタ、半導体装置及びその製造方法
JP2009004493A (ja) 半導体装置及びその製造方法
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
JP2005093456A (ja) 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
JP2011210905A (ja) 半導体装置の製造方法
JP2011066245A (ja) 半導体装置
JP2009088449A (ja) 半導体装置およびその製造方法
JP2023024802A (ja) スイッチング素子
JP2009164651A (ja) 半導体装置
JP2007184360A (ja) 半導体装置およびその製造方法
JP2010182820A (ja) 半導体装置およびその製造方法
JP2005129561A (ja) 半導体装置及びその製造方法、ｃｍｏｓ型レギュレータ、電子機器
JP2006140337A (ja) Ｍｏｓ半導体装置およびその製造方法
JP2010199138A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees