JP2018089845A - 個体認証用半導体チップ、個体認証媒体及び個体認証方法 - Google Patents
個体認証用半導体チップ、個体認証媒体及び個体認証方法 Download PDFInfo
- Publication number
- JP2018089845A JP2018089845A JP2016234745A JP2016234745A JP2018089845A JP 2018089845 A JP2018089845 A JP 2018089845A JP 2016234745 A JP2016234745 A JP 2016234745A JP 2016234745 A JP2016234745 A JP 2016234745A JP 2018089845 A JP2018089845 A JP 2018089845A
- Authority
- JP
- Japan
- Prior art keywords
- source
- individual authentication
- individual
- drain
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 32
- 239000008186 active pharmaceutical agent Substances 0.000 description 30
- 239000010410 layer Substances 0.000 description 15
- 238000012360 testing method Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 239000002070 nanowire Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003431 cross linking reagent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000011254 layer-forming composition Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000513 principal component analysis Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
- B42D25/30—Identification or security features, e.g. for preventing forgery
- B42D25/324—Reliefs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
- B42D25/40—Manufacture
- B42D25/405—Marking
- B42D25/43—Marking by removal of material
- B42D25/445—Marking by removal of material using chemical means, e.g. etching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/10—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols with particular housing, physical features or manual controls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Software Systems (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】小型の個体認証装置を用いて個体認証が可能な、個体の固有情報を有する個体認証用半導体チップ、個体認証媒体及び個体認証方法を提供する。【解決手段】個体認証用半導体チップ10は、第1面11a及びそれに対向する第2面11bを有する半導体基板11と、半導体基板11の第1面11a側に形成されてなるドレイン領域15D及びソース領域15Sと、ドレイン領域15D及びソース領域15Sの間に形成されてなる、個体に固有の微細凹凸構造121を有する個体認証構造体12と、個体認証構造体12上に設けられてなる絶縁膜13と、絶縁膜13上に設けられてなり、互いに略平行に並列する複数の長尺状のゲート電極14Gと、複数の長尺状のゲート電極14Gの両端近傍のそれぞれに位置し、ドレイン領域15D及びソース領域15Sのそれぞれに接続されてなるドレイン電極16D及びソース電極16Sとを備える。【選択図】図1
Description
本発明は、個体認証用半導体チップ、個体認証媒体及び個体認証方法に関する。
各人に固有のバイオメトリック情報を利用して個人の認証を行うバイオメトリクス技術が様々な技術分野で実用化されている。バイオメトリック情報は、指紋、静脈等の身体的特徴、音声、筆跡等の行動的特徴等を含む情報であって、携帯電話や銀行キャッシュカードの利用者認証、コンピュータへのログイン権限の認証等に利用されている。近年、このようなバイオメトリック情報と同様の固有情報を有する人工物を、当該固有情報を利用して認証する人工物メトリクス技術の開発が進められている。
人工物メトリクス技術は、証書、クレジットカード等の人工物を用いた取引の場面で、安全性や信頼性を高める手段として有望視されている技術である。従来、人工物メトリクス技術に関し、クレジットカード等の媒体に組み込まれた、粒状物の光反射パターン、磁性ファイバの磁気パターン、ランダム記録された磁気パターン、磁気ストライプのランダム磁気パターン、メモリセルのランダム電荷量パターン、導電性ファイバの共振パターン等の再現性の極めて低い人工パターンを固有情報として利用する技術が提案されている(特許文献1参照)。
また、再現性の極めて低い人工パターンである微細凹凸パターンの画像に基づき、当該画像を用いたマッチング処理により個体を認証する技術が提案されている(特許文献2参照)。
上記特許文献1に記載の各種人工パターンは、人工物の認証用の固有情報として利用され得るものであるが、極めて微小なチップにすることが困難であって、ICカード等に組み込むことが困難であるという問題がある。
また、上記特許文献2に記載の人工パターンは、微小なチップにすることは容易であるものの、個体認証のためには電子顕微鏡や光学顕微鏡によって撮像された画像を用いる必要があり、個体認証装置の小型化が実用化の障害となっているという問題がある。
このような課題に鑑みて、本発明は、小型の個体認証装置を用いて個体認証が可能な、個体の固有情報を有する個体認証用半導体チップ、個体認証媒体及び個体認証方法を提供することを目的とする。
上記課題を解決するために、本発明は、個体を認証するために用いられる半導体チップであって、第1面及びそれに対向する第2面を有する半導体基板と、前記半導体基板の前記第1面側に形成されてなるドレイン領域及びソース領域と、前記半導体基板の前記第1面上における前記ドレイン領域及び前記ソース領域の間に形成されてなる、前記個体に固有の微細凹凸構造を有する個体認証構造体と、前記個体認証構造体上に設けられてなる絶縁膜と、前記絶縁膜上に設けられてなり、互いに略平行に並列する複数の長尺状のゲート電極と、前記複数の長尺状のゲート電極の両端近傍のそれぞれに位置し、前記ドレイン領域及び前記ソース領域のそれぞれに接続されてなるドレイン電極及びソース電極とを備えることを特徴とする個体認証用半導体チップを提供する(発明1)。
上記発明(発明1)においては、前記微細凹凸構造の最小パターン間隔が10nm未満であるのが好ましい(発明2)。
上記発明(発明1,2)においては、前記微細凹凸構造は、半導体基材の第1面上に形成されたレジストパターンの少なくとも一部を変形させてなるレジスト構造体をマスクとして当該半導体基材の第1面側をエッチングすることにより形成されてなるのが好ましい(発明3)。
また、本発明は、基体と、前記基体に組み込まれてなる、上記発明(発明1〜3)に係る個体認証用半導体チップとを備えることを特徴とする個体認証媒体を提供する(発明4)。
さらに、本発明は、上記発明(発明4)に係る個体認証媒体を用いて個体を認証する方法であって、前記個体認証用半導体チップにおける前記ソース電極及び前記ドレイン電極間にソース・ドレイン電圧を変化させながら印加し、前記ソース電極及び前記ドレイン電極の間のソース・ドレイン電流を計測するソース・ドレイン電流計測工程と、計測された前記ソース・ドレイン電流に基づいて、前記個体を認証する個体認証工程とを含むことを特徴とする個体認証方法を提供する(発明5)。
上記発明(発明5)において、前記個体認証工程において、予め計測されている前記個体認証用半導体チップの前記微細凹凸構造に固有のソース・ドレイン電流と、前記ソース・ドレイン電流計測工程にて計測された前記ソース・ドレイン電流とを対比し、前記個体を認証するのが好ましい(発明6)。
上記発明(発明6)において、前記微細凹凸構造に固有のソース・ドレイン電流は、前記複数の長尺状のゲート電極のうちから任意に選択された選択ゲート電極に所定のゲート電圧が印加されている状態で、前記ソース電極及び前記ドレイン電極間に前記ソース・ドレイン電圧を変化させながら印加することで予め計測されたものであり、前記ソース・ドレイン電流計測工程において、前記微細凹凸構造に固有のソース・ドレイン電流が予め計測されるときに選択された前記選択ゲート電極に所定のゲート電圧が印加されている状態で、前記ソース・ドレイン電流を計測するのが好ましい(発明7)。
本発明によれば、小型の個体認証装置を用いて個体認証が可能な、個体の固有情報を有する個体認証用半導体チップ、個体認証媒体及び個体認証方法を提供することができる。
本発明の実施の形態について、図面を参照しながら説明する。
図1は、本実施形態に係る個体認証用半導体チップの概略構成を示す断面図であり、図2は、本実施形態に係る個体認証用半導体チップの概略構成を示す斜視図である。
図1は、本実施形態に係る個体認証用半導体チップの概略構成を示す断面図であり、図2は、本実施形態に係る個体認証用半導体チップの概略構成を示す斜視図である。
図1及び図2に示すように、本実施形態に係る個体認証用半導体チップ10は、第1面11a及びそれに対向する第2面11bを有する半導体基板11と、半導体基板11の第1面11a上に設けられている個体認証構造体12と、個体認証構造体12上に設けられているゲート絶縁膜13と、ゲート絶縁膜13上に設けられている複数の長尺状のゲート電極14Gと、ゲート電極14Gの両端部141,142近傍であって、半導体基板11の第1面11a上に形成されているドレイン領域15D及びソース領域15Sと、ドレイン領域15D及びソース領域15Sのそれぞれに電気的に接続されているドレイン電極16D及びソース電極16Sとを備える。
半導体基板11としては、特に限定されるものではなく、例えば、p型又はn型のシリコン基板、ZnO基板、ダイヤモンド基板等を用いることができるが、これらのうちp型シリコン基板を用いるのが好ましい。
半導体基板11は、その第1面11aの略中央に位置する個体認証構造体12が設けられているメサ領域111と、第1面11aの周縁部近傍に位置するアライメントマーク112とを有する。
半導体基板11の厚さは、特に限定されるものではなく、例えば、0.1〜0.8mm程度である。半導体基板11の大きさ(平面視における大きさ)もまた特に限定されるものではなく、例えば、100〜2000μm程度である。半導体基板11の大きさ(平面視における大きさ)により、個体認証用半導体チップ10の大きさが決定されるため、半導体基板11の大きさを可能な限り小さくすることで、個体認証用半導体チップ10の小型化を達成することができる。
ゲート絶縁膜13は、個体認証構造体12(微細凹凸構造121)を覆うように設けられており、厚さ2〜10nm程度のシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜、酸化アルミニウム膜等の単層膜又は積層膜により構成される。
複数の長尺状のゲート電極14Gは、互いに略平行に並列しており、各ゲート電極14Gに独立してゲート電圧VGを印加可能に構成されている。後述するように、本実施形態に係る個体認証用半導体チップ10において、各ゲート電極14Gに所定のゲート電圧VG(例えば、しきい値電圧VT)が印加されると、各ゲート電極14Gの直下(ドレイン領域15Dとソース領域15Sとの間)の半導体基板11の第1面11a上に、ドレイン領域15Dとソース領域15Sとの間を連続する反転層15Cが形成される。複数のゲート電極14G直下には、不規則(ランダム)な凹凸を有する微細凹凸構造121が形成されているため、一のゲート電極14Gにゲート電圧VGが印加されたときにそのゲート電極14G直下に形成される反転層15Cと、他のゲート電極14Gにゲート電圧VGが印加されたときにそのゲート電極14G直下に形成される反転層15Cとでは、ゲート電極14Gの長手方向に沿ったキャリア(電子又は正孔)密度の分布が異なる。その結果、ドレイン電極16D及びソース電極16S間に印加されるソース・ドレイン電圧VDSを変化させたときのソース・ドレイン電流IDSの波形は、ゲート電圧VGが印加されるゲート電極14Gごとに異なる形状となる。すなわち、個体認証用半導体チップ10においては、任意に選択されたゲート電極14Gにゲート電圧VGを印加することにより、固有のソース・ドレイン電流IDSの波形が得られ、この固有のソース・ドレイン電流IDSの波形に基づいて、個体を認証することができる。
ゲート電極14Gの短手方向の幅W14Gは、例えば、0.01〜1.0μm程度、好ましくは0.05〜0.5μm程度である。ゲート電極14Gの長手方向の長さL14Gは、例えば、0.5〜5μm程度、好ましくは1〜2μm程度である。ゲート電極14Gの厚み(膜厚)T14Gは、例えば、50〜500nm程度、好ましくは100〜200nm程度である。複数のゲート電極14Gのピッチ(隣接するゲート電極14Gの短手方向中心間の長さ)P14Gは、例えば、0.02〜2.0μm程度、好ましくは0.1〜1.0μm程度である。
ゲート電極14Gを構成する導電材料としては、特に限定されるものではなく、例えば、アルミニウム、アルミニウム合金、金属シリサイド、ポリシリコン等が挙げられる。
ドレイン領域15D及びソース領域15Sは、ゲート電極14Gの長手方向の両端部141,142の近傍における半導体基板11の第1面11a側に形成されている。ドレイン領域15D及びソース領域15Sは、半導体基板11の第1面11a側に、ゲート電極14Gを挟むようにしてp型又はn型ドーパント(不純物)をイオン注入法、熱拡散法等によりドープして形成されるp型又はn型半導体層である。
ドレイン電極16D及びソース電極16Sのそれぞれは、ドレイン領域15D及びソース領域15Sのそれぞれの上に設けられており、好ましくは厚み方向においてゲート電極14Gに重ならないように設けられている。ドレイン電極16D及びソース電極16Sの厚み(膜厚)は、例えば、50〜500nm程度であり、好ましくは100〜200nm程度である。
ドレイン電極16D及びソース電極16Sを構成する導電材料としては、特に限定されるものではなく、例えば、アルミニウム、アルミニウム合金、金属シリサイド、ポリシリコン等が挙げられる。
上述した個体認証用半導体チップ10は、例えば以下のようにして製造され得る。図3及び図4は、本実施形態に係る個体認証用半導体チップの製造方法における各工程を断面図にて示す工程フロー図である。
第1面11a及びそれに対向する第2面11bを有する半導体基板11を準備し、当該半導体基板11の第1面11a上に、メサ領域111に相当するレジストパターン21及びアライメントマーク112に相当するレジストパターン22を形成する(図3(A)参照)。レジストパターン21,22を構成するレジスト材料としては、特に限定されるものではなく、各種リソグラフィーに用いられる公知のレジスト材料を用いることができる。
レジストパターン21,22をマスクとして半導体基板11の第1面11aをエッチングし、レジストパターン21,22を除去することで、半導体基板11の第1面11aにメサ領域111及びアライメントマーク112を形成する(図3(B)参照)。
続いて、半導体基板11の第1面11aのメサ領域111上に個体認証構造体12(微細凹凸構造121)を形成する(図3(C)参照)。
かかる個体認証構造体12(微細凹凸構造121)は、以下のようにして作製され得る。図5は、本実施形態における個体認証構造体(微細凹凸構造)の作製方法における各工程を断面図にて示す工程フロー図である。
半導体基板11のメサ領域111上にエネルギー線感応型レジストを塗布してレジスト層30を形成する(図5(A)参照)。エネルギー線感応型レジストとしては、電子線、X線、紫外線等の所望のエネルギー線の照射により反応し得るネガ型又はポジ型の公知のレジスト材料が用いられ、例えば、ネガ型としては国際公開2009/060869号に記載のレジスト組成物(所定の構造を有するカリックスレゾルシンアレン誘導体、酸発生剤及び架橋剤を含有するレジスト組成物)、ポジ型としては日本ゼオン社製のZEP520A等が挙げられる。レジスト層30の厚みは、レジスト材料の物理的強度、レジストパターンの形状、寸法、ピッチ等に応じて適宜設定され得るものであり、例えば、10〜500nm程度に設定され得る。
レジスト層30の所望の部位(個体認証構造体12(微細凹凸構造121)の形成予定部位)にエネルギー線を照射してレジストパターンの潜像31を形成する(図5(B)参照)。エネルギー線としては、レジスト材料の種類に応じて適宜選択される。
レジスト層30に現像処理を施してレジストパターン32を形成し(図5(C)参照)、当該レジストパターン32に外力を付与することで、レジストパターン32が変形したレジスト変形部41を少なくとも一部に有するレジスト構造体40を形成する(図5(D)参照)。
外力を付与する前のレジストパターン32は、平面視略円形、略矩形等のピラー状パターン、ラインアンドスペース状パターン、又はこれらのパターンの組み合わせ等であり、外力が付与されることで、レジストパターン32が不規則(ランダム)に変形(傾斜、倒壊、滑り等の変形)したレジストを変形部41少なくとも一部に有するレジスト構造体40を形成することができる。レジスト変形部41においては、レジストパターン32の最小間隔が10nm以下であるのが好ましく、5nm以下であるのが特に好ましい。
レジストパターン32に付与される外力としては、例えば、現像処理後に行われるリンス処理の乾燥工程におけるリンス処理液の表面張力、荷電粒子線照射による帯電で発生する静電気力、流体噴射による流体圧力、超音波振動の振動圧等が挙げられ、これらの外力のうちの少なくとも1種がレジストパターン32に付与される。これらの外力がレジストパターン32に付与されることで、レジストパターン32を容易に変形させることができ、人為的に再現することが極めて困難なパターンのランダム性及び微細性を有するレジスト構造体40を形成することができる。
レジスト構造体40をマスクとして半導体基板11の第1面11aをエッチング(例えば、反応性イオンエッチング、反応性ガスエッチング等のドライエッチング;イオンミリングのような物理エッチング等)することで、半導体基板11の第1面11aのメサ領域111上に個体認証構造体12(微細凹凸構造121)を形成する(図5(E)参照)。なお、半導体基板11のエッチングレートとレジスト構造体40のエッチングレートとを適宜設定することにより、種々の形状、寸法の微細凹凸構造121を形成することができ、当該微細凹凸構造121におけるパターンの最小間隔を好ましくは10nm以下、特に好ましくは5nm以下にすることができる。
次に、半導体基板11の第1面11aを被覆するゲート絶縁膜13を、2〜10nm程度の厚みで形成する(図3(D)参照)。ゲート絶縁膜13を形成する方法は、特に限定されるものではなく、例えば、半導体基板11の第1面11aの表面熱酸化法、ゲート絶縁膜13を構成する絶縁材料(SiO2等)のスパッタリング法、CVD法、原子層堆積(ALD)法、レーザーアブレーション法等が挙げられる。なお、半導体基板11の第1面11aの微細凹凸構造121に沿って略均一なゲート絶縁膜13を形成してもよいし、ゲート絶縁膜13を構成する絶縁材料を成膜し、当該絶縁膜をCMP等により平坦化することでゲート絶縁膜13を形成してもよい。
ゲート絶縁膜13を形成した後、ドレイン領域15D及びソース領域15Sに対応する開口を有するレジストパターン23をゲート絶縁膜13上に形成し(図3(E)参照)、当該レジストパターン23をマスクとして、開口から露出するゲート絶縁膜13をエッチングし、露出した半導体基板11の第1面11aに、イオン注入法によりドーパント(導電型不純物)をドープする(図3(F)参照)。ドープされるドーパント(導電型不純物)としては、例えば、P、As等が挙げられる。
続いて、レジストパターン23を除去し、所定の温度でアニール処理を行う。これにより、ドープされたドーパント(導電型不純物)が活性化され、ドレイン領域15D及びソース領域15Sが形成される(図3(G)参照)。
次に、ドレイン電極16D及びソース電極16Sを構成する導電材料からなる、厚さ50〜500nm程度の薄膜16を、ゲート絶縁膜13及びドレイン領域15D及びソース領域15Sを被覆するようにして形成する(図4(A)参照)。そして、ドレイン電極16D及びソース電極16Sに対応するレジストパターン24を形成する(図4(B)参照)。当該レジストパターン24をマスクとして導電材料薄膜16をエッチングし、所定の温度でアニール処理を施すことで、ドレイン電極16D及びソース電極16Sを形成する(図4(C)参照)。
続いて、ゲート電極14Gに相当する開口を有するレジストパターン25を形成し(図4(D)参照)、ゲート電極14Gを構成する導電材料からなる、厚さ50〜500nm程度の薄膜14を、レジストパターン25の開口及びレジストパターン25を被覆するように形成した後(図4(E)参照)、当該レジストパターン25を除去(リフトオフ)することで、ゲート電極14Gを形成する(図4(F)参照)。このようにして、本実施形態に係る個体認証用半導体チップ10が製造される。
なお、上記製造方法において、個体認証構造体12(微細凹凸構造121)は、リソグラフィー工程により半導体基板11の第1面11aのメサ領域111上に形成されているが、このような態様に限定されるものではない。例えば、図6に示すように、不規則(ランダム)な凹凸を有する微細凹凸構造51が形成されたモールド50を準備し(図6(A)参照)、半導体基板11のメサ領域111上に塗布したインプリントレジスト膜60に当該モールド50の微細凹凸構造51を転写して転写膜61を形成し(図6(B),(C)参照)、その転写膜61をマスクとして半導体基板11をエッチングすることにより、個体認証構造体12(微細凹凸構造121)を形成してもよい(図6(D)参照)。
上述した個体認証用半導体チップ10は、所定の基体に組み込まれることで個体認証媒体1として用いることができる。図7は、本実施形態における個体認証媒体の概略構成を示す平面図(図7(A))及び裏面図(図7(B))である。なお、本実施形態において、個体認証媒体1としてクレジットカードを例に挙げて説明するが、これに限定されるものではなく、例えば、各種個人認証カード、パスポート、運転免許書、各種証券、各種保証書等が挙げられる。
本実施形態における個体認証媒体1は、樹脂等の適宜の素材よりなる平板状の基体2を備え、基体2の第1面2a及び第2面2bのそれぞれに所定の機能を有する構造が複数設けられている。基体2の第1面2aには、セキュリティ情報等の各種情報が記憶されてなるICチップ3と、本実施形態に係る個体認証用半導体チップ10とが組み込まれている。基体2の第2面2bには、各種情報が記憶されてなる磁気ストライプ4が設けられている。
このような個体認証媒体1を用いて個体を認証する方法について説明する。
本実施形態における個体認証方法は、個体認証用半導体チップ10におけるドレイン電極16D及びソース電極16S間にソース・ドレイン電圧VDSを変化させながら印加し、ドレイン電極16D及びソース電極16Sの間のソース・ドレイン電流IDSを計測するソース・ドレイン電流計測工程と、計測されたソース・ドレイン電流IDSに基づいて、個体を認証する個体認証工程とを含む。
本実施形態における個体認証方法は、個体認証用半導体チップ10におけるドレイン電極16D及びソース電極16S間にソース・ドレイン電圧VDSを変化させながら印加し、ドレイン電極16D及びソース電極16Sの間のソース・ドレイン電流IDSを計測するソース・ドレイン電流計測工程と、計測されたソース・ドレイン電流IDSに基づいて、個体を認証する個体認証工程とを含む。
ソース・ドレイン電流計測工程において、個体認証用半導体チップ10の複数のゲート電極14Gのうちから選択された1又は2以上のゲート電極14Gに所定のゲート電圧VGを印加しながら、ドレイン電極16D及びソース電極16S間に印加するソース・ドレイン電圧VDSを所定の範囲で変化させる。
本実施形態に係る個体認証用半導体チップ10において、ゲート電極14G直下に形成されている個体認証構造体12は、不規則(ランダム)であって、極めて再現性の低い凹凸を有する微細凹凸構造121を含む。
図8に示すように、微細凹凸構造121の存在により、ゲート電極14Gの長手方向に沿って、微細凹凸構造121上に形成されるゲート絶縁膜13の厚みにバラツキが生じると、このゲート絶縁膜13の厚みのバラツキにより、ゲート電極14Gと半導体基板11の第1面11aとの距離にバラツキが生じる。その結果として、所定のゲート電圧VG(例えば、しきい値電圧VT)が印加されることでゲート電極14G直下の半導体基板11の第1面11a上に形成される反転層(チャネル)15Cは、チャネル長方向(ゲート電極14Gの長手方向)に沿ってキャリア(電子又は正孔)密度のバラツキ(厚みのバラツキ)を有することになる(図8参照)。
なお、微細凹凸構造121上に形成されるゲート絶縁膜13の厚みが実質的に均一である場合、微細凹凸構造121の高さのバラツキが数十〜数百nm程度と小さいことで、当該微細凹凸構造121の形状に沿った電荷遮蔽効果が奏され難く、当該微細凹凸構造121の形状に則した反転層(チャネル)15Cが形成されない。その結果、所定のゲート電圧VG(例えば、しきい値電圧VT)が印加されることでゲート電極14G直下の半導体基板11の第1面11a上に形成される反転層(チャネル)15Cにおけるキャリア(電子又は正孔)密度は、チャネル長方向(ゲート電極14Gの長手方向)に沿ってバラツキを有することになる。
このように、反転層(チャネル)15Cは、各個体認証用半導体チップ10において、チャネル長方向(ゲート電極14Gの長手方向)に沿った固有のキャリア(電子又は正孔)密度分布を有するとともに、一の個体認証用半導体チップ10における各ゲート電極14G直下の半導体基板11の第1面11a上に形成される各反転層15Cにおいても固有のキャリア(電子又は正孔)密度分布を有する。ゲート電極14Gにゲート電圧VGが印加され、ソース・ドレイン電圧VDSを増大させたときにピンチオフ点がシフトする。そのピンチオフ点のシフトが、測定されるソース・ドレイン電流IDSの波形の変化(例えば、ソース・ドレイン電流IDSの波形に現われる不規則な変化(キンク現象)等)として現われるが、本実施形態に係る個体認証用半導体チップ10においては、反転層(チャネル)15Cの固有のキャリア(電子又は正孔)密度分布に対応して、ソース・ドレイン電流IDSの固有の波形の変化が現われる。したがって、個体認証媒体1に組み込まれている個体認証用半導体チップ10において1又は2以上のゲート電極14Gを選択し、選択されたゲート電極14Gに所定のゲート電圧VGを印加した状態で、ソース・ドレイン電圧VDSを所定の範囲で変化(増大)させたときのソース・ドレイン電流IDSを予め測定して当該ソース・ドレイン電流IDSの波形に現われる特徴を登録・保管しておけば、当該個体認証媒体1を用いて所定の条件で測定されるソース・ドレイン電流IDSと、登録・保管されている登録ソース・ドレイン電流IDSとのマッチング処理により、個体を認証することができる。
測定されたソース・ドレイン電流IDSと、登録ソース・ドレイン電流IDSとのマッチング処理方法としては、例えば、相互相関係数の最大値をもってマッチング処理を行う方法、固有値・固有ベクトル等の特徴抽出に基づく主成分分析を用いる方法等が挙げられる。
上述したように、本実施形態に係る個体認証用半導体チップ10によれば、クレジットカード等の媒体に容易に組み込むことができ、ソース・ドレイン電流IDSの測定により高精度に個体認証をすることができるため、小型の個体認証装置を用いて個体認証をすることができる。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
上記実施形態において、個体認証用半導体チップ10を製造する方法、特にドレイン領域15D及びソース領域15Sを形成する方法として、イオン注入によりドーパント(導電型不純物)をドープする方法を例に挙げて説明したが、本発明はこのような態様に限定されるものではない。例えば、図9に示すように、半導体基板11の第1面11aに形成された、所定の開口を有するマスク(SiO2等)26の上にドナー元素としてのP、As等を含有するn型拡散層形成組成物15を塗布して(図9(A))、当該ドナー元素を熱拡散することによりドレイン領域15D及びソース領域15Sを形成し(図9(B))、その後、メサ領域111上に微細凹凸構造121を形成してもよい(図9(C))。
以下、試験例等を挙げて本発明をさらに詳細に説明するが、本発明は下記の試験例等に何ら限定されるものではない。
〔試験例1〕
4つのショットキーゲートG1〜G4がGaAsナノワイヤNwに直交する多重ゲートGaAsナノワイヤ電界効果トランジスタ(図10参照)を準備した。そして、当該多重ゲートGaAsナノワイヤ電界効果トランジスタの各ショットキーゲートG1〜G4に所定のゲート電圧VG1〜VG4を印加した状態で、GaAsナノワイヤNwに印加するソース・ドレイン電圧VDSを0〜3.0Vの範囲内で変化させ、ソース・ドレイン電流IDSを測定した。結果を図11A〜図11Dに示す。
4つのショットキーゲートG1〜G4がGaAsナノワイヤNwに直交する多重ゲートGaAsナノワイヤ電界効果トランジスタ(図10参照)を準備した。そして、当該多重ゲートGaAsナノワイヤ電界効果トランジスタの各ショットキーゲートG1〜G4に所定のゲート電圧VG1〜VG4を印加した状態で、GaAsナノワイヤNwに印加するソース・ドレイン電圧VDSを0〜3.0Vの範囲内で変化させ、ソース・ドレイン電流IDSを測定した。結果を図11A〜図11Dに示す。
図11A〜図11Dに示すグラフにおいて、横軸はソース・ドレイン電圧VDSを、縦軸はソース・ドレイン電流IDSを示す。図11Aは、ショットキーゲートG2〜G4に0.6Vのゲート電圧VG2〜VG4を印加し、ショットキーゲートG1に印加するゲート電圧VG1を0〜1Vの範囲で0.1Vごとに掃引したときのソース・ドレイン電流IDSの波形である。図11Bは、ショットキーゲートG1,G3,G4に0.6Vのゲート電圧VG1,VG3,VG4を印加し、ショットキーゲートG2に印加するゲート電圧VG2を0〜1Vの範囲で0.1Vごとに掃引したときのソース・ドレイン電流IDSの波形である。図11Cは、ショットキーゲートG1,G2,G4に0.6Vのゲート電圧VG1,VG2,VG4を印加し、ショットキーゲートG3に印加するゲート電圧VG3を0〜1Vの範囲で0.1Vごとに掃引したときのソース・ドレイン電流IDSの波形である。図11Dは、ショットキーゲートG1〜G3に0.6Vのゲート電圧VG1〜VG3を印加し、ショットキーゲートG4に印加するゲート電圧VG4を0〜1Vの範囲で0.1Vごとに掃引したときのソース・ドレイン電流IDSの波形である。
図11A〜図11Dに示すグラフから明らかなように、各ショットキーゲートG1〜G4に印加するゲート電圧VG1〜VG4を所定の範囲で掃引したとき、ピンチオフ点近傍における電流変化の相違、キンク現象の現われる位置や数等、それぞれに固有のソース・ドレイン電流IDSの波形が得られることが確認された。
ショットキーゲートG1〜G4のいずれかに印加するゲート電圧VG1〜VG4を掃引すると、そのショットキーゲート直下における反転層の電子密度が変動する。この電子密度の相違する部分の位置により、固有のソース・ドレイン電流IDSの波形が得られることからすると、不規則(ランダム)な微細凹凸構造12により、各個体認証用半導体チップ10において電子密度の相違する部分が固有となり、固有のソース・ドレイン電流IDSの波形が得られると推認される。そのため、当該個体認証用半導体チップ10において当該ソース・ドレイン電流IDSの波形を得ることで、当該個体認証用半導体チップ10が組み込まれた個体認証媒体1により個体を認証することができると考えられる。
本発明は、人工物の固有の特徴を用いる個体認証を行う必要のある分野において有用である。
1…個体認証媒体
10…個体認証用半導体チップ
11…半導体基板
12…個体認証構造体
121…微細凹凸構造
13…ゲート絶縁膜
14G…ゲート電極
15D…ドレイン領域
15S…ソース領域
15C…反転層
16D…ドレイン電極
16S…ソース電極
10…個体認証用半導体チップ
11…半導体基板
12…個体認証構造体
121…微細凹凸構造
13…ゲート絶縁膜
14G…ゲート電極
15D…ドレイン領域
15S…ソース領域
15C…反転層
16D…ドレイン電極
16S…ソース電極
Claims (7)
- 個体を認証するために用いられる半導体チップであって、
第1面及びそれに対向する第2面を有する半導体基板と、
前記半導体基板の前記第1面側に形成されてなるドレイン領域及びソース領域と、
前記半導体基板の前記第1面上における前記ドレイン領域及び前記ソース領域の間に形成されてなる、前記個体に固有の微細凹凸構造を有する個体認証構造体と、
前記個体認証構造体上に設けられてなる絶縁膜と、
前記絶縁膜上に設けられてなり、互いに略平行に並列する複数の長尺状のゲート電極と、
前記複数の長尺状のゲート電極の両端近傍のそれぞれに位置し、前記ドレイン領域及び前記ソース領域のそれぞれに接続されてなるドレイン電極及びソース電極と
を備えることを特徴とする個体認証用半導体チップ。 - 前記微細凹凸構造の最小パターン間隔が10nm未満であることを特徴とする請求項1に記載の個体認証用半導体チップ。
- 前記微細凹凸構造は、半導体基材の第1面上に形成されたレジストパターンの少なくとも一部を変形させてなるレジスト構造体をマスクとして当該半導体基材の第1面側をエッチングすることにより形成されてなることを特徴とする請求項1又は2に記載の個体認証用半導体チップ。
- 基体と、
前記基体に組み込まれてなる、請求項1〜3のいずれかに記載の個体認証用半導体チップと
を備えることを特徴とする個体認証媒体。 - 請求項4に記載の個体認証媒体を用いて個体を認証する方法であって、
前記個体認証用半導体チップにおける前記ソース電極及び前記ドレイン電極間にソース・ドレイン電圧を変化させながら印加し、前記ソース電極及び前記ドレイン電極の間のソース・ドレイン電流を計測するソース・ドレイン電流計測工程と、
計測された前記ソース・ドレイン電流に基づいて、前記個体を認証する個体認証工程と
を含むことを特徴とする個体認証方法。 - 前記個体認証工程において、予め計測されている前記個体認証用半導体チップの前記微細凹凸構造に固有のソース・ドレイン電流と、前記ソース・ドレイン電流計測工程にて計測された前記ソース・ドレイン電流とを対比し、前記個体を認証することを特徴とする請求項5に記載の個体認証方法。
- 前記微細凹凸構造に固有のソース・ドレイン電流は、前記複数の長尺状のゲート電極のうちから任意に選択された選択ゲート電極に所定のゲート電圧が印加されている状態で、前記ソース電極及び前記ドレイン電極間に前記ソース・ドレイン電圧を変化させながら印加することで予め計測されたものであり、
前記ソース・ドレイン電流計測工程において、前記微細凹凸構造に固有のソース・ドレイン電流が予め計測されるときに選択された前記選択ゲート電極に所定のゲート電圧が印加されている状態で、前記ソース・ドレイン電流を計測することを特徴とする請求項6に記載の個体認証方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234745A JP2018089845A (ja) | 2016-12-02 | 2016-12-02 | 個体認証用半導体チップ、個体認証媒体及び個体認証方法 |
PCT/JP2017/043388 WO2018101480A1 (ja) | 2016-12-02 | 2017-12-04 | 個体認証用半導体チップ、個体認証媒体及び個体認証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234745A JP2018089845A (ja) | 2016-12-02 | 2016-12-02 | 個体認証用半導体チップ、個体認証媒体及び個体認証方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018089845A true JP2018089845A (ja) | 2018-06-14 |
Family
ID=62242169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016234745A Ceased JP2018089845A (ja) | 2016-12-02 | 2016-12-02 | 個体認証用半導体チップ、個体認証媒体及び個体認証方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2018089845A (ja) |
WO (1) | WO2018101480A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021186979A (ja) * | 2020-05-26 | 2021-12-13 | 信越化学工業株式会社 | 個体認証用構造体及びその製造方法並びに個体認証方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04105359A (ja) * | 1990-08-23 | 1992-04-07 | Sony Corp | 大ゲート面積mosトランジスタ |
JP2001007290A (ja) * | 1999-06-24 | 2001-01-12 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法、および、通信方法 |
JP2002073424A (ja) * | 2000-08-31 | 2002-03-12 | Mitsubishi Electric Corp | 半導体装置、端末装置および通信方法 |
JP2009032905A (ja) * | 2007-07-27 | 2009-02-12 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
JP2014059377A (ja) * | 2012-09-14 | 2014-04-03 | Dainippon Printing Co Ltd | 個体認証用構造体の製造方法 |
JP2015525979A (ja) * | 2012-08-10 | 2015-09-07 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | セキュア・デバイスを製造する方法およびセキュア・デバイス |
-
2016
- 2016-12-02 JP JP2016234745A patent/JP2018089845A/ja not_active Ceased
-
2017
- 2017-12-04 WO PCT/JP2017/043388 patent/WO2018101480A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04105359A (ja) * | 1990-08-23 | 1992-04-07 | Sony Corp | 大ゲート面積mosトランジスタ |
JP2001007290A (ja) * | 1999-06-24 | 2001-01-12 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法、および、通信方法 |
JP2002073424A (ja) * | 2000-08-31 | 2002-03-12 | Mitsubishi Electric Corp | 半導体装置、端末装置および通信方法 |
JP2009032905A (ja) * | 2007-07-27 | 2009-02-12 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
JP2015525979A (ja) * | 2012-08-10 | 2015-09-07 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | セキュア・デバイスを製造する方法およびセキュア・デバイス |
JP2014059377A (ja) * | 2012-09-14 | 2014-04-03 | Dainippon Printing Co Ltd | 個体認証用構造体の製造方法 |
Non-Patent Citations (2)
Title |
---|
松本 勉 TSUTOMU MATSUMOTO: "レジスト倒壊パターンを用いたナノ人工物メトリクスとその評価", 2014年 暗号と情報セキュリティシンポジウム SCIS2014 [CD−ROM] 2014年 暗号, JPN6021000760, 24 January 2014 (2014-01-24), ISSN: 0004426498 * |
松本 勉 TSUTOMU MATSUMOTO: "光学的3Dナノ人工物メトリクスへのアプローチ", SCIS2016 [USB] SCIS2016 2016 SYMPOSIUM ON CRYPTOGR, JPN6021000759, 22 January 2016 (2016-01-22), ISSN: 0004426497 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021186979A (ja) * | 2020-05-26 | 2021-12-13 | 信越化学工業株式会社 | 個体認証用構造体及びその製造方法並びに個体認証方法 |
JP7448916B2 (ja) | 2020-05-26 | 2024-03-13 | 信越化学工業株式会社 | 個体認証方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2018101480A1 (ja) | 2018-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9787473B2 (en) | Carbon nanotube array for cryptographic key generation and protection | |
JP4216836B2 (ja) | 抵抗性チップを備える半導体探針及びその製造方法 | |
TW200952157A (en) | Data cells with drivers and methods of making and operating the same | |
JP4050291B2 (ja) | 抵抗性チップを備える半導体探針の製造方法 | |
TW202107426A (zh) | 用量子穿隧電流進行裝置識別 | |
US11621840B2 (en) | Unique identifiers based on quantum effects | |
CN103489839B (zh) | 硬掩模间隙壁结构及其制作方法 | |
WO2018101480A1 (ja) | 個体認証用半導体チップ、個体認証媒体及び個体認証方法 | |
CN110050187A (zh) | 用于测量试样的小电位的、基于纳米线交叉的设备、用于制造该设备的方法和该设备的应用 | |
US7547648B2 (en) | Fabricating nanoscale and atomic scale devices | |
JP4373418B2 (ja) | 高分解能の抵抗性チップを備えた半導体探針及びその製造方法 | |
KR102373658B1 (ko) | 다양한 형태를 갖는 고밀도 신경 프로브 및 이의 제조방법 | |
CN101169981B (zh) | 具有高分辨率电阻尖端的半导体探针和制造其的方法 | |
KR100785036B1 (ko) | 전기장 쉴드를 구비한 전기장 센서의 제조방법 | |
JP4990728B2 (ja) | 凸状の抵抗性チップを備えた半導体探針およびその製造方法 | |
US20080246022A1 (en) | Method for Producing Planar Transporting Resonance Heterostructures | |
JP6056305B2 (ja) | 個体認証用構造体の製造方法 | |
US7700393B2 (en) | Method of manufacturing enhancement type semiconductor probe and information storage device having the semiconductor probe using the same | |
KR100555048B1 (ko) | 원자력 현미경용 전계 효과 트랜지스터 캔틸레버의 제조방법 | |
US9196495B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100515735B1 (ko) | 수직 종횡비가 큰 원자력 현미경용 전계 효과 트랜지스터캔틸레버의 제조 방법 | |
KR20240022256A (ko) | Puf 보안 소자의 제조방법 및 puf 보안 소자 | |
JP2003035507A (ja) | 表面形状認識用センサおよびこの製造方法 | |
KR100738098B1 (ko) | 도핑 제어층이 형성된 고분해능 저항성 팁을 구비한 반도체탐침 및 그 제조방법 | |
Alkhalil | Development of novel fabrication technology for SOI single electron transfer devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210119 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20210601 |