JP4050291B2 - 抵抗性チップを備える半導体探針の製造方法 - Google Patents

抵抗性チップを備える半導体探針の製造方法 Download PDF

Info

Publication number
JP4050291B2
JP4050291B2 JP2005247015A JP2005247015A JP4050291B2 JP 4050291 B2 JP4050291 B2 JP 4050291B2 JP 2005247015 A JP2005247015 A JP 2005247015A JP 2005247015 A JP2005247015 A JP 2005247015A JP 4050291 B2 JP4050291 B2 JP 4050291B2
Authority
JP
Japan
Prior art keywords
mask film
substrate
tip
mask
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005247015A
Other languages
English (en)
Other versions
JP2006066064A (ja
Inventor
哲 民 朴
弘 植 朴
亨 守 高
承 範 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006066064A publication Critical patent/JP2006066064A/ja
Application granted granted Critical
Publication of JP4050291B2 publication Critical patent/JP4050291B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q70/00General aspects of SPM probes, their manufacture or their related instrumentation, insofar as they are not specially adapted to a single SPM technique covered by group G01Q60/00
    • G01Q70/08Probe characteristics
    • G01Q70/10Shape or taper
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q70/00General aspects of SPM probes, their manufacture or their related instrumentation, insofar as they are not specially adapted to a single SPM technique covered by group G01Q60/00
    • G01Q70/16Probe manufacture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、抵抗性チップを備える半導体探針の製造方法に係り、より詳細には、抵抗性チップの高さが一定である半導体探針の製造方法に関する。
現在、携帯用通信端末機、電子手帳等の小型製品に対する需要が増加するにつれ、超小型の高集積不揮発性記録媒体の必要性が増加している。既存のハードディスクは、小型化が容易でなく、フラッシュメモリは、高集積度を達成し難いため、その代案として、走査探針を利用した情報保存装置が研究されている。
探針は、多様なSPM(Scanning Probe Microscopy)技術に利用されている。例えば、探針と試料との間に流れる電流を検出して情報を再生する走査型トンネル顕微鏡(Scanning Tunneling Microscope:STM)、探針と試料との間の原子的な力を利用する原子間力顕微鏡(Atomic Force Microscope:AFM)、試料の磁場と磁化された探針との間の力を利用する磁気力顕微鏡(Magnetic Force Microscope:MFM)、可視光線の波長による解像度限界を改善した近接場走査型光学顕微鏡(Scanning Near−Field Optical Microscope:SNOM)、試料と探針との間の静電気を利用した静電気顕微鏡(Electrostatic Force Microscope:EFM)等に利用される。
このようなSPM技術を利用して、情報を高速高密度で記録及び再生するためには、数十nmの直径の小さな領域に存在する表面電荷を検出しなければならず、記録速度及び再生速度を向上させるために、カンチレバーをアレイ状に製作しなければならない。
特許文献1には、抵抗性チップを備える半導体探針の製造方法が開示されている。特許文献1に記載の製造方法は、ストライプ状のマスクを基板上に形成し、イオン注入及び熱処理工程を通じてマスクの下部に抵抗性領域を形成する。次いで、マスクに直交するストライプ状のフォトマスクでマスクをエッチングして、四角形のマスクを形成した後、この四角形のマスクを使用して基板をエッチングすることによって、抵抗性領域に自己整列されたチップを形成する。
図1は、四角形のマスクを使用して抵抗性チップを形成する過程を説明するための図面である。
図1に示すように、約2μmの幅の四角形のマスク16を使用して、基板10の上面をエッチングすると、電極領域11、12及び抵抗領域14からなる先端形成部が形成される。このとき、エッチングの程度により、マスク16の下部に形成されるチップネック(tip neck)の幅Wが変わる。チップネックの幅Wは、チップの高さを決定する重要な因子となる。四角形のマスク16を除去した後、チップの尖っている先端を形成するために、熱酸化工程を施す場合、チップネックの幅Wによってチップの高さが変わる。複数のカンチレバーをアレイ状に使用する探針装置において、チップの高さが一定でなければならない。チップの高さが変われば、同時に複数のカンチレバーで情報を再生または記録する際に問題が発生するためである。チップの高さは、約1μmに調整するためには、チップネックの幅Wを約300nmに調整する必要がある。エッチング過程でチップネックの幅Wを測定するために、光学顕微鏡を使用して、マスク16を通過して透けるかすかな影でチップネックの幅Wを推定してエッチングの程度を測定する。
しかし、光学顕微鏡を使用したチップネックの幅の測定は不正確であり、製造されるチップの高さが所望の範囲で製造されないという問題が発生する可能性がある。
国際公開第03/096409号パンフレット
本発明が達成しようとする技術的課題は、前記した従来技術の問題点を改善するためのものであって、チップネックの幅を一定にエッチングすることによって、チップの高さが一定である半導体探針を製造する方法を提供するところにある。
前記の目的を達成するために、本発明の抵抗性チップを備える半導体探針の製造方法は、第1不純物をドーピングした基板の上面にストライプ状の第1マスク膜及び第2マスク膜を順次に形成し、前記第1マスク膜及び前記第2マスク膜をマスクとして基板の領域に第2不純物を高濃度でドーピングして、第1電極半導体領域及び第2電極半導体領域を形成する第1ステップと、前記基板を熱処理して、前記第1電極半導体領域及び前記第2電極半導体領域の周辺に前記第2不純物が拡散されて低濃度の抵抗領域を形成する第2ステップと、前記第1マスク膜及び前記第2マスク膜を所定の形状にパターニングする第3ステップと、前記パターニングされた第1マスク膜及び第2マスク膜をマスクとして基板の上面をエッチングして、前記第1マスク膜の下部に第1幅のチップネック部分を形成する第4ステップと、露出された第1マスク膜をエッチングして、前記チップネック部分に対応する第3マスク膜を形成する第5ステップと、前記第2マスク膜を除去し、前記第3マスク膜をマスクとして前記基板をエッチングして、前記チップネック部分の幅を所定の第2幅に形成する第6ステップと、前記第3マスク膜を除去し、前記基板を熱処理し、形成された酸化膜を除去して抵抗性チップを形成する第7ステップと、前記基板を裏側からエッチングして、前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第8ステップと、を含み、前記第1マスク膜及び前記第2マスク膜は、互いにエッチング選択比が異なる。
前記第2ステップは、前記第1電極半導体領域及び第2電極半導体領域で広がった抵抗領域が互いに接触して、チップの先端形成部を形成するステップと、を含むことが好ましい。
前記第3ステップは、前記第1マスク膜及び前記第2マスク膜と直交する方向にストライプ状の感光剤を形成した後、エッチングして前記第1マスク膜及び前記第2マスク膜を四角形に形成するステップとを含むことが好ましい。
一方、前記第6ステップは、前記第1幅をインライン電子走査顕微鏡(Scanning Electron Microscope:SEM)で測定するステップと、前記第1幅が前記第2幅より広いと測定されれば、前記第3マスク膜をマスクとして前記基板の上面をエッチングして、前記チップネック部分の幅を所定の第2幅に形成するステップと、を更に含むことが好ましい。
本発明の一形態によれば、前記第7ステップは、前記第3マスク膜を除去した基板を酸素雰囲気で熱処理して、前記基板の表面に所定の厚さの酸化膜を形成し、前記抵抗領域が前記基板の上部で接触して、チップの先端形成部を形成するステップと、前記酸化膜を除去して前記先端形成部を尖らすステップと、を含むことが好ましい。
前記第1マスク膜は、シリコン酸化物であり、前記第2マスク膜は、シリコン窒化物であることが好ましい。
また、前記第1マスク膜は、シリコン窒化物であり、前記第2マスク膜は、シリコン酸化物であってもよい。
本発明の抵抗性チップを備える半導体探針の製造方法によれば、前記した自己整列によって電極半導体領域の間に存在する抵抗領域をチップの端の中央に形成させ、熱拡散工程で低濃度の不純物領域である抵抗領域を形成できるため、製作過程が単純化できる。
また、チップをエッチング選択比の異なる二重マスクを使用して、チップネックの幅を一定に形成した後にチップのシャープニング工程を行うため、高さの一定したチップを形成できる。したがって、カンチレバーアレイに形成されたチップの高さを一定にすることで、多重記録/再生を行う情報装置に適用できる。
また、このように製作された探針を情報保存装置に利用する場合、小さな領域に存在する電荷を検出し、また小さな領域に電圧を印加できるため、大容量の情報の記録及び再生ができる超小型の情報保存装置を実現することができる。
以下、添付された図面を参照して、本実施形態に係る抵抗性チップを備える半導体探針及びその製造方法を詳細に説明する。この過程で、図示する層や領域の厚さは、明細書の明確性のために誇張して示したものである。
図2は、本実施形態に係る製造方法により製造された抵抗性チップを備える半導体探針の構造を示す斜視図である。
図2に示すように、シリコン基板31の上部に絶縁層44が形成されており、絶縁層44の上部には、金属電極46が形成されている。シリコン基板31の表面のシリコン層から延びたカンチレバー42が形成されており、カンチレバー42の先端の表面に、垂直方向に半四角錘状の抵抗性チップ30が形成されている。抵抗性チップ30の傾斜面には、第2不純物が高濃度でドーピングされた第1電極半導体領域32及び第2電極半導体領域34が形成されており、抵抗性チップ30の先端には、第2不純物が低濃度でドーピングされた抵抗領域36が位置している。第1電極半導体領域32及び第2電極半導体領域34は、抵抗領域36と電気的に連結されており、カンチレバー42を介して金属電極46と連結される。
図3Aないし図3Mは、本実施形態に係る半導体探針の製造過程を順次に示す図面である。
図3Aに示すように、第1不純物がドーピングされたシリコン基板31の表面に、第1マスク膜33、例えば、シリコン酸化膜を形成し、第1マスク膜33上に、第2マスク膜35、例えば、シリコン窒化膜を形成する。なお、第1マスク膜33がシリコン窒化膜、第2マスク膜35がシリコン酸化膜であってもよい。ここで、シリコン基盤31の代わりにSOI(Silicon On Insulator)基板を用いてもよい。第1マスク膜33及び第2マスク膜35は、互いにエッチング選択比が異なる物質で形成される。そして、第2マスク膜35上に感光剤を塗布して感光剤層37を形成する。次いで、ストライプ状のマスク38を感光剤層37の上方に配置する。
次いで、マスク38を使用して、感光剤層37を露光、現像及びエッチング工程を行ってパターニングする。写真(フットリソグラフィー)及びドライ(乾式)エッチング工程により、図3Cに示すように、ストライプ状の第2マスク膜35a及び第1マスク膜33aを形成する。第1マスク膜33a及び第2マスク膜35aの幅を、約2μmに形成する。次いで、第1マスク膜33aを除いた領域に第2不純物を高濃度でドーピングして、図3Bに示すように、シリコン基板31上に第1電極半導体領域32及び第2電極半導体領域34を形成する。第1電極半導体領域32及び第2電極半導体領域34は、比抵抗値が非常に低く形成されて、導電体として作用する。
次いで、熱処理工程を行って、第1電極半導体領域32と第2電極半導体領域34との幅を第1マスク膜33aの幅より狭める。図3Cに示すように、第2不純物の高濃度領域である第1電極半導体領域32と第2電極半導体領域34が拡大されれば、第1電極半導体領域32と第2電極半導体領域34と隣接した領域に第2不純物が広がって、第2不純物の低濃度領域、すなわち、抵抗領域36を形成する。第1マスク膜33aの下部の抵抗領域36は互いに接触して、後述する抵抗性チップの先端形成部を形成する。先端形成部を形成する工程は、後述する熱酸化工程で行われてもよい。
次いで、第1電極半導体領域32、第2電極半導体領域34、第1マスク膜33a及び第2マスク膜35aを覆うように感光剤を塗布して感光剤層41を形成した後、その上方に、図3Dに示すように、第1マスク膜33a及び第2マスク膜35aと直交するようにストライプ状のフォトマスク40を配置する。
図3Eに示すように、露光、現像及びエッチング工程を実施すれば、フォトマスク40と同じ形状の感光剤層41aが形成される。
図3Fに示すように、ストライプ状の感光剤層41aにより覆われていない第1マスク膜33a及び第2マスク膜35aを順次にエッチングして、四角形の第1マスク膜33b及び第2マスク膜35bを形成する。
次いで、図3Gに示すように、感光剤層41aを除去した後、四角形の第1マスク膜33b及び第2マスク膜35bをマスクとして第1電極半導体領域32、第2電極半導体領域34及び抵抗領域36を湿式または乾式エッチングする。このとき、チップネックの幅は、目標とする300nm以上になるように、1次エッチングを所定時間行う。図3H及び図3Iは、それぞれ1次エッチングされた結果物を示す斜視図及び断面図である。1次エッチングされた結果物のチップネックの幅W’を光学顕微鏡で観察することも可能である。しかし、光学顕微鏡では正確なチップネックの幅W’を観察できない。
次いで、第1マスク膜33bを選択的にエッチングして、第1マスク膜33bの露出された部分を除去する。図3J及び図3Kに示すように、チップネックの幅W’に対応する部分が残った第3マスク膜33cが形成される。
次いで、第2マスク膜35bをエッチングすれば、図3Lに示すように、チップネックに該当する第3マスク膜33cのみが残る。
次いで、インライン電子走査型顕微鏡(Scanning Electron Microscope:SEM)でチップネックの幅W’を正確に測定できる。測定されたチップネックの幅W’が目標とするチップネックの幅、例えば、300nm以上と確認されれば、シリコン基板31の上面を第3マスク膜33cをマスクとして2次エッチングする。2次エッチングが行われた結果のチップネックの幅をインラインSEMで観察しつつ、2次エッチング過程を繰り返してチップネックの幅W’を目標とする300nm近くに制御する。
次いで、第3マスク膜33cを除去した後、シリコン基板31を酸素雰囲気で加熱すれば、シリコン基板31の上面に所定厚さのシリコン酸化膜(図示せず)が形成され、この酸化膜を除去すれば、先端形成部が尖る。すなわち、抵抗性チップ30の先端が形成される。このような熱酸化工程を行いつつ、隔離された抵抗領域36を重ねて先端形成部を形成し、抵抗性チップ30のシャープニングも共に行ってもよい。
次いで、公知の半導体工程でシリコン基板31をエッチングして、抵抗性チップ30が末端部に位置するようにカンチレバー42を形成し、第1電極半導体領域32及び第2電極半導体領域34を、シリコン基板31上で絶縁層44により絶縁された金属電極46に連結させて、図3Mに示すような半導体探針を完成させる。
本発明の実施形態に係る半導体探針の製造方法では、シリコンチップ30の製作前に第1電極半導体領域32及び第2電極半導体領域34を形成するイオン注入工程を行って、微細な写真エッチング工程を行い、熱拡散工程で抵抗領域36を容易に形成できる。
図4は、本発明の製造方法により製造された抵抗性チップを備える半導体探針のチップ部分のみを簡略に示す図面である。
図4に示すように、半導体探針の抵抗性チップ50は、第1不純物がドーピングされた抵抗性チップ50の本体58と、抵抗性チップ50の先端に位置し、かつ第2不純物が低濃度でドーピングされて形成された抵抗領域56と、抵抗領域56を挟んで抵抗性チップ50の傾斜面に位置し、前記第2不純物が高濃度でドーピングされた第1電極半導体領域52及び第2電極半導体領域54とを備える。ここで、第1不純物がp型不純物である場合、第2不純物はn型不純物であり、第1不純物がn型不純物である場合、第2不純物はp型不純物である。
記録媒体の表面電荷57の電荷量の差は、発生する電界強度の差を誘発し、電界のサイズの差は、抵抗領域56の抵抗値差を誘発するが、この抵抗値の変化から表面電荷の極性とサイズとを検出できる。
図5は、図4の半導体探針の抵抗性チップの末端部を拡大した図面である。
図5に示すように、抵抗領域56の内部に形成される空乏領域68が、表面電荷57が発生させる電界により次第に第1電極半導体領域52及び第2電極半導体領域54の方向に拡張していることが分かる。抵抗性チップ50は、空乏領域68が第1電極半導体領域52及び第2電極半導体領域54まで拡張しなくても、不導体である空乏領域68により抵抗領域56の面積が減ることによって、抵抗領域56の抵抗値の変化が発生して表面電荷57の極性と量とを検出できる。半導体探針は、従来のFETチップに比べて表面電荷を感知できる臨界電界値が低くなり、抵抗性チップ50の感度が更に優れている。
本発明は、図面を参照して実施形態を参考に説明されたが、それは例示的なものに過ぎず、当業者ならば、それから多様な変形及び均等な他の実施形態が可能であるということが理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によって決まらねばならない。
本発明は、半導体探針に関連した技術分野に好適に適用される。
四角形のマスクを使用して抵抗性チップを形成する過程を説明するための図面である。 本発明の製造方法により製造された抵抗性チップを備える半導体探針の構造を示す斜視図である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。 本発明の製造方法により製造された抵抗性チップの作用を説明する図面である。 本発明の製造方法により製造された抵抗性チップの作用を説明する図面である。
符号の説明
30 抵抗性チップ
31 シリコン基板
32 第1電極半導体領域
33 第1マスク膜
33a 第1マスク膜
33b 第1マスク膜
33c 第3マスク膜
34 第2電極半導体領域
35 第2マスク膜
35a 第2マスク膜
35b 第2マスク膜
36 抵抗領域
37 感光剤層
38 マスク
40 フォトマスク
41 感光剤層
41a 感光剤層
41a 感光剤層
42 カンチレバー
44 絶縁層
46 金属電極
50 抵抗性チップ
52 第1電極半導体領域
54 第2電極半導体領域
56 抵抗領域
57 表面電荷
58 本体
68 空乏領域
68 抵抗領域
W’ 幅

Claims (10)

  1. 第1不純物をドーピングした基板の上面にストライプ状の第1マスク膜及び第2マスク膜を順次に形成し、前記第1マスク膜及び前記第2マスク膜をマスクとして基板の領域に第2不純物を高濃度でドーピングして、第1電極半導体領域及び第2電極半導体領域を形成する第1ステップと、
    前記基板を熱処理して、前記第1電極半導体領域及び前記第2電極半導体領域の周辺に前記第2不純物が拡散されて低濃度の抵抗領域を形成する第2ステップと、
    前記第1マスク膜及び前記第2マスク膜を所定の形状にパターニングする第3ステップと、
    前記パターニングされた第1マスク膜及び第2マスク膜をマスクとして基板の上面をエッチングして、前記第1マスク膜の下部に第1幅のチップネック部分を形成する第4ステップと、
    露出された第1マスク膜をエッチングして、前記チップネック部分に対応する第3マスク膜を形成する第5ステップと、
    前記第2マスク膜を除去し、前記第3マスク膜をマスクとして前記基板をエッチングして、前記チップネック部分の幅を所定の第2幅に形成する第6ステップと、
    前記第3マスク膜を除去し、前記基板を熱処理し、形成された酸化膜を除去して抵抗性チップを形成する第7ステップと、
    前記基板を裏側からエッチングして、前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第8ステップと、
    を含み、
    前記第1マスク膜及び前記第2マスク膜は、互いにエッチング選択比が異なることを特徴とする抵抗性チップを備える半導体探針の製造方法。
  2. 前記第2ステップは、
    前記第1電極半導体領域及び第2電極半導体領域で広がった抵抗領域が互いに接触して、チップの先端形成部を形成するステップと、を含むことを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
  3. 前記第3ステップは、
    前記第1マスク膜及び前記第2マスク膜と直交する方向にストライプ状の感光剤を形成した後、エッチングして、前記第1マスク膜及び前記第2マスク膜を四角形に形成するステップとを含むことを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
  4. 前記第6ステップは、
    前記第1幅をインライン電子走査顕微鏡で測定するステップと、
    前記第1幅が前記第2幅より広いと測定されれば、前記第3マスク膜をマスクとして前記基板の上面をエッチングして、前記チップネック部分の幅を所定の第2幅に形成するステップと、を更に含むことを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
  5. 前記第7ステップは、
    前記第3マスク膜を除去した基板を酸素雰囲気で熱処理して、前記基板の表面に所定の厚さの酸化膜を形成し、前記抵抗領域が前記基板の上部で接触してチップの先端形成部を形成するステップと、
    前記酸化膜を除去して前記先端形成部を尖らすステップと、
    を含むことを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
  6. 前記第7ステップは、
    前記第3マスク膜を除去した基板を酸素雰囲気で熱処理して、前記基板の表面に所定の厚さの酸化膜を形成するステップと、
    前記酸化膜を除去して前記先端形成部を尖らすステップと、
    を含むことを特徴とする請求項2に記載の抵抗性チップを備える半導体探針の製造方法。
  7. 前記第1マスク膜は、シリコン酸化物であり、前記第2マスク膜は、シリコン窒化物であることを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
  8. 前記第1マスク膜は、シリコン窒化物であり、前記第2マスク膜は、シリコン酸化物であることを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
  9. 前記第1不純物は、p型不純物であり、前記第2不純物は、n型不純物であることを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
  10. 前記第1不純物は、n型不純物であり、前記第2不純物は、p型不純物であることを特徴とする請求項1に記載の抵抗性チップを備える半導体探針の製造方法。
JP2005247015A 2004-08-27 2005-08-29 抵抗性チップを備える半導体探針の製造方法 Expired - Fee Related JP4050291B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040068007A KR100580652B1 (ko) 2004-08-27 2004-08-27 저항성 팁을 구비한 반도체 탐침 제조방법

Publications (2)

Publication Number Publication Date
JP2006066064A JP2006066064A (ja) 2006-03-09
JP4050291B2 true JP4050291B2 (ja) 2008-02-20

Family

ID=36112393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247015A Expired - Fee Related JP4050291B2 (ja) 2004-08-27 2005-08-29 抵抗性チップを備える半導体探針の製造方法

Country Status (4)

Country Link
US (1) US7419843B2 (ja)
JP (1) JP4050291B2 (ja)
KR (1) KR100580652B1 (ja)
CN (1) CN100587853C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272961A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 読み出しセンサー、これを用いたヘッド及び情報記録装置、読み出しセンサーの製造方法
KR100829565B1 (ko) * 2006-10-02 2008-05-14 삼성전자주식회사 웨지 형상의 저항성 팁을 구비한 반도체 탐침 및 그제조방법
KR100842923B1 (ko) * 2007-03-07 2008-07-03 삼성전자주식회사 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체탐침의 제조 방법 및 이를 이용한 정보저장장치
US7976765B2 (en) * 2007-07-30 2011-07-12 Northwestern University System and methods of laser assisted field induced oxide nanopatterning
US7737049B2 (en) * 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
US7677088B2 (en) * 2007-08-28 2010-03-16 Intellectual Properties Partners LLC Cantilever probe and applications of the same
US8383498B2 (en) * 2007-08-29 2013-02-26 Imec Method for formation of tips
JP2011523047A (ja) * 2008-05-13 2011-08-04 ナノインク インコーポレーティッド ピエゾ抵抗器高さ検知カンチレバー
US8643140B2 (en) * 2011-07-11 2014-02-04 United Microelectronics Corp. Suspended beam for use in MEMS device
CN104874098B (zh) * 2015-04-08 2018-04-10 上海交通大学 一种空心金属微针及其批量制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05196458A (ja) * 1991-01-04 1993-08-06 Univ Leland Stanford Jr 原子力顕微鏡用ピエゾ抵抗性片持ばり構造体
US5753130A (en) * 1992-05-15 1998-05-19 Micron Technology, Inc. Method for forming a substantially uniform array of sharp tips
US6953977B2 (en) * 2000-02-08 2005-10-11 Boston Microsystems, Inc. Micromechanical piezoelectric device
KR100468849B1 (ko) * 2002-05-08 2005-01-29 삼성전자주식회사 자기정렬공정을 이용한 전계 효과 트랜지스터 채널 구조를 가지는 스캐닝 프로브 마이크로 스코프의 탐침 제조 방법
KR100468850B1 (ko) * 2002-05-08 2005-01-29 삼성전자주식회사 저항성 팁을 구비하는 반도체 탐침 및 그 제조방법 및 이를 구비하는 정보 기록장치, 정보재생장치 및 정보측정장치
KR100537508B1 (ko) * 2003-04-10 2005-12-19 삼성전자주식회사 저항성 팁을 구비한 반도체 탐침 제조방법
KR100555533B1 (ko) * 2003-11-27 2006-03-03 삼성전자주식회사 실린더형 스토리지 전극을 포함하는 반도체 메모리 소자및 그 제조방법
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법

Also Published As

Publication number Publication date
CN1755839A (zh) 2006-04-05
KR100580652B1 (ko) 2006-05-16
US20060057757A1 (en) 2006-03-16
KR20060019365A (ko) 2006-03-03
JP2006066064A (ja) 2006-03-09
CN100587853C (zh) 2010-02-03
US7419843B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
JP4050291B2 (ja) 抵抗性チップを備える半導体探針の製造方法
JP4216836B2 (ja) 抵抗性チップを備える半導体探針及びその製造方法
JP4217218B2 (ja) 抵抗性チップを備えた半導体探針の製造方法
JP4369430B2 (ja) 抵抗性チップを備えた半導体プローブ及びその製造方法
JP4564038B2 (ja) ウェッジ形状の抵抗性チップを備えた半導体探針及びその製造方法
JP3856395B2 (ja) 自己整列工程を利用した電界効果トランジスタチャンネル構造を持つスキャニングプローブマイクロスコープの探針製造方法
JP4373418B2 (ja) 高分解能の抵抗性チップを備えた半導体探針及びその製造方法
JP4990728B2 (ja) 凸状の抵抗性チップを備えた半導体探針およびその製造方法
JP2008135158A (ja) 抵抗性チップを備えた半導体探針及びその製造方法
JP4101848B2 (ja) 自己整列されたメタルシールドを備えた抵抗性探針の製造方法
JP4101847B2 (ja) 低断面比の抵抗性チップを備えた半導体探針及びその製造方法
JP4101851B2 (ja) ドーピング制御層が形成された高分解能抵抗性チップを備えた半導体探針及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees