JP4101851B2 - ドーピング制御層が形成された高分解能抵抗性チップを備えた半導体探針及びその製造方法 - Google Patents

ドーピング制御層が形成された高分解能抵抗性チップを備えた半導体探針及びその製造方法 Download PDF

Info

Publication number
JP4101851B2
JP4101851B2 JP2006348073A JP2006348073A JP4101851B2 JP 4101851 B2 JP4101851 B2 JP 4101851B2 JP 2006348073 A JP2006348073 A JP 2006348073A JP 2006348073 A JP2006348073 A JP 2006348073A JP 4101851 B2 JP4101851 B2 JP 4101851B2
Authority
JP
Japan
Prior art keywords
control layer
chip
doping control
semiconductor probe
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006348073A
Other languages
English (en)
Other versions
JP2007188623A (ja
Inventor
柱煥 丁
俊秀 金
炯▲チョル▼ 申
承範 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Seoul National University Industry Foundation
Original Assignee
Samsung Electronics Co Ltd
Seoul National University Industry Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Seoul National University Industry Foundation filed Critical Samsung Electronics Co Ltd
Publication of JP2007188623A publication Critical patent/JP2007188623A/ja
Application granted granted Critical
Publication of JP4101851B2 publication Critical patent/JP4101851B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1409—Heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体探針及びその製造方法に係り、さらに詳細には、直径が１００ｎｍ以下である突状の高分解能チップにドーピング制御層を形成し、それを利用して不純物の分布を制御することによって、感度及び分解能を向上させたドーピング制御層が形成された高分解能チップを備えた半導体探針及びその製造方法に関する。
最近、携帯用通信端末機などの小型製品に対する需要が増加するにつれて、超小型の高集積不揮発性記録媒体の必要性が高まっている。従来のハードディスクは、小型化することに難しさがあり、フラッシュメモリは高集積化が難しいため、その代案として、走査探針を利用した情報記録装置が研究されている。
探針は、多様なＳＰＭ（Ｓｃａｎｎｉｎｇ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｙ）技術に利用される。例えば、探針と試料との間に印加される電圧差によって、流れる電流を検出して情報を再生する走査貫通顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｕｎｎｅｌｉｎｇ Ｍｉｃｒｏｓｃｏｐｅ：ＳＴＭ）、探針と試料との間の原子的な力を利用する原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）、試料の磁場と磁化された探針との力を利用する磁気力顕微鏡（Ｍａｇｎｅｔｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＭＦＭ）、可視光線の波長による解像度限界を改善した近接場走査光学顕微鏡（Ｓｃａｎｎｉｎｇ Ｎｅａｒ−Ｆｉｅｌｄ Ｏｐｔｉｃａｌ Ｍｉｃｒｏｓｃｏｐｅ：ＳＮＯＭ）、及び試料と探針との間の静電力を利用した静電力顕微鏡（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＥＦＭ）等に利用される。
このようなＳＰＭ技術を利用して情報を高速高密度で記録及び再生するためには、数十ｎｍの直径の小さな領域に存在する表面電荷を検出し、記録及び再生速度を向上させるために、カンチレバーをアレイ形態に製作せねばならない。
図１は、従来の技術による抵抗性チップが形成されたカンチレバーの断面図であり、具体的に、特許文献１に開示された抵抗性チップ１０が形成されたカンチレバー１１の断面図である。抵抗性チップ１０は、カンチレバー１１上に垂直に位置し、アレイ形態の製作が可能であり、また、数十ｎｍの直径の抵抗領域１３を有するように製造できる。
図１に示すように、半導体探針のチップ１０は、第１不純物がドーピングされたチップ１０のボディー部１４と、チップ１０の先端部に位置し、第２不純物が低濃度でドーピングされて形成された抵抗領域１３と、抵抗領域１３を挟んでチップ１０の傾斜面に位置し、前記第２不純物が高濃度でドーピングされた第１半導体電極領域１２及び第２半導体電極領域１５とを備える。
従来の抵抗性チップを備えた半導体探針は、抵抗性チップ１０を形成する過程で、チップ１０の傾斜面に形成された半導体電極領域１２、１５が湿式エッチングによって過度にエッチングされつつ、高濃度でドーピングされた傾斜面の領域が減る。したがって、傾斜面での導電性領域が減り、これは、抵抗領域１３の空間分解能を低下させうる。また、製造工程中、３００ｋｅＶの高いエネルギーのイオン注入によって、エッチング後に探針が形成される部分が損傷を受ける恐れがあり、長時間の熱拡散工程、例えば、１０００℃で１２時間アニーリングを必要とし、チップのシャープニングのために、１０００℃で３０分ないし４０分間酸素雰囲気で熱酸化工程が必要であるという短所がある。
国際公開第０３／０９６４０９号
本発明では、前述した従来の技術の問題点を解決するためのものであって、ドーピング制御層が形成された高分解能チップを備えた半導体探針を提供することを目的とする。
また、本発明では、低エネルギーのイオン注入及び過度な熱処理過程を省略したドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法を提供することを目的とする。
前記目的を解決するために、本発明では、カンチレバーの端部に形成された抵抗性チップを含む半導体探針において、第１不純物がドーピングされたカンチレバーと、前記カンチレバーの端部に突出して形成され、第２不純物が低濃度でドーピングされた抵抗性チップと、前記抵抗性チップの突出した端部の両側部に形成されたドーピング制御層と、前記ドーピング制御層の下部に形成され、前記第２不純物が高濃度でドーピングされた第１電極領域及び第２電極領域と、を備えるドーピング制御層が形成された高分解能チップを備えた半導体探針を提供する。
本発明において、前記抵抗性チップは、１００ｎｍ以下の幅を有する四角柱状であることを特徴とする。
本発明において、前記抵抗性チップの幅は、１０〜５０ｎｍであることを特徴とする。
本発明において、前記ドーピング制御層は、絶縁物質または金属物質で形成されたことを特徴とする。
本発明において、前記金属物質は、Ａｌ、Ｔｉ、Ｗ、Ｓｎ、ＣｕまたはＣｒであることを特徴とする。
また、本発明では、カンチレバーの端部に形成された抵抗性チップを備える半導体探針の製造方法において、（イ）第１不純物がドーピングされた基板の表面にストライプ状のマスク膜を形成するステップと、（ロ）前記マスク膜の上方から前記基板をエッチングして、ストライプ状の突出部を形成するステップと、（ハ）前記突出部の両側部にドーピング制御層を形成するステップと、（ニ）前記ドーピング制御層の側部に露出された前記基板の表面に第２不純物を高濃度でドーピングして、第１電極領域及び第２電極領域を形成するステップと、を含むドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法を提供する。
本発明において、前記基板上に前記突出部に対して直交する方向にストライプ状の感光剤を形成するステップと、前記感光剤をマスク膜として、前記突出部及び前記基板をエッチングして前記基板上に抵抗性チップを形成するステップと、前記基板の下面をエッチングして、前記抵抗性チップが末端部に位置するようにカンチレバーを形成するステップと、をさらに含むことを特徴とする。
本発明において、前記（ハ）ステップは、前記マスク膜及び前記基板上に絶縁物質または金属物質を蒸着するステップと、前記基板の上部から異方性エッチング工程を実施して、前記マスク膜及び前記基板表面を露出させ、前記突出部の両側部にドーピング制御層を形成するステップと、を含むことを特徴とする。
本発明において、前記（ニ）ステップは、前記基板にイオン注入するエネルギーが１０ｋｅＶ以下であることを特徴とする。
本発明において、前記（ニ）ステップは、前記基板をＲＴＡ工程により熱処理して、前記第１電極領域及び前記第２電極領域を活性化する工程を含むことを特徴とする。
本発明において、前記（イ）ステップで、前記ストライプ状のマスク膜の幅は、１００ｎｍ以下であることを特徴とする。
本発明によれば、次のような効果がある。
第一に、抵抗性チップの両側部にドーピング制御層を形成することによって、抵抗性チップの幅を非常に狭く形成しても、その下部の導電性領域を容易に形成できるので、抵抗領域の分解能を維持し、感度を大きく向上させうる。
第二に、本発明の実施形態による半導体探針の製造方法によれば、イオン注入過程で低エネルギーを使用するため、探針の損傷を防止できる。また、制御し難い従来の長時間のイオン拡散工程がないので、不純物の分布をさらに精巧に調節でき、所望の探針の製造が容易である。
以下、添付された図面を参照して、本発明の実施形態によるドーピング制御層が形成された高分解能チップを備えた半導体探針及びその製造方法を詳細に説明する。添付された図面に図示された層や領域の厚さは、明細書の明確性のために誇張されて図示された。
図２は、本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針のチップ部分のみを概略的に示す断面図である。
図２に示すように、抵抗性チップ２０は、第１不純物を含むシリコン基板からなるカンチレバー２１の端部に対して垂直方向に突出するように形成されている。抵抗性チップ２０は、第１不純物と極性の異なる第２不純物が低濃度でドーピングされた低抵抗領域２４である。カンチレバー２１上の抵抗領域２４の両側部には、ドーピング制御層２５が形成されており、ドーピング制御層２５の下部には、第２不純物が高濃度でドーピングされた第１電極領域２２及び第２電極領域２３が形成されている。カンチレバー２１、抵抗性チップ２０、第１電極領域２２及び第２電極領域２３は、所定の不純物を注入する過程で形成されうる。ここで、第１不純物がｐ型不純物であり、第２不純物はｎ型不純物であることが望ましい。
抵抗性チップ２０の幅Ｗは、後述する製造工程中のマスクの幅と同じサイズに形成されうる。例えば、抵抗性チップ２０の幅Ｗが１００ｎｍであれば、第１電極領域２２及び第２電極領域２３を形成するイオン注入エネルギーを、例えば、１０ｋｅＶに下げうるので、イオン注入の過程における探針の損傷を防止できる。抵抗性チップ２０の両側部に形成されたドーピング制御層２５によって第１電極領域２２及び第２電極領域２３の形成領域が限定されて、抵抗性チップ２０の分解能を維持させ、その感度を向上させうる。本発明の実施形態に係る抵抗性チップ２０の幅Ｗは、高分解能のために１００ｎｍ以下であることが望ましく、さらに望ましくは、５０ｎｍ以下であることが望ましい。
第１電極領域２２及び第２電極領域２３を形成するために、Ａｓを１０ｋｅＶでイオン注入するとき、Ａｓは、深さ方向に特定の密度分布を有するが、このとき、Ａｓの密度の最も高い深さを投影飛程（ｐｒｏｊｅｃｔｅｄ ｒａｎｇｅ）と言い、約１０ｎｍである。イオン注入マスクの端部から横方向へのＡｓの分布は、マスクの端部から投影飛程（ｐｒｏｊｅｃｔｅｄ ｒａｎｇｅ）の約３０〜４０％と知られている。また、抵抗性チップ２０の空間分解能は、抵抗性チップ２０の幅が狭いほど良くなるが、前記のような理由で空間分解能を確保するためには、抵抗性チップ２０の幅を定義するマスクの幅を狭くすれば、後続工程である熱処理過程により第１電極領域２２及び第２電極領域２３が通電されるショート現像を防止し難い。これは、ドーピング制御層２５を使用して抵抗性チップ２０の幅を狭くし、イオン注入マスクは、多少大きく形成することによって解決することができる。ドーピング制御層として金属物質を使用した場合、抵抗性チップ２０のシールドの役割を行って、さらに良い空間分解能を得ることができる。
第１電極領域２２及び第２電極領域２３は、記録媒体の表面電荷が、抵抗性チップ２０以外の領域に電界が及ぶことを遮断する。したがって、記録媒体の表面電荷により発生する電界は、抵抗性チップ２０の抵抗値の差を誘発するが、この抵抗値の変化から表面電荷の極性およびサイズが正確に検出されうる。
図３は、本発明の実施形態によるドーピング制御層が形成された高分解能チップを備えた半導体探針及び記録媒体を示す断面図である。以下、図３を参照して、本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の作用を説明する。
図３に示すように、抵抗性チップ２０は、記録媒体１３３の表面電荷１３７の検出時、空乏領域１３８が第１電極領域２２及び第２電極領域２３まで拡張されなくても、不導体である空乏領域１３８により抵抗領域２４の面積が減ることによって、抵抗領域２４の抵抗値の変化が発生し、したがって、抵抗値の変化から記録媒体１３３の表面電荷１３７の極性およびサイズを検出できる。抵抗領域２４の内部に形成される空乏領域１３８が、表面負電荷１３７が発生させる電界により、次第に第１電極領域２２及び第２電極領域２３方向に拡張していることが分かる。本発明の実施形態による抵抗性チップ２０は、ドーピング制御層の使用によって、導電体に作用する第１電極領域２２及び第２電極領域２３が電気的に通電されるショートなしに区別されるので、電流通電経路を抵抗性チップ２０で維持し、空間分解能の確保された抵抗性チップ２０の製作が容易になる。
以下、図面を参照して、本発明の実施形態によるドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法について詳細に説明する。
図４Ａないし図４Ｉは、本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造過程を順次に示す図面である。
図４Ａに示すように、第１不純物でドーピングされたシリコン基板４１の表面に、シリコン酸化膜またはシリコン窒化膜などのマスク層４２を形成し、感光剤４３をマスク層４２の上部に塗布した後、ストライプ状のマスク４４を感光剤４３の上方に位置させる。
図４Ｂに示すように、露光、現像及びエッチング工程を行って、ストライプ状のマスク層４２ａを基板４１上に形成する。このとき、ストライプ状のマスク層４２ａは、その幅を約１００ｎｍ以下に形成できる。望ましくは、ストライプ状のマスク層４２ａの幅を１０ないし５０ｎｍに形成する。
図４Ｃに示すように、マスク層４２ａの上方から乾式エッチング工程を実施して、約１００ｎｍ以下の深さに基板４１をエッチングする。これにより、基板４１には、ストライプ状の突出部が形成される。このときのストライプ状の突出部は、後で抵抗性チップ領域になる。
図４Ｄに示すように、基板４１上にドーピング制御層４５を形成するために、ＳｉＯ２のような絶縁物質、Ａｌ、Ｔｉ、Ｗ、Ｓｎ、ＣｕまたはＣｒのような金属物質を蒸着し、基板４１に垂直方向に異方性エッチング工程を実施する。異方性エッチング工程によって基板４１の表面は露出され、ストライプ状の突出部の両側面には、ドーピング制御層４５が形成される。このとき、ドーピング制御層４５の幅は、ストライプ状の突出部の高さの約１／３以下のサイズを有する。
図４Ｅに示すように、露出された基板４１及びマスク膜４２ａの上方から第２不純物、例えば、Ａｓを高濃度でドーピングする。したがって、第１電極領域５１及び第２電極領域５２が形成される。このとき、イオン注入エネルギーは、例えば、１０ｋｅＶの低いエネルギーを使用できる。このように、イオン注入エネルギーを下げうるのは、従来の技術とは異なり、抵抗性チップの両側の第１電極領域５１及び第２電極領域５２のエッチング工程がないため、電極領域５１、５２の深さを低く形成できるためである。
イオン注入工程後、急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：ＲＴＡ）工程を実施してイオン注入されたイオンを活性化させる。例えば、急速熱処理工程は、１０００℃で数秒から数分以内に熱処理できる。ドーピング制御層４５を形成することによって、第１電極領域５１及び第２電極領域５２を形成した後、活性化のための熱処理工程時、絶縁性チップの下部を通じてストライプ状の突出部５３内に第１電極領域５１及び第２電極領域５２が互いに接触する現像を防止できる。
図５では、ドーピング制御層４５を形成せず、第１電極領域５１及び第２電極領域５２を形成したところを示した。この場合、急速熱処理工程により第１電極領域５１及び第２電極領域５２の第２不純物が拡散して、ストライプ状の突出部５３の内部に電極領域５１、５２が生成されることを確認できる。もし、ストライプ状の突出部５３の幅が狭すぎる場合には、第１電極領域５１及び第２電極領域５２が相互接触する結果を発生させる恐れがある。したがって、図４Ｅのように、ドーピング制御層４５を形成することによって、ストライプ状のマスク層４２ａの幅が非常に狭く形成された場合、イオン注入過程及び短い熱拡散工程によって、電極領域５１、５２の間に抵抗性領域が過度に狭く形成されるか、またはショートされる現像を防止できる。第１電極領域５１及び第２電極領域５２は、比抵抗値が非常に低く形成されて、導電体として作用する。
急速熱処理工程を実施すれば、第２不純物が高濃度でドーピングされた第１電極領域５１と第２電極領域５２との間の領域には、熱拡散により第２不純物が低濃度で含まれうる。すなわち、図４Ｅのストライプ状の突出部５３、第１電極領域５１及び第２電極領域５２の下部は、熱拡散により第２不純物が低濃度でドーピングされた低抵抗領域である。選択的に、初期に第１不純物がドーピングされたシリコン基板４１に第２不純物を低濃度でドーピングして、低抵抗領域を予め形成させうる。
ストライプ状のマスク層４２ａは、イオン注入工程後または今後の工程で選択的に除去できる。
図４Ｆに示すように、基板４１の上面に感光剤６１を塗布した後、感光剤６１の上方にストライプ状の突出部５３と直交するように、ストライプ状のフォトマスク６２を位置させる。
図４Ｇを参照して、感光剤６１に対して露光、現像及びエッチング工程を実施して、ストライプ状のフォトマスク６２と同じ形態のストライプ状の感光剤６３を形成する。
図４Ｈに示すように、ストライプ状の感光剤６３をマスクとして基板４１のストライプ状の突出部５３をエッチングして、四角柱状の突出部、すなわち、抵抗性チップ５３ａを形成する。このとき、ストライプ状の感光剤６３ａにより露出された基板５１の上面もエッチングされるということが分かる。
図４Ｉに示すように、基板４１からストライプ状の感光剤６３ａを除去すれば、基板４１上に抵抗性チップ５３ａが四角柱状に露出される。そして、チップ５３ａの両側には、ドーピング制御層４５ａが形成されており、ドーピング制御層４５ａの下部には、第１電極領域５１ａ及び第２電極領域５２ａが形成されたことを確認できる。
次に、基板４１の下面をエッチングして、抵抗性チップ５３ａが末端部に位置するようにカンチレバー（図示せず）を形成し、第１電極領域５１ａ及び第２電極領域５２ａに電極パッド（図示せず）を連結する工程を実施できる。このようなカンチレバーの形成工程は公知のものであるため、ここではその詳細な説明を省略する。
図６Ａ及び図６Ｂは、ドーピング制御層が形成されていない半導体探針及び本発明の実施形態によるドーピング制御層が形成された半導体探針の電気的な特性、具体的に、ＴＡＣＤ（transaction TC drive）を利用して感度をシミュレーションしたグラフある。シミュレーションのために、抵抗性チップの上方に別途のゲート電極を位置させ、第１電極領域（ソース）と第２電極領域（ドレイン）との間に流れる電流値を計算した。抵抗性チップの上方に形成したゲート電極に、０Ｖまたは１.０Ｖのゲート電圧を印加し、第１電極領域及び第２電極領域に０ないし１Ｖの電圧を印加する条件で計算を行った。
図６Ａの場合、ゲート電圧を０Ｖ印加した場合に比べて、１Ｖ印加した場合の差が大きくないが、ドーピング制御層が形成された半導体探針に関する図６Ｂの結果を見れば、ゲート電圧を０Ｖ印加した場合に比べて、１Ｖ印加した場合にドレイン電流値が２倍以上に非常に大きく上昇したことが分かる。したがって、ドーピング制御層を形成した場合、感度が大きく向上するということが分かる。
図７Ａでは、抵抗性チップの幅を変化させつつ、ドーピング制御層の有無による半導体探針の感度を計算した結果を示すグラフである。抵抗性チップの幅をそれぞれ４０、５０及び８０ｎｍのサイズに形成し、そのそれぞれに対してドーピング制御層を形成した半導体探針と、形成していない半導体探針とを比較すれば、抵抗性チップの幅に関係なくドーピング制御層を形成した場合、感度が大きく向上したことを確認できる。
図７Ｂには、前記図７Ａの測定対象である半導体探針に対して分解能を測定した結果を示すグラフである。図７Ｂに示すように、ドーピング制御層の形成有無に関係なく、チップの幅が同じである場合に同じ分解能を有するということが確認できる。このような結果は、数百ｎｍの分解能を有する従来の半導体探針と比べれば、非常に優れているということが分かる。抵抗性チップの幅が数十ｎｍと狭く、抵抗性チップの両側に第１電極領域及び第２電極領域が形成されて、電荷を感知する抵抗性チップの分解能が向上したと思われる。
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって定められず、特許請求の範囲に記載された技術的思想によって定められねばならない。
本発明は、半導体探針に関連した技術分野に好適に適用され得る。
従来の技術による抵抗性チップが形成されたカンチレバーの断面図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針のチップ部分のみを概略的に示す図面である。 前記図２に示すドーピング制御層が形成された高分解能チップを備えた半導体探針のチップの末端部及び記録媒体を示す断面図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 本発明の実施形態に係るドーピング制御層が形成された高分解能チップを備えた半導体探針の製造工程を順次に示す斜視図である。 ドーピング制御層が形成されていない半導体探針を示す断面図である。 ドーピング制御層が形成されていない半導体探針の電気的な特性を示すグラフである。 本発明の実施形態によるドーピング制御層が形成された高分解能チップを備えた半導体探針の電気的な特性を示すグラフである。 ドーピング制御層が形成されていない半導体探針及び本発明の実施形態によるドーピング制御層が形成された高分解能チップを備えた半導体探針に対して感度特性を示すグラフである。 ドーピング制御層が形成されていない半導体探針及び本発明の実施形態によるドーピング制御層が形成された高分解能チップを備えた半導体探針に対して分解能特性を示すグラフである。
符号の説明
１０、２０ 抵抗性チップ
１１、２１ カンチレバー
１２ 半導体電極領域
１３、２４ 抵抗領域
１４ ボディー部
１５ 第２半導体電極領域
２２ 第１電極領域
２３ 第２電極領域
２５ ドーピング制御層
Ｗ 抵抗性チップの幅

Claims (12)

  1. カンチレバーの端部に形成された抵抗性チップを備える半導体探針において、
    第１不純物がドーピングされたカンチレバーと、
    前記カンチレバーの端部に突出して形成され、第２不純物が低濃度でドーピングされた抵抗性チップと、
    前記抵抗性チップの突出した端部の両側部に形成されたドーピング制御層と、
    前記ドーピング制御層の下部に形成され、前記第２不純物が高濃度でドーピングされた第１電極領域及び第２電極領域と、を備えることを特徴とするドーピング制御層が形成された高分解能チップを備えた半導体探針。
  2. 前記抵抗性チップは、１０〜１００ｎｍの幅を有する四角柱状であることを特徴とする請求項１に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針。
  3. 前記抵抗性チップの幅は、１０〜５０ｎｍであることを特徴とする請求項２に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針。
  4. 前記ドーピング制御層は、絶縁物質または金属物質で形成されたことを特徴とする請求項１に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針。
  5. 前記金属物質は、Ａｌ、Ｔｉ、Ｗ、Ｓｎ、ＣｕまたはＣｒであることを特徴とする請求項４に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針。
  6. カンチレバーの端部に形成された抵抗性チップを備える半導体探針の製造方法において、
    （イ）第１不純物がドーピングされた基板の表面にストライプ状のマスク膜を形成するステップと、
    （ロ）前記マスク膜の上方から前記基板をエッチングして、ストライプ状の突出部を形成するステップと、
    （ハ）前記突出部の両側部にドーピング制御層を形成するステップと、
    （ニ）前記ドーピング制御層の側部に露出された前記基板の表面に第２不純物を高濃度でドーピングして、第１電極領域及び第２電極領域を形成するステップと、を含むことを特徴とするドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法。
  7. 前記基板上に前記突出部に対して直交する方向にストライプ状の感光剤を形成するステップと、
    前記感光剤をマスク膜として、前記突出部及び前記基板をエッチングして前記基板上に抵抗性チップを形成するステップと、
    前記基板の下面をエッチングして、前記抵抗性チップが末端部に位置するようにカンチレバーを形成するステップと、をさらに含むことを特徴とする請求項６に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法。
  8. 前記（ハ）ステップは、
    前記マスク膜及び前記基板上に絶縁物質または金属物質を蒸着するステップと、
    前記基板の上部から異方性エッチング工程を実施して、前記マスク膜及び前記基板表面を露出させ、前記突出部の両側部にドーピング制御層を形成するステップと、を含むことを特徴とする請求項６に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法。
  9. 前記（ニ）ステップは、
    前記基板にイオン注入するエネルギーが１０ｋｅＶであることを特徴とする請求項６に記載の半導体探針製造方法。
  10. 前記（ニ）ステップは、
    前記基板をＲＴＡ工程により熱処理して、前記第１電極領域及び前記第２電極領域を活性化する工程を含むことを特徴とする請求項６に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法。
  11. 前記（イ）ステップで、
    前記ストライプ状のマスク膜の幅は、１０〜１００ｎｍであることを特徴とする請求項６に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法。
  12. 前記金属物質は、Ａｌ、Ｔｉ、Ｗ、Ｓｎ、ＣｕまたはＣｒであることを特徴とする請求項８に記載のドーピング制御層が形成された高分解能チップを備えた半導体探針の製造方法。
JP2006348073A 2006-01-13 2006-12-25 ドーピング制御層が形成された高分解能抵抗性チップを備えた半導体探針及びその製造方法 Expired - Fee Related JP4101851B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003934A KR100738098B1 (ko) 2006-01-13 2006-01-13 도핑 제어층이 형성된 고분해능 저항성 팁을 구비한 반도체탐침 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007188623A JP2007188623A (ja) 2007-07-26
JP4101851B2 true JP4101851B2 (ja) 2008-06-18

Family

ID=38321423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348073A Expired - Fee Related JP4101851B2 (ja) 2006-01-13 2006-12-25 ドーピング制御層が形成された高分解能抵抗性チップを備えた半導体探針及びその製造方法

Country Status (3)

Country Link
US (1) US7602202B2 (ja)
JP (1) JP4101851B2 (ja)
KR (1) KR100738098B1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923033A (en) * 1994-09-14 1999-07-13 Olympus Optical Co., Ltd. Integrated SPM sensor having a photodetector mounted on a probe on a free end of a supported cantilever
US6028436A (en) * 1997-12-02 2000-02-22 Micron Technology, Inc. Method for forming coaxial silicon interconnects
JP2000067478A (ja) * 1998-08-19 2000-03-03 Canon Inc 情報再生用プローブとその作製方法、及び該再生用プローブを用いた情報再生装置
JP3709819B2 (ja) 2001-09-17 2005-10-26 日本電気株式会社 携帯電話機
KR100468850B1 (ko) * 2002-05-08 2005-01-29 삼성전자주식회사 저항성 팁을 구비하는 반도체 탐침 및 그 제조방법 및 이를 구비하는 정보 기록장치, 정보재생장치 및 정보측정장치

Also Published As

Publication number Publication date
US7602202B2 (en) 2009-10-13
JP2007188623A (ja) 2007-07-26
KR100738098B1 (ko) 2007-07-12
US20070176616A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP4216836B2 (ja) 抵抗性チップを備える半導体探針及びその製造方法
JP4217218B2 (ja) 抵抗性チップを備えた半導体探針の製造方法
JP4050291B2 (ja) 抵抗性チップを備える半導体探針の製造方法
JP2005524925A (ja) 抵抗性チップを具備する半導体プローブ及びその製造方法、それを具備する情報記録装置、情報再生装置及び情報測定装置。
JP2006194879A (ja) 抵抗性チップを備えた半導体プローブ及びその製造方法
KR100829565B1 (ko) 웨지 형상의 저항성 팁을 구비한 반도체 탐침 및 그제조방법
JP2005524854A (ja) 自己整列工程を利用した電界効果トランジスタチャンネル構造を持つスキャニングプローブマイクロスコープの探針製造方法
JP4990728B2 (ja) 凸状の抵抗性チップを備えた半導体探針およびその製造方法
KR100785006B1 (ko) 고분해능 저항성 팁을 구비한 반도체 탐침 및 그 제조방법
JP4101851B2 (ja) ドーピング制御層が形成された高分解能抵抗性チップを備えた半導体探針及びその製造方法
JP2008135158A (ja) 抵抗性チップを備えた半導体探針及びその製造方法
JP4101848B2 (ja) 自己整列されたメタルシールドを備えた抵抗性探針の製造方法
CN101169981B (zh) 具有高分辨率电阻尖端的半导体探针和制造其的方法
KR100707204B1 (ko) 저단면비의 저항성 팁을 구비한 반도체 탐침 및 그제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees